JPS5856357A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS5856357A JPS5856357A JP56153892A JP15389281A JPS5856357A JP S5856357 A JPS5856357 A JP S5856357A JP 56153892 A JP56153892 A JP 56153892A JP 15389281 A JP15389281 A JP 15389281A JP S5856357 A JPS5856357 A JP S5856357A
- Authority
- JP
- Japan
- Prior art keywords
- seal frame
- cap
- package
- edge
- seal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000003466 welding Methods 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims abstract description 4
- 238000004080 punching Methods 0.000 claims description 5
- 229910000833 kovar Inorganic materials 0.000 abstract description 6
- 238000007665 sagging Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000004859 Copal Substances 0.000 description 1
- 241000782205 Guibourtia conjugata Species 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置用パッケージの構造に関するもの
であり、さらに詳しくはシールフレームの打ち抜き加工
時に生ずるパリを利用して良好なシー五S接を可能とし
九半導体装置用パッケージに関する。
であり、さらに詳しくはシールフレームの打ち抜き加工
時に生ずるパリを利用して良好なシー五S接を可能とし
九半導体装置用パッケージに関する。
半導体素子の機械的像−及び外的雰囲気からの保護等の
目的の為に、パッケージングが行なわれる6例えば、第
1図に示されているように、半導体素子1がパッケージ
基板2上に固着され、半導体素子とパッケージのインナ
ーリード(図示せず)間にワイヤ付がなされた後、パッ
ケージ基板2上に予めAgロー付等により固着され次コ
バール等より成るシールフレーム3にコパール等より成
るキャップ4を溶接することKより封止される。
目的の為に、パッケージングが行なわれる6例えば、第
1図に示されているように、半導体素子1がパッケージ
基板2上に固着され、半導体素子とパッケージのインナ
ーリード(図示せず)間にワイヤ付がなされた後、パッ
ケージ基板2上に予めAgロー付等により固着され次コ
バール等より成るシールフレーム3にコパール等より成
るキャップ4を溶接することKより封止される。
従来、上記、シールフレーム3とキャップ4の溶接は、
第2図に示す様に円錐形電極5をキャップ4に当接させ
ながら回転させて行なう溶接すなわち、バ2レルシーム
溶接方法が行なわれている。
第2図に示す様に円錐形電極5をキャップ4に当接させ
ながら回転させて行なう溶接すなわち、バ2レルシーム
溶接方法が行なわれている。
キャップ鴫と溶接せしめられるシール7レーム3は1通
常打抜き加工され念ものが使用されるが。
常打抜き加工され念ものが使用されるが。
打抜き加工によって作られたシールフレーム3は打抜き
加工特有の形状毎あるダレ部8及びパリ部9を有する。
加工特有の形状毎あるダレ部8及びパリ部9を有する。
第2図は従来のシーム溶接用パッケージを用いた溶接時
の配置を示したものである。
の配置を示したものである。
この図によれば、打抜き加工で作られたシールフレーム
3のダレ部8を上面としてキャップとの溶接が行なわれ
ている。このようなシールフレーム3の位置関係では1
円錐形電極5を用いてキャツプ4とシールフレーム3が
溶接される際、シールフレーム3の上面がダレ部8を有
している為K。
3のダレ部8を上面としてキャップとの溶接が行なわれ
ている。このようなシールフレーム3の位置関係では1
円錐形電極5を用いてキャツプ4とシールフレーム3が
溶接される際、シールフレーム3の上面がダレ部8を有
している為K。
キャップ4とエツジとの間に間隙を生じ溶接性が悪くな
る。又、キャップ番とシールフレーム3の接触が面接触
(矢印6)となり、単位面積当りの発熱量が少なくなる
為溶接に必要な温度まで上昇しK<<なシ、溶接性が悪
くなる。更に、溶接性を良くする為に、印加電力を大き
くした場合、シールフレーム3の下のセ・ラミックで形
・成されたパッケージ基板2がシールフレーム3を伝わ
った熱により割れる等の問題が生じる。更に、又、第1
図で示したロー付部7はシールフレーム3のパリの為に
1間l![10を有し、その為にシールフレームとパッ
ケージ基板2との間の気密性に問題を生じ易いという欠
点がある。
る。又、キャップ番とシールフレーム3の接触が面接触
(矢印6)となり、単位面積当りの発熱量が少なくなる
為溶接に必要な温度まで上昇しK<<なシ、溶接性が悪
くなる。更に、溶接性を良くする為に、印加電力を大き
くした場合、シールフレーム3の下のセ・ラミックで形
・成されたパッケージ基板2がシールフレーム3を伝わ
った熱により割れる等の問題が生じる。更に、又、第1
図で示したロー付部7はシールフレーム3のパリの為に
1間l![10を有し、その為にシールフレームとパッ
ケージ基板2との間の気密性に問題を生じ易いという欠
点がある。
本発明は、上記欠点を解消して気密性、封止性の優れた
半導体装置用パッケージを提供することを目的とするも
のである。
半導体装置用パッケージを提供することを目的とするも
のである。
本発明の目的は、半導体素子搭載用シールフレーム3を
パッケージ基板雪′に対し、打抜きシールフレーム3の
パリ部がキャップ4に対向する様に固着することKより
達成される。
パッケージ基板雪′に対し、打抜きシールフレーム3の
パリ部がキャップ4に対向する様に固着することKより
達成される。
以下1本発明を実施例に基づいて詳細に説明する。
第3図は1本発明の一実施例を示す部分概略図である。
第3図によれば、コバールのキャップ4はコバールのシ
ールフレム3に対し、キャップのエツジがシールフレー
ムのパリ部9の湾曲面に接触することになる。この結果
、キャップ4のエツジとシールフレームのパル部9の湾
曲面の接触は従来の面接触から線接触に変わる。この為
、単位面積当9の発熱量が大きく表り溶接に必要な温度
まで上昇させるのが容易となり、封止性が向上する。
ールフレム3に対し、キャップのエツジがシールフレー
ムのパリ部9の湾曲面に接触することになる。この結果
、キャップ4のエツジとシールフレームのパル部9の湾
曲面の接触は従来の面接触から線接触に変わる。この為
、単位面積当9の発熱量が大きく表り溶接に必要な温度
まで上昇させるのが容易となり、封止性が向上する。
又、キャップ4のエツジとシールフレーム3との間に間
隙が生ぜず良好な溶接性をもたらす、更に。
隙が生ぜず良好な溶接性をもたらす、更に。
シールフレーム3のダレ部8がパッケージ基板2と接触
することに表る為、シールフレーム3とパッケージ基板
2との間には、第2図1Oで示した間隙は発生せずロー
付時の気密性が向上する。
することに表る為、シールフレーム3とパッケージ基板
2との間には、第2図1Oで示した間隙は発生せずロー
付時の気密性が向上する。
尚1本発明の説明では、キャップ4.シール7レーム3
の材質をコバールとしたが、その他ニッケル、42アロ
イ等を用いてもよい。
の材質をコバールとしたが、その他ニッケル、42アロ
イ等を用いてもよい。
以上説明したように1本発明によれば、キャップ4をパ
ッケージ基板2上の打ち抜きシールフレームに溶接する
場合、打ち抜きシールフレームのパリ部9の湾曲面をキ
ャップエツジと溶接する・ため溶接性の向上が図られ、
又シールフレーム3とパッケージ基板2のロー付の気密
性の向上が図られる。
ッケージ基板2上の打ち抜きシールフレームに溶接する
場合、打ち抜きシールフレームのパリ部9の湾曲面をキ
ャップエツジと溶接する・ため溶接性の向上が図られ、
又シールフレーム3とパッケージ基板2のロー付の気密
性の向上が図られる。
第1図は従来の半導体パッケージの構造図、第2図は溶
接部の拡大図、第3図は本発明の一実施例である。 1・・・半導体素子、2・・・パ・シケニジ基板、3・
・・打チ抜キシールフレーム、4・・・キ佇yプ、5・
・・電極。 8・・・シールフレーム3のダレ部S9・・・シールフ
レームのパリ部、10・・・間隙。
接部の拡大図、第3図は本発明の一実施例である。 1・・・半導体素子、2・・・パ・シケニジ基板、3・
・・打チ抜キシールフレーム、4・・・キ佇yプ、5・
・・電極。 8・・・シールフレーム3のダレ部S9・・・シールフ
レームのパリ部、10・・・間隙。
Claims (1)
- 半導体素子搭載用パッケージ基板に、封止キャップのシ
ーム溶接の為のシールフレームをロー付した半導体装置
用パッケージに於いて、該シール7レームの打ち抜き加
工時に生じるパリ部が骸對止キャップに対向する様に、
#シールフレームが誼パッケージ基板にロー付されてい
ることを特徴とする半導体装置用パッケージ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56153892A JPS5856357A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置用パツケ−ジ |
EP82305022A EP0076104B1 (en) | 1981-09-30 | 1982-09-23 | Package for semicondutor device and method of manufacturing it |
DE8282305022T DE3279791D1 (en) | 1981-09-30 | 1982-09-23 | Package for semicondutor device and method of manufacturing it |
US06/425,650 US4551745A (en) | 1981-09-30 | 1982-09-28 | Package for semiconductor device |
IE2374/82A IE54664B1 (en) | 1981-09-30 | 1982-09-30 | Package for semiconductor device and method of manufacturing it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56153892A JPS5856357A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置用パツケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5856357A true JPS5856357A (ja) | 1983-04-04 |
JPH0252425B2 JPH0252425B2 (ja) | 1990-11-13 |
Family
ID=15572388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56153892A Granted JPS5856357A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置用パツケ−ジ |
Country Status (5)
Country | Link |
---|---|
US (1) | US4551745A (ja) |
EP (1) | EP0076104B1 (ja) |
JP (1) | JPS5856357A (ja) |
DE (1) | DE3279791D1 (ja) |
IE (1) | IE54664B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335433A (ja) * | 1992-05-27 | 1993-12-17 | Kyocera Corp | 半導体素子収納用パッケージ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60133741A (ja) * | 1983-12-21 | 1985-07-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
FR2648275A1 (fr) * | 1989-06-09 | 1990-12-14 | Thomson Csf | Procede et dispositif d'encapsulation de modules hyperfrequence |
JP2734364B2 (ja) * | 1993-12-30 | 1998-03-30 | 日本電気株式会社 | 半導体装置 |
US5866867A (en) * | 1997-05-29 | 1999-02-02 | Sawtek Inc. | Surface mount package seam welder apparatus and method |
CN103056500B (zh) * | 2012-11-30 | 2015-09-02 | 北京时代民芯科技有限公司 | 半导体陶瓷外壳封帽的焊接方法 |
CN103956344B (zh) * | 2014-04-01 | 2017-03-08 | 中国电子科技集团公司第五十五研究所 | 一种适合平行封焊工艺的陶瓷管帽及其制造方法 |
CN114260533A (zh) * | 2021-11-30 | 2022-04-01 | 中国电子科技集团公司第五十五研究所 | 一种用于腔体式管帽毫米波模块气密封盖的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5326573A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Semiconductor uni t |
JPS5839046U (ja) * | 1981-09-07 | 1983-03-14 | 富士通株式会社 | 半導体パツケ−ジ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1249532A (en) * | 1916-04-14 | 1917-12-11 | William Hall Walker | Electric welding. |
US3190952A (en) * | 1963-02-21 | 1965-06-22 | Bitko Sheldon | Welded hermetic seal |
JPS5839046B2 (ja) * | 1975-05-16 | 1983-08-27 | 株式会社クボタ | プラスチツクカンセツゾクヨウウケグチノ ケイホウホウ |
JPS54155768A (en) * | 1978-05-29 | 1979-12-08 | Nec Corp | Manufacture of semiconductor device |
JPS5748250A (en) * | 1980-09-05 | 1982-03-19 | Nec Corp | Metal cap for semiconductor device |
JPS56128680A (en) * | 1980-12-08 | 1981-10-08 | Hitachi Ltd | Seam welding device |
US4461943A (en) * | 1982-06-14 | 1984-07-24 | Rwc Inc. | Process for forming welded prepainted metal appliance cabinet walls |
-
1981
- 1981-09-30 JP JP56153892A patent/JPS5856357A/ja active Granted
-
1982
- 1982-09-23 EP EP82305022A patent/EP0076104B1/en not_active Expired
- 1982-09-23 DE DE8282305022T patent/DE3279791D1/de not_active Expired
- 1982-09-28 US US06/425,650 patent/US4551745A/en not_active Expired - Lifetime
- 1982-09-30 IE IE2374/82A patent/IE54664B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5326573A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Semiconductor uni t |
JPS5839046U (ja) * | 1981-09-07 | 1983-03-14 | 富士通株式会社 | 半導体パツケ−ジ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335433A (ja) * | 1992-05-27 | 1993-12-17 | Kyocera Corp | 半導体素子収納用パッケージ |
Also Published As
Publication number | Publication date |
---|---|
US4551745A (en) | 1985-11-05 |
DE3279791D1 (en) | 1989-08-03 |
IE54664B1 (en) | 1990-01-03 |
EP0076104A2 (en) | 1983-04-06 |
EP0076104A3 (en) | 1985-04-17 |
IE822374L (en) | 1983-03-30 |
JPH0252425B2 (ja) | 1990-11-13 |
EP0076104B1 (en) | 1989-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0089044A2 (en) | A semiconductor device having a container sealed with a solder of low melting point | |
US3234320A (en) | Integrated circuit package | |
JPS5856357A (ja) | 半導体装置用パツケ−ジ | |
JPS598358Y2 (ja) | 半導体素子パツケ−ジ | |
EP0623241A1 (en) | Semiconductor device with terminal lead | |
CN105977373A (zh) | 压电器件 | |
JPS6012287Y2 (ja) | 半導体装置 | |
JPH0382059A (ja) | 樹脂封止型半導体装置 | |
JP3431524B2 (ja) | 気密パッケージ、その製造用金属キャップ、その金属キャップの製造方法および気密パッケージの製造方法 | |
JP2007019537A (ja) | 電子装置及びその製造方法 | |
JP2543661Y2 (ja) | マイクロ波トランジスタ | |
JPS63208250A (ja) | 集積回路のパツケ−ジ構造 | |
JPH0249727Y2 (ja) | ||
JPS63122250A (ja) | 半導体装置 | |
JPS5915080Y2 (ja) | 半導体装置 | |
JPH036029Y2 (ja) | ||
JPH01235304A (ja) | ガラス封入形サーミスタの製造法 | |
JPH039334Y2 (ja) | ||
JPH0878856A (ja) | 電子部品の製造方法 | |
JPS59214244A (ja) | 半導体装置 | |
JPS63104458A (ja) | 半導体装置 | |
JP2753363B2 (ja) | 半導体装置 | |
JP2653405B2 (ja) | 半導体装置用パッケージ | |
JPH06112338A (ja) | 半導体用パッケージ | |
JPH0653341A (ja) | 半導体装置用クラッドキャップ |