JP2734364B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2734364B2 JP2734364B2 JP5353708A JP35370893A JP2734364B2 JP 2734364 B2 JP2734364 B2 JP 2734364B2 JP 5353708 A JP5353708 A JP 5353708A JP 35370893 A JP35370893 A JP 35370893A JP 2734364 B2 JP2734364 B2 JP 2734364B2
- Authority
- JP
- Japan
- Prior art keywords
- metal cap
- semiconductor device
- cavity
- seal ring
- seam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 239000002184 metal Substances 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 238000003466 welding Methods 0.000 claims description 17
- 239000000919 ceramic Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000005493 welding type Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 13
- 238000007789 sealing Methods 0.000 description 10
- 229910000833 kovar Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005219 brazing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、キャビティダウン型シームウェルディング方式セラ
ミックパッケージにより半導体素子を封止してなる半導
体装置に関するものである。
に、キャビティダウン型シームウェルディング方式セラ
ミックパッケージにより半導体素子を封止してなる半導
体装置に関するものである。
【０００２】
【従来の技術】従来、キャビティダウン型セラミックパ
ッケージを用いた半導体装置では、Ａｕ−Ｓｎはんだを
用いて金属キャップをはんだ付けするはんだ封止方式が
主流であった。しかし、省金化による低コスト化、低温
封止化およびはんだのピンホールによる気密不良の低減
化を目的として、ここ数年来、キャビティアップ型セラ
ミックパッケージの場合と同様に、抵抗溶接を用いたシ
ームウェルディング封止方式が採用されるようになって
きている。
ッケージを用いた半導体装置では、Ａｕ−Ｓｎはんだを
用いて金属キャップをはんだ付けするはんだ封止方式が
主流であった。しかし、省金化による低コスト化、低温
封止化およびはんだのピンホールによる気密不良の低減
化を目的として、ここ数年来、キャビティアップ型セラ
ミックパッケージの場合と同様に、抵抗溶接を用いたシ
ームウェルディング封止方式が採用されるようになって
きている。
【０００３】図３、図４に従来のキャビティダウン型シ
ームウェルディング方式セラミックパッケージを用いた
半導体装置を示す。図３の半導体装置は、金属キャップ
およびシールリング形状が円形を成しており、一方、図
４の半導体装置では、これらが四角形状を成している。
両者は共通する事項が多いので、ここでは図３を中心
に、従来の半導体装置および従来の封止方法について説
明する。
ームウェルディング方式セラミックパッケージを用いた
半導体装置を示す。図３の半導体装置は、金属キャップ
およびシールリング形状が円形を成しており、一方、図
４の半導体装置では、これらが四角形状を成している。
両者は共通する事項が多いので、ここでは図３を中心
に、従来の半導体装置および従来の封止方法について説
明する。
【０００４】図３に示されるように、セラミックパッケ
ージ１の中央には半導体素子を搭載するためのキャビテ
ィ部１ａが設けられており、キャビティ部１ａのある側
のキャビティ部の外側表面には外部リード２が一定の間
隔（例えば、２．５４ｍｍピッチ）をおいて格子上に植
設されている。パッケージのキャビティ部１ａ内には半
導体素子３が搭載され、半導体素子３上のパッドとパッ
ケージ内に形成されたインナーリードとはボンディング
ワイヤ７により接続されている。パッケージ上のインナ
ーリードは外部リード２と内部配線により接続されてい
る。
ージ１の中央には半導体素子を搭載するためのキャビテ
ィ部１ａが設けられており、キャビティ部１ａのある側
のキャビティ部の外側表面には外部リード２が一定の間
隔（例えば、２．５４ｍｍピッチ）をおいて格子上に植
設されている。パッケージのキャビティ部１ａ内には半
導体素子３が搭載され、半導体素子３上のパッドとパッ
ケージ内に形成されたインナーリードとはボンディング
ワイヤ７により接続されている。パッケージ上のインナ
ーリードは外部リード２と内部配線により接続されてい
る。
【０００５】キャビティ部１ａの外周部のパッケージ表
面には、メタライズ層が形成されており、該メタライズ
層には、Ｆｅ−Ｎｉ合金乃至コバールからなるシールリ
ング４が、Ａｇ−Ｃｕロウ等によりロウ付けされてい
る。シールリングは、厚さが０．５ｍｍ程度、幅が１〜
１．５ｍｍ程度であり、その表面にはＮｉおよびＡｕメ
ッキが施されている。そして、このシールリング４に金
属キャップ５がシームウェルディング（seam welding：
電気抵抗溶接）法により固着される。
面には、メタライズ層が形成されており、該メタライズ
層には、Ｆｅ−Ｎｉ合金乃至コバールからなるシールリ
ング４が、Ａｇ−Ｃｕロウ等によりロウ付けされてい
る。シールリングは、厚さが０．５ｍｍ程度、幅が１〜
１．５ｍｍ程度であり、その表面にはＮｉおよびＡｕメ
ッキが施されている。そして、このシールリング４に金
属キャップ５がシームウェルディング（seam welding：
電気抵抗溶接）法により固着される。
【０００６】金属キャップ５は、ＮｉメッキまたはＮｉ
クラッドされたコバール材からパンチングにより形成さ
れるものであり、その中央部は凹部に加工されている。
この金属キャップ５の凹部は、シールリング４上面部に
その周囲ツバ部が載置されたとき、シールリング４内に
収納される。シールリング４上に金属キャップ５を重
ね、その重なりあう外周端に沿って、３〜４Ｖ程度の電
圧の印加された１対のローラ電極６を、その間に２００
Ａ前後のパルス電流を流しながら回転させて溶接を行
う。これを一般にシームウェルドと呼ぶ。図３に示され
るパッケージの場合、金属キャップ５は円形であるの
で、ローラ電極が一定の間隔を保った状態でパッケージ
側をローラ電極間の中心位置で半〜１回転させて溶接を
行う。この溶接方法を回転方式という。
クラッドされたコバール材からパンチングにより形成さ
れるものであり、その中央部は凹部に加工されている。
この金属キャップ５の凹部は、シールリング４上面部に
その周囲ツバ部が載置されたとき、シールリング４内に
収納される。シールリング４上に金属キャップ５を重
ね、その重なりあう外周端に沿って、３〜４Ｖ程度の電
圧の印加された１対のローラ電極６を、その間に２００
Ａ前後のパルス電流を流しながら回転させて溶接を行
う。これを一般にシームウェルドと呼ぶ。図３に示され
るパッケージの場合、金属キャップ５は円形であるの
で、ローラ電極が一定の間隔を保った状態でパッケージ
側をローラ電極間の中心位置で半〜１回転させて溶接を
行う。この溶接方法を回転方式という。
【０００７】一方、図４の半導体装置では、金属キャッ
プ５およびシールリング４が四角形状をしているため、
パッケージを回転させるのではなく、パッケージまたは
ローラ電極を平行移動させて溶接を行う。すなわち、ロ
ーラ電極はその距離を金属キャップの一辺の長さ相当に
保ち、金属キャップの対向辺をなぞるように、ローラ電
極を回転させながら辺の端部に向って移動させる。他の
対向辺については、パッケージを９０°回転させて同様
に行う。この時、金属キャップのコーナ部が、大きな曲
率半径でラウンドに形成されている場合、溶け不足が起
こり気密性が損なわれるので、最大でもＲ＝０．５ｍｍ
以内に抑えられている。この溶接方法をパラレル方式と
呼ぶ。
プ５およびシールリング４が四角形状をしているため、
パッケージを回転させるのではなく、パッケージまたは
ローラ電極を平行移動させて溶接を行う。すなわち、ロ
ーラ電極はその距離を金属キャップの一辺の長さ相当に
保ち、金属キャップの対向辺をなぞるように、ローラ電
極を回転させながら辺の端部に向って移動させる。他の
対向辺については、パッケージを９０°回転させて同様
に行う。この時、金属キャップのコーナ部が、大きな曲
率半径でラウンドに形成されている場合、溶け不足が起
こり気密性が損なわれるので、最大でもＲ＝０．５ｍｍ
以内に抑えられている。この溶接方法をパラレル方式と
呼ぶ。
【０００８】
【発明が解決しようとする課題】上述した従来のキャビ
ティダウン型シームウェルディング方式セラミックパッ
ケージには、それぞれ以下のような実装上の問題点があ
った。すなわち、図３の従来例では、パッケージの外形
並びに外部リードの配置に対し、半導体素子の大きさが
制約を受け易く、また図４の従来例では、金属キャップ
のコーナ部において外部リードが配置できないデッドゾ
ーンが生じてしまう。
ティダウン型シームウェルディング方式セラミックパッ
ケージには、それぞれ以下のような実装上の問題点があ
った。すなわち、図３の従来例では、パッケージの外形
並びに外部リードの配置に対し、半導体素子の大きさが
制約を受け易く、また図４の従来例では、金属キャップ
のコーナ部において外部リードが配置できないデッドゾ
ーンが生じてしまう。
【０００９】金属キャップの外形が円形で、その直径が
正方形の場合の１辺の寸法と同じだとすると、その内部
に搭載される半導体素子の許容寸法は、正方形の場合よ
り小さくなる。すなわち、円形金属キャップを採用した
場合は、正方形金属キャップを採用した場合と比較し
て、２０〜３０％程度半導体素子の搭載面積が小さくな
り、その分キャビティ内で無駄に消費されるスペースが
増加することになる。
正方形の場合の１辺の寸法と同じだとすると、その内部
に搭載される半導体素子の許容寸法は、正方形の場合よ
り小さくなる。すなわち、円形金属キャップを採用した
場合は、正方形金属キャップを採用した場合と比較し
て、２０〜３０％程度半導体素子の搭載面積が小さくな
り、その分キャビティ内で無駄に消費されるスペースが
増加することになる。
【００１０】一方、図４に示された正方形金属キャップ
の場合、ローラ電極は、金属キャップのコーナ端部を封
止する際に、自らの半径分をオーバーハングさせた状態
をとることを余儀なくされる。そして、このローラ電極
の軌跡部分には外部リードを配置することはできないの
で、ここにデッドゾーンを生じさせてしまうことにな
る。このローラ電極のオーバーハングは各コーナ毎に２
辺に沿って２個所ずつ生じるので、計８個所にデッドゾ
ーンが生じることになり、外部リードの設置本数が大き
く制約されることになる。
の場合、ローラ電極は、金属キャップのコーナ端部を封
止する際に、自らの半径分をオーバーハングさせた状態
をとることを余儀なくされる。そして、このローラ電極
の軌跡部分には外部リードを配置することはできないの
で、ここにデッドゾーンを生じさせてしまうことにな
る。このローラ電極のオーバーハングは各コーナ毎に２
辺に沿って２個所ずつ生じるので、計８個所にデッドゾ
ーンが生じることになり、外部リードの設置本数が大き
く制約されることになる。
【００１１】例えば、ローラ電極の幅を４ｍｍ、径を１
２ｍｍであるとし、外部リードのピッチを２．５４ｍｍ
とすると、デッドゾーン１個所につき幅方向に２本、奥
行き方向に２本の計４本の外部リードが配列できないこ
とになり、合計では３２本が配置できないことになる。
２ｍｍであるとし、外部リードのピッチを２．５４ｍｍ
とすると、デッドゾーン１個所につき幅方向に２本、奥
行き方向に２本の計４本の外部リードが配列できないこ
とになり、合計では３２本が配置できないことになる。
【００１２】
【課題を解決するための手段】上記各問題点を解決する
ため、本発明によれば、平面形状が概略四辺形でかつそ
のコーナ部がラウンドに加工されている金属キャップを
用いて半導体素子を封止する、キャビティ側の面に外部
リードが林立しているキャビティダウン型シームウェル
ディング方式セラミックパッケージを用いた半導体装置
において、前記金属キャップのラウンド部の曲率半径
は、金属キャップの外周部をパラレル方式と回転方式を
組み合わせて溶接するローラ電極の軌跡と外部リードと
が干渉することがなく、かつ、金属キャップはラウンド
部の２個所においてオーバーラップしてシームウェルド
されるように選定されていることを特徴とする半導体装
置、が提供される。
ため、本発明によれば、平面形状が概略四辺形でかつそ
のコーナ部がラウンドに加工されている金属キャップを
用いて半導体素子を封止する、キャビティ側の面に外部
リードが林立しているキャビティダウン型シームウェル
ディング方式セラミックパッケージを用いた半導体装置
において、前記金属キャップのラウンド部の曲率半径
は、金属キャップの外周部をパラレル方式と回転方式を
組み合わせて溶接するローラ電極の軌跡と外部リードと
が干渉することがなく、かつ、金属キャップはラウンド
部の２個所においてオーバーラップしてシームウェルド
されるように選定されていることを特徴とする半導体装
置、が提供される。
【００１３】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。図１（ａ）、（ｂ）は、本発明の一実施
例の半導体装置の封止時の状態を示す平面図と断面図で
ある。半導体素子３は、セラミックパッケージ１の中央
部に設けられたキャビティ部１ａ内に搭載され、半導体
素子上のパッドは、パッケージ内に形成されたインナー
リードとボンディングワイヤ７により電気的接続され、
パッケージのキャビティ側面上に格子状に配列された外
部リード２へと導出されている。
して説明する。図１（ａ）、（ｂ）は、本発明の一実施
例の半導体装置の封止時の状態を示す平面図と断面図で
ある。半導体素子３は、セラミックパッケージ１の中央
部に設けられたキャビティ部１ａ内に搭載され、半導体
素子上のパッドは、パッケージ内に形成されたインナー
リードとボンディングワイヤ７により電気的接続され、
パッケージのキャビティ側面上に格子状に配列された外
部リード２へと導出されている。
【００１４】セラミックパッケージ１のキャビティ部１
ａの上部外周には、Ｗ等のメタライズ層が形成され該メ
タライズ層にシールリング４が、Ａｇ−Ｃｕロウにより
ロウ付けされている。シールリング４は、コバール材か
らなり、そのリング厚は０．５ｍｍ、幅は１．０ｍｍで
あって、その表面にはＮｉ、Ａｕメッキが施されてい
る。このシールリング４に溶接される金属キャップ５
は、両面をＮｉクラッドされた板厚０．１７ｍｍのコバ
ール材をプレスにより打ち抜き加工して形成したもので
あり、その中央部に深さ０．３３ｍｍの凹部が形成さ
れ、外周部には幅０．８ｍｍの外周ツバを有している。
ａの上部外周には、Ｗ等のメタライズ層が形成され該メ
タライズ層にシールリング４が、Ａｇ−Ｃｕロウにより
ロウ付けされている。シールリング４は、コバール材か
らなり、そのリング厚は０．５ｍｍ、幅は１．０ｍｍで
あって、その表面にはＮｉ、Ａｕメッキが施されてい
る。このシールリング４に溶接される金属キャップ５
は、両面をＮｉクラッドされた板厚０．１７ｍｍのコバ
ール材をプレスにより打ち抜き加工して形成したもので
あり、その中央部に深さ０．３３ｍｍの凹部が形成さ
れ、外周部には幅０．８ｍｍの外周ツバを有している。
【００１５】このシールリング４と金属キャップ５の外
形は概略正方形を成しているが、コーナ部はラウンドに
加工されている。このラウンド部の曲率半径Ｒは、正方
形の一辺の長さの約１／４である。各辺の直線部とコー
ナ部は、滑らかにつながっている。シールリング４の上
面に金属キャップ５のツバ部が重ねられ、金属キャップ
の中央凹部はシールリングの内側に納められている。ロ
ーラ電極６の電極間には、３〜４Ｖ、２００ｍＡのパル
ス電流が与えられており、ローラ電極は金属キャップの
外周端部にその中央部で接触しながら回転し、金属キャ
ップ、シールリングにパルス電流を流しながら縫うよう
にシームウェルディングする。ローラ電極の動きは、パ
ラレル方式と回転方式の組み合せである。まず、一対辺
の直線部をパラレル方式でシームウェルドし［図１
（ａ）のＡ−Ａ′間］、パッケージまたは電極を９０°
回転した後、残りの一対辺をシームウェルドする。そし
てコーナ部を回転方式で、それぞれの対角を同様にシー
ムウェルドする［図１（ａ）のＢ−Ｂ′間］。
形は概略正方形を成しているが、コーナ部はラウンドに
加工されている。このラウンド部の曲率半径Ｒは、正方
形の一辺の長さの約１／４である。各辺の直線部とコー
ナ部は、滑らかにつながっている。シールリング４の上
面に金属キャップ５のツバ部が重ねられ、金属キャップ
の中央凹部はシールリングの内側に納められている。ロ
ーラ電極６の電極間には、３〜４Ｖ、２００ｍＡのパル
ス電流が与えられており、ローラ電極は金属キャップの
外周端部にその中央部で接触しながら回転し、金属キャ
ップ、シールリングにパルス電流を流しながら縫うよう
にシームウェルディングする。ローラ電極の動きは、パ
ラレル方式と回転方式の組み合せである。まず、一対辺
の直線部をパラレル方式でシームウェルドし［図１
（ａ）のＡ−Ａ′間］、パッケージまたは電極を９０°
回転した後、残りの一対辺をシームウェルドする。そし
てコーナ部を回転方式で、それぞれの対角を同様にシー
ムウェルドする［図１（ａ）のＢ−Ｂ′間］。
【００１６】図２は、封止工程時におけるローラ電極の
軌跡を示した、コーナ部の拡大平面図である。以下、図
１、図２を参照して本実施例半導体装置の封止工程につ
いてさらに詳細に説明する。直線部の封止はその前後で
オーバーハングさせながら、ローラ電極の幅を有効に利
用して、直線部近傍のラウンド部の一部もシームウェル
ドする。直線部のパラレルの動きは、ローラ電極の幅か
らはずれる、Ｃ、Ｃ′に相当する位置Ａ→Ａ′間をパラ
レルシームウェルドする。他一対辺も同様である（この
ときのローラ電極６の軌跡を図２において８にて示
す）。次に、パッケージまたはローラ電極を約４５°回
転させ、かつローラ電極幅を拡げて、金属キャップ５の
コーナ部５ａの端部に接触させつつ回転させ、シームウ
ェルドする（このときのローラ電極６の軌跡を図２にお
いて９にて示す）。このとき、先にパラレル方式でシー
ムウェルドしたコーナ部５ａとオーバーラップする少な
くとも０．５ｍｍ外側よりのコーナ部Ｄ点からもう一方
のコーナ部Ｄ′点へ、回転方式によりシームウェルドす
る。これを他対角についても同様に行う。
軌跡を示した、コーナ部の拡大平面図である。以下、図
１、図２を参照して本実施例半導体装置の封止工程につ
いてさらに詳細に説明する。直線部の封止はその前後で
オーバーハングさせながら、ローラ電極の幅を有効に利
用して、直線部近傍のラウンド部の一部もシームウェル
ドする。直線部のパラレルの動きは、ローラ電極の幅か
らはずれる、Ｃ、Ｃ′に相当する位置Ａ→Ａ′間をパラ
レルシームウェルドする。他一対辺も同様である（この
ときのローラ電極６の軌跡を図２において８にて示
す）。次に、パッケージまたはローラ電極を約４５°回
転させ、かつローラ電極幅を拡げて、金属キャップ５の
コーナ部５ａの端部に接触させつつ回転させ、シームウ
ェルドする（このときのローラ電極６の軌跡を図２にお
いて９にて示す）。このとき、先にパラレル方式でシー
ムウェルドしたコーナ部５ａとオーバーラップする少な
くとも０．５ｍｍ外側よりのコーナ部Ｄ点からもう一方
のコーナ部Ｄ′点へ、回転方式によりシームウェルドす
る。これを他対角についても同様に行う。
【００１７】本実施例で肝要な点は、より多くの外部リ
ードを設置できるように、コーナ部を封止する時につく
られるローラ電極の軌跡を金属キャップ中心から極力小
さくなるようにすることである。試作の結果によれば、
コーナ部の曲率半径は、金属キャップの一辺の長さの１
／４程度が最も有効で、ローラ電極の軌跡に無駄が少な
い。しかし、ローラ電極の軌跡は、ローラ電極の幅、径
にも関係し、これらを小さくすることが無駄な軌跡を少
なくする上で有効である。ただ、必要以上に小さくする
とシームウェルド性が悪くなる上、電極の摩耗が激しく
なるので好ましくない。実施例では、ローラ電極の幅を
２ｍｍ、径を６ｍｍとした。また、金属キャップの外形
寸法は１辺の長さ（対辺間の距離）が２７．４ｍｍであ
り、コーナ部の曲率半径は７．０ｍｍに選定されてい
る。
ードを設置できるように、コーナ部を封止する時につく
られるローラ電極の軌跡を金属キャップ中心から極力小
さくなるようにすることである。試作の結果によれば、
コーナ部の曲率半径は、金属キャップの一辺の長さの１
／４程度が最も有効で、ローラ電極の軌跡に無駄が少な
い。しかし、ローラ電極の軌跡は、ローラ電極の幅、径
にも関係し、これらを小さくすることが無駄な軌跡を少
なくする上で有効である。ただ、必要以上に小さくする
とシームウェルド性が悪くなる上、電極の摩耗が激しく
なるので好ましくない。実施例では、ローラ電極の幅を
２ｍｍ、径を６ｍｍとした。また、金属キャップの外形
寸法は１辺の長さ（対辺間の距離）が２７．４ｍｍであ
り、コーナ部の曲率半径は７．０ｍｍに選定されてい
る。
【００１８】金属キャップコーナ部の曲率半径は、次の
２点を考慮して決定される。第１に、直線部をパラレル
シームウェルドした時、ローラ電極の直線的軌跡からは
ずれる両端（Ｃ、Ｃ′点）に対し、ローラ電極の軌跡８
の半径分の領域が他対辺のローラ電極軌跡よりはみ出す
ことがなく、または極力小さい領域に止まり外部リード
ピンとの干渉を起こさないことである。第２に、コーナ
のラウンド部を回転シームウェルドする時、先に直線部
をパラレルシームウェルドした時に溶接されたラウンド
部をオーバーラップ（Ｃ−Ｄ、Ｃ′−Ｄ′）してシーム
ウェルドがなされることである。このオーバーラップ長
としては、０．５ｍｍ以上が確保されていることが望ま
しい。なお、本実施例におけてシールリングと外部リー
ドの距離は２．５８ｍｍとした。
２点を考慮して決定される。第１に、直線部をパラレル
シームウェルドした時、ローラ電極の直線的軌跡からは
ずれる両端（Ｃ、Ｃ′点）に対し、ローラ電極の軌跡８
の半径分の領域が他対辺のローラ電極軌跡よりはみ出す
ことがなく、または極力小さい領域に止まり外部リード
ピンとの干渉を起こさないことである。第２に、コーナ
のラウンド部を回転シームウェルドする時、先に直線部
をパラレルシームウェルドした時に溶接されたラウンド
部をオーバーラップ（Ｃ−Ｄ、Ｃ′−Ｄ′）してシーム
ウェルドがなされることである。このオーバーラップ長
としては、０．５ｍｍ以上が確保されていることが望ま
しい。なお、本実施例におけてシールリングと外部リー
ドの距離は２．５８ｍｍとした。
【００１９】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるされるものではなく、
本願発明の要旨を変更しない範囲内において各種の変更
が可能である。例えば、実施例では、シールリング、金
属キャップの材料としてコバールを用いていたが、いず
れか一方あるいは双方をＦｅ−Ｎｉ合金によって形成す
ることができる。また、シールリングのロウ付けはＡｇ
−Ｃｕロウ以外のロウ材を用いて行うことができる。
本発明は上記実施例に限定されるされるものではなく、
本願発明の要旨を変更しない範囲内において各種の変更
が可能である。例えば、実施例では、シールリング、金
属キャップの材料としてコバールを用いていたが、いず
れか一方あるいは双方をＦｅ−Ｎｉ合金によって形成す
ることができる。また、シールリングのロウ付けはＡｇ
−Ｃｕロウ以外のロウ材を用いて行うことができる。
【００２０】
【発明の効果】以上説明したように、本発明は、キャビ
ティダウン型シームウェルディング方式セラミックパッ
ケージを用いた半導体装置において、金属キャップおよ
びシールリング外形を四角形とし、さらにコーナ部をラ
ウンドに加工したものであるので、より大きな半導体素
子の搭載およびより多くの外部リードの設置が可能とな
り、実装密度をより高くすることができるようになる。
ティダウン型シームウェルディング方式セラミックパッ
ケージを用いた半導体装置において、金属キャップおよ
びシールリング外形を四角形とし、さらにコーナ部をラ
ウンドに加工したものであるので、より大きな半導体素
子の搭載およびより多くの外部リードの設置が可能とな
り、実装密度をより高くすることができるようになる。
【００２１】図５は、本発明の効果を説明するための金
属キャップおよび半導体装置の平面図である。同図に示
されるように、本発明の半導体装置では、金属キャップ
が正方形の場合と同じサイズの半導体素子を搭載するこ
とができるようになる。例えば、金属キャップの対辺間
の距離が２７．４ｍｍであるとき、２０ｍｍ角の半導体
素子の搭載が可能となり、直径２７．４ｍｍの金属キャ
ップを用いた場合の１５ｍｍ角のものより大きな素子の
搭載が可能になる。また、シールリングから２．５８ｍ
ｍ離れた位置に外部リードを２．５４ｍｍまたは１．２
７ｍｍの間隔で配列させる場合に、正方形の金属キャッ
プを用いる場合には、３２本（４本×８個所）乃至４８
本（６本×８個所；スタガー配列の場合）、１．２７ｍ
ｍの場合で９６本（１２本×８個所）の外部リードが歯
抜け状態となるが、本発明によれば、歯抜け部を生じさ
せないようにすることができる。
属キャップおよび半導体装置の平面図である。同図に示
されるように、本発明の半導体装置では、金属キャップ
が正方形の場合と同じサイズの半導体素子を搭載するこ
とができるようになる。例えば、金属キャップの対辺間
の距離が２７．４ｍｍであるとき、２０ｍｍ角の半導体
素子の搭載が可能となり、直径２７．４ｍｍの金属キャ
ップを用いた場合の１５ｍｍ角のものより大きな素子の
搭載が可能になる。また、シールリングから２．５８ｍ
ｍ離れた位置に外部リードを２．５４ｍｍまたは１．２
７ｍｍの間隔で配列させる場合に、正方形の金属キャッ
プを用いる場合には、３２本（４本×８個所）乃至４８
本（６本×８個所；スタガー配列の場合）、１．２７ｍ
ｍの場合で９６本（１２本×８個所）の外部リードが歯
抜け状態となるが、本発明によれば、歯抜け部を生じさ
せないようにすることができる。
【図１】 本発明の一実施例を示す平面図と断面図。
【図２】 図１（ａ）の部分拡大図。
【図３】 第１の従来例の平面図と断面図。
【図４】 第２の従来例の平面図と断面図。
【図５】 本発明の効果を説明するための平面図。
１ セラミックパッケージ １ａ キャビティ部 ２ 外部リード ３ 半導体素子 ４ シールリング ５ 金属キャップ ５ａ コーナ部 ６ ローラ電極 ７ ボンディングワイヤ ８ パラレル方式でシームウェルドするときのローラ電
極の軌跡 ９ 回転方式でシームウェルドするときのローラ電極の
軌跡
極の軌跡 ９ 回転方式でシームウェルドするときのローラ電極の
軌跡
Claims (4)
- 【請求項１】 平面形状が概略四辺形でかつそのコーナ
部がラウンドに加工されている金属キャップを用いて半
導体素子を封止する、キャビティ側の面に外部リードが
林立しているキャビティダウン型シームウェルディング
方式セラミックパッケージを用いた半導体装置におい
て、前記金属キャップのラウンド部の曲率半径は、金属
キャップの外周部をパラレル方式と回転方式を組み合わ
せて溶接するローラ電極の軌跡と外部リードとが干渉す
ることがなく、かつ、金属キャップが各ラウンド部の２
個所においてオーバーラップしてシームウェルドされる
ように選定されていることを特徴とする半導体装置。 - 【請求項２】 セラミックパッケージのキャビティの外
周部にシールリングがロウ付けされており、該シールリ
ング上に金属キャップがシーム溶接されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記セラミックパッケージのキャビティ
の平面形状が金属キャップと相似形であり、前記シール
リングの外形が前記金属キャップの外形にほぼ等しいこ
とを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記金属キャップの平面形状が概略正方
形であることを特徴とする請求項１記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5353708A JP2734364B2 (ja) | 1993-12-30 | 1993-12-30 | 半導体装置 |
| EP94120973A EP0661738B1 (en) | 1993-12-30 | 1994-12-30 | Cavity down mounting seam welding ceramic package for semiconductor device and method of seam welding |
| US08/366,478 US5527992A (en) | 1993-12-30 | 1994-12-30 | Cavity down mounting seam-welding ceramic package for semiconductor device |
| DE69416659T DE69416659T2 (de) | 1993-12-30 | 1994-12-30 | Keramische Halbleiterpackung vom Nahtschweissung-Typ für Umkehrmontage und Nahtschweissungsverfahren |
| KR1019940040780A KR0185228B1 (ko) | 1993-12-30 | 1994-12-30 | 반도체장치용 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5353708A JP2734364B2 (ja) | 1993-12-30 | 1993-12-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202058A JPH07202058A (ja) | 1995-08-04 |
| JP2734364B2 true JP2734364B2 (ja) | 1998-03-30 |
Family
ID=18432687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5353708A Expired - Lifetime JP2734364B2 (ja) | 1993-12-30 | 1993-12-30 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5527992A (ja) |
| EP (1) | EP0661738B1 (ja) |
| JP (1) | JP2734364B2 (ja) |
| KR (1) | KR0185228B1 (ja) |
| DE (1) | DE69416659T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5866867A (en) * | 1997-05-29 | 1999-02-02 | Sawtek Inc. | Surface mount package seam welder apparatus and method |
| JP4614594B2 (ja) * | 2001-08-28 | 2011-01-19 | 京セラ株式会社 | 電子部品収納用パッケージ |
| JP4575247B2 (ja) * | 2005-07-11 | 2010-11-04 | 株式会社東芝 | 高周波パッケージ装置 |
| US7803211B2 (en) * | 2005-09-22 | 2010-09-28 | Ati Properties, Inc. | Method and apparatus for producing large diameter superalloy ingots |
| JP5344179B2 (ja) * | 2008-01-29 | 2013-11-20 | 株式会社村田製作所 | チップ型ｐｔｃサーミスタ |
| JP5664248B2 (ja) * | 2010-03-17 | 2015-02-04 | 株式会社リコー | 面発光レーザモジュール、光走査装置及び画像形成装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4015071A (en) * | 1975-06-05 | 1977-03-29 | Bliss & Laughlin Ind., Inc. | Microelectronic circuit case |
| US4331258A (en) * | 1981-03-05 | 1982-05-25 | Raychem Corporation | Sealing cover for an hermetically sealed container |
| JPS5856357A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置用パツケ−ジ |
| JPS57172754A (en) * | 1981-10-19 | 1982-10-23 | Nec Corp | Hermetically sealing method for container of semiconductor substrate |
| JPS59231838A (ja) * | 1983-06-14 | 1984-12-26 | Nippon Abionikusu Kk | 半導体装置用容器のシ−ム溶接方法および装置 |
| JPS60133741A (ja) * | 1983-12-21 | 1985-07-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH02122540U (ja) * | 1989-03-20 | 1990-10-08 | ||
| JP2689621B2 (ja) * | 1989-07-13 | 1997-12-10 | 富士通株式会社 | 半導体装置とその製造方法 |
| US5117068A (en) * | 1990-08-17 | 1992-05-26 | Watkins-Johnson Company | Surface mount package for R.F. devices |
| US5268533A (en) * | 1991-05-03 | 1993-12-07 | Hughes Aircraft Company | Pre-stressed laminated lid for electronic circuit package |
| JPH05144999A (ja) * | 1991-11-25 | 1993-06-11 | Kyocera Corp | 半導体素子収納用パツケージ |
-
1993
- 1993-12-30 JP JP5353708A patent/JP2734364B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-30 EP EP94120973A patent/EP0661738B1/en not_active Expired - Lifetime
- 1994-12-30 US US08/366,478 patent/US5527992A/en not_active Expired - Fee Related
- 1994-12-30 KR KR1019940040780A patent/KR0185228B1/ko not_active IP Right Cessation
- 1994-12-30 DE DE69416659T patent/DE69416659T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0185228B1 (ko) | 1999-03-20 |
| JPH07202058A (ja) | 1995-08-04 |
| DE69416659D1 (de) | 1999-04-01 |
| EP0661738A1 (en) | 1995-07-05 |
| EP0661738B1 (en) | 1999-02-24 |
| DE69416659T2 (de) | 1999-09-30 |
| US5527992A (en) | 1996-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734364B2 (ja) | 半導体装置 | |
| EP0076104B1 (en) | Package for semicondutor device and method of manufacturing it | |
| JP2689621B2 (ja) | 半導体装置とその製造方法 | |
| JP3878899B2 (ja) | 電子装置及びその製造方法 | |
| JP4503398B2 (ja) | 半導体パッケージ | |
| JP2007019537A (ja) | 電子装置及びその製造方法 | |
| JPH02130947A (ja) | 半導体装置 | |
| JPS6080262A (ja) | 半導体装置 | |
| JPS63122250A (ja) | 半導体装置 | |
| JP3112113B2 (ja) | 半導体装置 | |
| JP2653405B2 (ja) | 半導体装置用パッケージ | |
| KR20010021439A (ko) | 반도체 장치를 밀폐형으로 밀봉하는 밀봉 링과 그것을사용한 반도체 장치의 제조 방법 | |
| JP2666588B2 (ja) | 半導体装置 | |
| JPH0358450A (ja) | 半導体装置のセラミックパーケージ | |
| JPH04321255A (ja) | 半導体外囲器の気密封止方法 | |
| JPS63104458A (ja) | 半導体装置 | |
| JPH01140648A (ja) | 樹脂封止型半導体装置 | |
| JPH03255650A (ja) | Ｉｃパッケージ | |
| JPH07254656A (ja) | 半導体装置の製造方法 | |
| JPS63249355A (ja) | 集積回路の外囲器 | |
| JPS63275125A (ja) | リ−ドフレ−ム | |
| JPS61253836A (ja) | ハ−メチツクシ−ル | |
| JPH0378783B2 (ja) | ||
| JPS62125652A (ja) | 集積回路パツケ−ジ | |
| JPH02153555A (ja) | 気密封止型半導体装置 |