JP2666588B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2666588B2 JP2666588B2 JP3053607A JP5360791A JP2666588B2 JP 2666588 B2 JP2666588 B2 JP 2666588B2 JP 3053607 A JP3053607 A JP 3053607A JP 5360791 A JP5360791 A JP 5360791A JP 2666588 B2 JP2666588 B2 JP 2666588B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- metal plate
- circuit element
- semiconductor device
- ceramic base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路素子を搭載した
半導体装置に関し、特に高周波で使用される複数の接地
用電極を有する集積回路素子を搭載した半導体装置に関
する。
半導体装置に関し、特に高周波で使用される複数の接地
用電極を有する集積回路素子を搭載した半導体装置に関
する。
【０００２】
【従来の技術】従来の高周波用集積回路素子を搭載して
なる半導体装置の一例として、例えば図３に示すものが
ある。ここで、図３（ａ）はキャップ封止を行っていな
い半導体装置の上面図、同図（ｂ）は（ａ）のＣ−Ｃ線
に沿う縦断面図、同図（ｃ）は底面図である。これらの
図において、セラミック基台１の上面には集積回路素子
６がＡｕ−Ｓｎ合金又は、Ａｇペースト等のソルダ（図
示せず）により、マウント固着されている。又、セラミ
ック基台１に設けたメタライズパターン２により電極部
２ａと接地部２ｂが形成され、これらと集積回路素子６
の電極（図示せず）とがＡｕ，Ａｌ等からなる金属細線
７ａ，７ｂで接続されている。尚、７ａは信号又は電源
用金属細線、７ｂは接地用金属細線である。前記メタラ
イズパターン２は導出用スルーホール３を介して底面に
まで延長され、外部導出リード４にＡｇ−Ｃｕ合金等の
ロウ材５によりロウ接されている。
なる半導体装置の一例として、例えば図３に示すものが
ある。ここで、図３（ａ）はキャップ封止を行っていな
い半導体装置の上面図、同図（ｂ）は（ａ）のＣ−Ｃ線
に沿う縦断面図、同図（ｃ）は底面図である。これらの
図において、セラミック基台１の上面には集積回路素子
６がＡｕ−Ｓｎ合金又は、Ａｇペースト等のソルダ（図
示せず）により、マウント固着されている。又、セラミ
ック基台１に設けたメタライズパターン２により電極部
２ａと接地部２ｂが形成され、これらと集積回路素子６
の電極（図示せず）とがＡｕ，Ａｌ等からなる金属細線
７ａ，７ｂで接続されている。尚、７ａは信号又は電源
用金属細線、７ｂは接地用金属細線である。前記メタラ
イズパターン２は導出用スルーホール３を介して底面に
まで延長され、外部導出リード４にＡｇ−Ｃｕ合金等の
ロウ材５によりロウ接されている。
【０００３】又、内部に搭載した集積回路素子６を環境
保護する目的で、ロウ接用メタライズパターンが施され
たアルミナセラミック又は、金属材料等からなるキャッ
プ１０をＡｕ−Ｓｎ合金等のロウ材１１によりセラミッ
ク基台１上にロウ接封止されている。
保護する目的で、ロウ接用メタライズパターンが施され
たアルミナセラミック又は、金属材料等からなるキャッ
プ１０をＡｕ−Ｓｎ合金等のロウ材１１によりセラミッ
ク基台１上にロウ接封止されている。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
では、セラミック基台１の上面に集積回路素子６が搭載
され、かつこれと同一平面上に設けたメタライズパター
ン２の電極部２ａと接地部２ｂに夫々金属細線７ａ，７
ｂが接続されているために、特に接地用の金属細線７ｂ
が長くなり、半導体装置における接地インダクタンスが
大きくなるという問題を有していた。これは、高周波
（周波数：900ＭＨZ 以上）にて動作させるＦＥＴの多
段構成の増幅用集積回路素子を搭載した半導体装置で
は、接地インダクタンスが大きいために利得を大きく取
ることができないといった問題となる。
では、セラミック基台１の上面に集積回路素子６が搭載
され、かつこれと同一平面上に設けたメタライズパター
ン２の電極部２ａと接地部２ｂに夫々金属細線７ａ，７
ｂが接続されているために、特に接地用の金属細線７ｂ
が長くなり、半導体装置における接地インダクタンスが
大きくなるという問題を有していた。これは、高周波
（周波数：900ＭＨZ 以上）にて動作させるＦＥＴの多
段構成の増幅用集積回路素子を搭載した半導体装置で
は、接地インダクタンスが大きいために利得を大きく取
ることができないといった問題となる。
【０００５】又、接地用の金属細線７ｂは集積回路素子
６の近傍に設けたメタライズパターン２の接地部２ｂに
接続されるが、集積回路素子６をマウント固着するソル
ダ（ＡｇペーストあるいはＡｕ−Ｓｎロウ材等）の広が
りにより、ソルダが接地部２ｂに到達され易く、この場
合には金属細線７ｂが接続できなくなり、或いは接続が
不十分となり、半導体装置の使用環境、特に、振動環境
下においてオープン不良となり易い等の問題を有してい
た。本発明の目的は接地用の金属細線の短縮化を図り、
かつ金属細線の接続不良を解消した半導体装置を提供す
ることにある。
６の近傍に設けたメタライズパターン２の接地部２ｂに
接続されるが、集積回路素子６をマウント固着するソル
ダ（ＡｇペーストあるいはＡｕ−Ｓｎロウ材等）の広が
りにより、ソルダが接地部２ｂに到達され易く、この場
合には金属細線７ｂが接続できなくなり、或いは接続が
不十分となり、半導体装置の使用環境、特に、振動環境
下においてオープン不良となり易い等の問題を有してい
た。本発明の目的は接地用の金属細線の短縮化を図り、
かつ金属細線の接続不良を解消した半導体装置を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
集積回路素子を搭載し、かつメタライズパターンを形成
したセラミック基台の上面に、集積回路素子に近接して
その表面が集積回路素子の表面とほぼ同じ高さにされた
中実構造の接地用金属板を形成し、この接地用金属板と
集積回路素子の接地端子とを接地用の金属細線で接続し
た構成とする。又、接地用金属板に凹形状加工部を設
け、この凹形状加工部を跨ぐように集積回路素子とメタ
ライズパターンとを接続する信号又は電源用の金属細線
を延設する。
集積回路素子を搭載し、かつメタライズパターンを形成
したセラミック基台の上面に、集積回路素子に近接して
その表面が集積回路素子の表面とほぼ同じ高さにされた
中実構造の接地用金属板を形成し、この接地用金属板と
集積回路素子の接地端子とを接地用の金属細線で接続し
た構成とする。又、接地用金属板に凹形状加工部を設
け、この凹形状加工部を跨ぐように集積回路素子とメタ
ライズパターンとを接続する信号又は電源用の金属細線
を延設する。
【０００７】
【作用】本発明によれば、接地用金属細線を短くして接
地インダクタンスを低減できる。又、集積回路素子と接
地用金属板の表面がほぼ同じ高さにされているので、信
号又は電源用金属細線が接地用金属板に接触することを
防止し、この金属細線の短縮化も実現できる。さらに、
接地用金属板が中実構造であるため、ロウ材の流動が接
地用金属板によって阻止される。
地インダクタンスを低減できる。又、集積回路素子と接
地用金属板の表面がほぼ同じ高さにされているので、信
号又は電源用金属細線が接地用金属板に接触することを
防止し、この金属細線の短縮化も実現できる。さらに、
接地用金属板が中実構造であるため、ロウ材の流動が接
地用金属板によって阻止される。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示し、同図（ａ）はキャ
ップ封止前の半導体装置の上面図、同図（ｂ）は（ａ）
のＡ−Ａ線に沿う縦断面図である。これらの図におい
て、１はセラミック基台であり、その上面，側面及び底
面に施されたメタライズパターン２と導出用スルーホー
ル３を介して外部導出リード４がロウ材５によりロウ接
けされている。又、半導体装置内部には集積回路素子６
がマウント固着され、信号又は電源用の金属細線７ａに
より前記メタライズパターン２の一部で構成された電極
部２ａに接続されている。
る。図１は本発明の一実施例を示し、同図（ａ）はキャ
ップ封止前の半導体装置の上面図、同図（ｂ）は（ａ）
のＡ−Ａ線に沿う縦断面図である。これらの図におい
て、１はセラミック基台であり、その上面，側面及び底
面に施されたメタライズパターン２と導出用スルーホー
ル３を介して外部導出リード４がロウ材５によりロウ接
けされている。又、半導体装置内部には集積回路素子６
がマウント固着され、信号又は電源用の金属細線７ａに
より前記メタライズパターン２の一部で構成された電極
部２ａに接続されている。
【０００９】前記セラミック基台１の上面には前記メタ
ライズパターン２を包囲するように接地用金属板８が設
けられ、その外周部は封止用金属板９として構成され
る。そして、この接地用金属板８には前記集積回路素子
６の接地端子と接続するための接地用の金属細線７ｂが
接続される。尚、これら接地用金属板８と封止用金属板
９とはＡｇ−Ｃｕ合金等からなり、前記セラミック基台
１に形成されたメタライズパターン２の電極以外の部分
で構成される接地部２ｂの上にロウ接されており、図１
（ｂ）から判るようにその表面が集積回路素子６の表面
とほぼ同じ高さになるような板厚の中実構造の板材から
形成されている。更に、図に破線で示すキャップ１０は
ロウ材１１により封止用金属板９に固着され、集積回路
素子６を気密封止している。
ライズパターン２を包囲するように接地用金属板８が設
けられ、その外周部は封止用金属板９として構成され
る。そして、この接地用金属板８には前記集積回路素子
６の接地端子と接続するための接地用の金属細線７ｂが
接続される。尚、これら接地用金属板８と封止用金属板
９とはＡｇ−Ｃｕ合金等からなり、前記セラミック基台
１に形成されたメタライズパターン２の電極以外の部分
で構成される接地部２ｂの上にロウ接されており、図１
（ｂ）から判るようにその表面が集積回路素子６の表面
とほぼ同じ高さになるような板厚の中実構造の板材から
形成されている。更に、図に破線で示すキャップ１０は
ロウ材１１により封止用金属板９に固着され、集積回路
素子６を気密封止している。
【００１０】したがって、この構成によれば、集積回路
素子６とメタライズパターン２の電極部２ａとの間に接
地用金属板８が配設され、かつこの接地用金属板８の表
面高さは電極部２ａの表面高さよりも高いため、集積回
路素子６と接地用金属板８とを接続する金属細線７ｂの
長さを短くすることができる。これにより、接地インダ
クタンスを小さくすることができる。因みに、本発明者
による測定結果では、接地用金属板８を設けたことによ
り、これが無い場合に比べて接地インダクタンスを 1/2
〜 1/3に低減することができた。
素子６とメタライズパターン２の電極部２ａとの間に接
地用金属板８が配設され、かつこの接地用金属板８の表
面高さは電極部２ａの表面高さよりも高いため、集積回
路素子６と接地用金属板８とを接続する金属細線７ｂの
長さを短くすることができる。これにより、接地インダ
クタンスを小さくすることができる。因みに、本発明者
による測定結果では、接地用金属板８を設けたことによ
り、これが無い場合に比べて接地インダクタンスを 1/2
〜 1/3に低減することができた。
【００１１】又、接地用金属板８と封止用金属板９とを
一体構造とすることで、多数端子の接地が必要な高周波
集積回路素子においても、接地用金属板８の位置ずれを
少なくできる。更に、集積回路素子６をマウント固着す
る時用いられるロウ材（Ａｕ−Ｓｎ合金，Ａｇペースト
等）は、接地用金属板８を厚く形成していることによ
り、接地用金属板８の外側に迄はみ出すことがなく、電
極部２ａにおける金属細線７ａのボンディング不良やル
ーズコンタクトによるオープン不良等を防止することも
可能となる。
一体構造とすることで、多数端子の接地が必要な高周波
集積回路素子においても、接地用金属板８の位置ずれを
少なくできる。更に、集積回路素子６をマウント固着す
る時用いられるロウ材（Ａｕ−Ｓｎ合金，Ａｇペースト
等）は、接地用金属板８を厚く形成していることによ
り、接地用金属板８の外側に迄はみ出すことがなく、電
極部２ａにおける金属細線７ａのボンディング不良やル
ーズコンタクトによるオープン不良等を防止することも
可能となる。
【００１２】図２は本発明の他の実施例を示し、同図
（ａ）はキャップ封止前の半導体装置の上面図、同図
（ｂ）は（ａ）のＢ−Ｂ線に沿う縦断面図である。尚、
図１の実施例と等価な部分には同一符号を付してある。
この実施例では、接地用金属板８の複数箇所に凹形状加
工部１２（図２（ａ）に斜線で示す領域）を形成し、こ
の凹形状加工部１２をまたぐように電極部２ａと集積回
路素子６を接続する信号又は電源用の金属細線７ａを延
設している。この凹形状加工部１２の加工方法として
は、エッチング法による片面マスキングによるハーフエ
ッチング方法と、プレス加工によるコイニング加工方法
ならびに切削加工方法等が有る。
（ａ）はキャップ封止前の半導体装置の上面図、同図
（ｂ）は（ａ）のＢ−Ｂ線に沿う縦断面図である。尚、
図１の実施例と等価な部分には同一符号を付してある。
この実施例では、接地用金属板８の複数箇所に凹形状加
工部１２（図２（ａ）に斜線で示す領域）を形成し、こ
の凹形状加工部１２をまたぐように電極部２ａと集積回
路素子６を接続する信号又は電源用の金属細線７ａを延
設している。この凹形状加工部１２の加工方法として
は、エッチング法による片面マスキングによるハーフエ
ッチング方法と、プレス加工によるコイニング加工方法
ならびに切削加工方法等が有る。
【００１３】この実施例においても、集積回路素子６の
周囲に接地用金属板８を配設することで接地用の金属細
線７ｂの長さを短くし、接地インダクタンスを低減する
ことができる。又、これに加えて、接地用金属板８に凹
形状加工部１２を設けることで、信号又は電源用の金属
細線７ａが接地用金属板８の角部と接触することが防止
でき、しかも金属細線の細径化によるコスト低減が図れ
るとともに、金属細線を短くして半導体装置の外形小型
化も実現できる。
周囲に接地用金属板８を配設することで接地用の金属細
線７ｂの長さを短くし、接地インダクタンスを低減する
ことができる。又、これに加えて、接地用金属板８に凹
形状加工部１２を設けることで、信号又は電源用の金属
細線７ａが接地用金属板８の角部と接触することが防止
でき、しかも金属細線の細径化によるコスト低減が図れ
るとともに、金属細線を短くして半導体装置の外形小型
化も実現できる。
【００１４】
【発明の効果】以上説明したように本発明の半導体装置
は、セラミック基台の上面に接地用金属板を設け、この
接地用金属板上に接地用の金属細線を接続しているの
で、接地用金属板の板厚さに相当する分金属細線の長さ
を短くすることができ、接地インダクタンスを低減し、
高周波増幅用半導体装置の利得を大幅に改善することが
可能となる。特に、接地用金属板の表面は集積回路素子
の表面とほぼ同じ高さの中実構造に形成されていること
により、前記金属細線の長さを極めて短くすることがで
き、さらに集積回路素子を搭載するロウ材の流動を阻止
する。又、接地用金属板に凹形状加工部を設け、ここに
信号又は電源用の金属細線を延設することで、この金属
細線と接地用金属板との接触を防止し、この金属細線の
短縮化を図り、半導体装置の小型化を実現することもで
きる。
は、セラミック基台の上面に接地用金属板を設け、この
接地用金属板上に接地用の金属細線を接続しているの
で、接地用金属板の板厚さに相当する分金属細線の長さ
を短くすることができ、接地インダクタンスを低減し、
高周波増幅用半導体装置の利得を大幅に改善することが
可能となる。特に、接地用金属板の表面は集積回路素子
の表面とほぼ同じ高さの中実構造に形成されていること
により、前記金属細線の長さを極めて短くすることがで
き、さらに集積回路素子を搭載するロウ材の流動を阻止
する。又、接地用金属板に凹形状加工部を設け、ここに
信号又は電源用の金属細線を延設することで、この金属
細線と接地用金属板との接触を防止し、この金属細線の
短縮化を図り、半導体装置の小型化を実現することもで
きる。
【図１】本発明の一実施例を示し、（ａ）は平面図、
（ｂ）は（ａ）のＡ−Ａ線に沿う縦断面図である。
（ｂ）は（ａ）のＡ−Ａ線に沿う縦断面図である。
【図２】本発明の他の実施例を示し、（ａ）は平面図、
（ｂ）は（ａ）のＢ−Ｂ線に沿う縦断面図である。
（ｂ）は（ａ）のＢ−Ｂ線に沿う縦断面図である。
【図３】従来の半導体装置の一例を示し、（ａ）は平面
図、（ｂ）は（ａ）のＣ−Ｃ線に沿う縦断面図、（ｃ）
は底面図である。
図、（ｂ）は（ａ）のＣ−Ｃ線に沿う縦断面図、（ｃ）
は底面図である。
１ セラミック基台 ２ メタラ
イズパターン ６ 集積回路素子 ７ａ，７ｂ
金属細線 ８ 接地用金属板 ９ 封止用
金属板 １０ キャップ １２ 凹形
状加工部
イズパターン ６ 集積回路素子 ７ａ，７ｂ
金属細線 ８ 接地用金属板 ９ 封止用
金属板 １０ キャップ １２ 凹形
状加工部
Claims (2)
- 【請求項１】 セラミック基台に形成したメタライズパ
ターンと、このセラミック基台の上面に搭載した集積回
路素子とを金属細線で接続してなる半導体装置におい
て、前記セラミック基台の上面には前記集積回路素子に
近接してその表面が前記集積回路素子の表面とほぼ同じ
高さにされた中実構造の接地用金属板を形成し、この接
地用金属板と集積回路素子の接地端子とを接地用の金属
細線で接続したことを特徴とする半導体装置。 - 【請求項２】 セラミック基台に形成したメタライズパ
ターンと、このセラミック基台の上面に搭載した集積回
路素子とを金属細線で接続してなる半導体装置におい
て、前記セラミック基台の上面には前記集積回路素子に
近接してその表面が前記集積回路素子の表面とほぼ同じ
高さにされた中実構造の接地用金属板を形成し、この接
地用金属板の表面に凹形状加工部を設け、この凹形状加
工部を跨ぐように前記集積回路素子とメタライズパター
ンとを接続する信号または電源端子用の金属細線を延設
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053607A JP2666588B2 (ja) | 1991-02-27 | 1991-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053607A JP2666588B2 (ja) | 1991-02-27 | 1991-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273153A JPH04273153A (ja) | 1992-09-29 |
| JP2666588B2 true JP2666588B2 (ja) | 1997-10-22 |
Family
ID=12947581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053607A Expired - Fee Related JP2666588B2 (ja) | 1991-02-27 | 1991-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666588B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164192B2 (en) * | 2003-02-10 | 2007-01-16 | Skyworks Solutions, Inc. | Semiconductor die package with reduced inductance and reduced die attach flow out |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH666608A5 (de) * | 1985-07-15 | 1988-08-15 | Sulzer Ag | Zementfrei im becken zu verankernde hueftgelenkspfanne. |
| JPH04129250A (ja) * | 1990-09-20 | 1992-04-30 | Nec Corp | 薄型混成集積回路基板 |
| JP2520511B2 (ja) * | 1990-10-26 | 1996-07-31 | 山形日本電気株式会社 | 高周波半導体装置 |
-
1991
- 1991-02-27 JP JP3053607A patent/JP2666588B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273153A (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172261A (en) | Semiconductor device having a highly air-tight package | |
| US5635751A (en) | High frequency transistor with reduced parasitic inductance | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| EP2159837B1 (en) | Electronic component storing package and electronic device | |
| JPH0786460A (ja) | 半導体装置 | |
| JP2728322B2 (ja) | 半導体装置 | |
| JP2666588B2 (ja) | 半導体装置 | |
| KR950009625B1 (ko) | 유리봉지형 세라믹 패키지 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH08139216A (ja) | 半導体装置用パッケージ | |
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JP2663731B2 (ja) | 半導体装置 | |
| JP3126503B2 (ja) | 半導体装置 | |
| JP3866128B2 (ja) | 配線基板 | |
| JPS6336688Y2 (ja) | ||
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPS6365649A (ja) | 半導体用パツケ−ジ | |
| JPH0412538A (ja) | 半導体装置 | |
| JP4172790B2 (ja) | 配線基板 | |
| JPH083012Y2 (ja) | 電子部品収納用パッケージ | |
| JPH04162751A (ja) | 高周波半導体装置 | |
| JP2798334B2 (ja) | 半導体装置 | |
| JPS6236290Y2 (ja) | ||
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |