JP2728322B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2728322B2 JP2728322B2 JP22567091A JP22567091A JP2728322B2 JP 2728322 B2 JP2728322 B2 JP 2728322B2 JP 22567091 A JP22567091 A JP 22567091A JP 22567091 A JP22567091 A JP 22567091A JP 2728322 B2 JP2728322 B2 JP 2728322B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ground electrode
- transistor
- capacitor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
ジスタを搭載した半導体装置に関するものであり、特に
トランジスタのエミッタ回路の寄生インダクタンスを減
らした半導体装置に関するものである。
面図、図4は図3のB−B線に沿う断面図である。同図
で、1は熱伝導性のよい絶縁セラミック、例えばベリリ
ア(BeO)からなるチップ基板で、該基板上にメタラ
イズ電極21、22、23が図示のような所定のパター
ンで形成されている。メタライズ電極としては、例えば
WまたはMoMn/Ni/AgまたはAuの3層構造の
ものが使用される。
が、メタライズ電極23上にはコレクタリード4がそれ
ぞれろう付けされている。これらの各メタライズ電極上
にコレクタリード4、ベースリード3をろう付けしたも
のをチップキャリアと称す。チップキャリア上には、高
周波・高出力トランジスタ5がそのコレクタCをメタラ
イズ電極23に接触して搭載されており、またメタライ
ズ電極22上にMOSコンデンサ6が搭載されている。
7はメタライズ電極22に接続して設けられた金属ブリ
ッジである。
によってメタライズ電極23および金属ブリッジ7に電
気的にそれぞれ接続され、ベースBは金属細線9によっ
てMOSコンデンサ6に接続され、該MOSコンデンサ
6は金属細線10によってメタライズ電極21に接続さ
れている。金属ブリッジ7はトランジスタ5のエミッタ
電極配線の寄生インダクタンスを減らすために設けられ
たものである。メタライズ電極22は基板1の側面に形
成された側面メタライズ11を経て底面のメタライズ接
地電極12に接続されている。MOSコンデンサ6は、
金属細線8、9、10等によって回路中に導入される寄
生インダクタンスを打消するために、回路的にはトラン
ジスタ5のベースとアースとの間に挿入されている。M
OSコンデンサ6は、例えば図5に示すように、メタラ
イズ電極22上にn+ 半導体層17を形成し、該n+ 半
導体層上にSiO2層18、Au層19を積層して形成され
る。Au層19に前述の金属細線9、10がそれぞれボ
ンデイングされる。
6に示すようなコバール(29%Ni−17%Co−F
e)、42アロイ(42%Ni−Fe)等のNi合金か
らなるフレーム13の腕14、15にチップ16を取り
付け、腕14、15をそれぞれ所定の長さに切断してベ
ースリード3、コレクタリード4を形成して作られる。
導体装置では、トランジスタ5の特にエミッタEに接続
された金属細線8のもつ寄生インダクタンスを減らすた
めに金属ブリッジ7を設けている。このため、チップキ
ャリア上の集積度を高くとることができないという問題
がある。また、チップキャリアの底面のメタライズ接地
電極12への配線に側面メタライズ11を使用している
ため、これによる寄生インダクタンスも無視できず、充
分な高周波特性が得られないという問題があった。ま
た、例えば特開昭57−92856号公報には、トラン
ジスタの接地電極、例えばエミッタ電極をスルーホール
を介して基板の裏面に形成されたメタライズ接地電極に
接続した構造のトランジスタを具えた集積回路が開示さ
れているが、このトランジスタのエミッタ電極は金属細
線によってエミッタメタライズ電極の上記スルーホール
から離れた位置に接続されているため、エミッタ回路の
インダクタンスが大きくなり、上述の図3、図4に記載
の従来の半導体装置と同様に充分な高周波特性が得られ
ないという問題があった。本発明は、トランジスタの接
地電極が接続される回路の寄生インダクタンスを減らす
と共に集積度を大きくして、小型の半導体装置を得るこ
とを目的とする。
面)に第1の接地電極を含む複数の電極が形成されかつ
下面に第2の接地電極が形成された基板と、該基板上に
設けられた高周波用のトランジスタと、上記トランジス
タの1つの電極と上記第1の接地電極との間に接続され
たコンデンサとを備え、上記トランジスタと上記基板上
の所定の電極間が金属細線で接続された半導体装置であ
って、上記第1の接地電極と上記第2の接地電極とが上
記基板を貫通して設けられたスルーホールで接続されか
つ、上記コンデンサが、上記第1の接地電極上に上記ス
ルーホールを覆うように設けられた金属板を介して上記
スルーホール上に載置され、上記コンデンサの一方の電
極が上記金属板に直接接続されていることを特徴とす
る。
の電極、第2の電極及び上記第1と第2の電極の間に位
置する第1の接地電極が形成されかつ下面に第2の接地
電極が形成された基板と、上記第1の電極上に設けられ
該第1の電極にコレクタ電極が接続された高周波用のト
ランジスタと、上記第1の接地電極に一方の電極が接続
され上記トランジスタのベース電極に他方の電極が接続
されたコンデンサとを備え、上記トランジスタのベース
電極が上記コンデンサの他方の電極を経由して上記第2
の電極に金属細線で接続され、かつ上記トランジスタの
エミッタ電極が金属細線で上記第1の接地電極と接続さ
れた半導体装置であって、上記第1の接地電極と上記第
2の接地電極とが上記基板を貫通して設けられたスルー
ホールで接続されかつ、上記コンデンサが、上記第1の
接地電極上に上記スルーホールを覆うように設けられた
金属板を介して上記スルーホール上に載置され、上記コ
ンデンサの一方の電極が上記金属板に直接接続されてい
ることを特徴とする。
ホールを覆うように設けられた金属板をもうけることに
より、スルーホールに近接して該スルーホールの直上に
コンデンサを設けることができ、コンデンサの接地され
るべき一方の電極は、最短距離で基板下面の第2の接地
電極に接続され、これによって接地電極の回路中の寄生
インダクタンスが著しく減少し、高周波特性が改善され
る。また、基板の高集積化、小型化が可能になる。ま
た、本発明では、スルーホールにより第1と第2の接地
電極を接続しているので、基板側面の側面メタライズも
不要になる。
の平面図と、図2の断面図を参照して説明する。熱伝導
性のよい絶縁セラミック、例えばベリリア(BeO)か
らなるチップ基板30上にはメタライズ電極31、3
2、33が図示のようなパターンで互いに一定の間隔を
保って形成されている。メタライズ電極としては、従来
と同様に、WまたはMoMn/Ni/AgまたはAuの
3層構造のものが使用される。本発明の半導体装置で
は、基板30にメタライズ電極32を基板底面のメタラ
イズ接地電極34と電気的に接続するスルーホール35
が形成されている。
6が、メタライズ電極33上にはコレクタリード37が
それぞれAg−Cuろうでろう付けされている。これら
ベースリード36およびコレクタリード37は、従来の
半導体装置と同様にコバール(29%Ni−17P%C
c−Fe)、42アロイ(42%Ni−Fe)等のNi
合金で形成されたフレーム材から形成される。メタライ
ズ電極32上には上記フレーム材と同様なNi合金から
なるフレーム材で形成された金属板38がスルーホール
35を覆うように設置され、ろう付けされている。
トランジスタ39が、そのコレクタCを上記メタライズ
電極33に接触して搭載されており、またメタライズ電
極32上の金属板38上にはMOSコンデンサ40が搭
載されている。トランジスタ39のエミッタEは金属細
線41によって金属板38に接続され、ベースBは金属
細線42によってMOSコンデンサ40に接続され、該
MOSコンデンサ40は金属細線43によってメタライ
ズ電極31に接続されている。MOSコンデンサ40は
図5と同様な構成である。
にはトランジスタ39のコレクタCがコレクタリード3
7に接続され、エミッタEがスルーホール35によって
メタライズ接地電極34に接続され、ベースBがベース
リード36に接続されたエミッタ接地形の回路として動
作する。トランジスタ39のベースとメタライズ接地電
極との間に接続されたMOSコンデンサ40は、金属細
線41、42、43等によって回路中に導入される寄生
インダクタンスを打消するように動作する。
ンサ40を搭載するために前述のように金属板38が設
けられているが、スルーホール35の下端は通常開放し
たままである。これは、基板30の焼成時、リードフレ
ーム金属板のろう付け時にスルーホール内で発生するガ
スを速やかに逃すためと、各メタライズ電極を形成する
ための金属メッキ処理時に、金属メッキがスルーホール
内部に充分に浸透して、主としてインダクタンス成分と
抵抗成分を含むリアクタンス成分を減少させるためであ
る。
基板上面の第1の接地電極と基板下面の第2の接地電極
とを直接接続するスルーホールを設け、上記第1の接地
電極上に上記スルーホールを覆うように設けられた金属
板を介して上記スルーホール上にコンデンサを設け、上
記コンデンサの一方の電極を上記金属板に直接接続した
ので、該一方の電極を最短距離で接地することができ、
従来の半導体装置に比較して寄生インダクタンスを大幅
に減少させることができ、良好な高周波特性が得られ
る。また、本願発明では基板上面の金属ブリッジが不要
になり、その分小型化あるいは高集積化が可能になる。
なお、実施例ではチップ基板上に搭載されたトランジス
タ39のエミッタEが接続される金属板38の下にスル
ーホールを設けたが、トランジスタの使用状態によって
は、他の電極が接続されるメタライズ電極を基板底面の
メタライズ接地電極に接続するスルーホールを形成して
もよい。
る。
設けられるMOSトランジスタの構造の一例を示す断面
図である。
をフレームにろう付けした状態を示す概略図である。
Claims (2)
- 【請求項1】 上面に第1の接地電極を含む複数の電極
が形成されかつ下面に第2の接地電極が形成された基板
と、該基板上に設けられた高周波用のトランジスタと、
上記トランジスタの1つの電極と上記第1の接地電極と
の間に接続されたコンデンサとを備え、上記トランジス
タと上記基板上の所定の電極間が金属細線で接続された
半導体装置であって、 上記第1の接地電極と上記第2の接地電極とが上記基板
を貫通して設けられたスルーホールで接続されかつ、 上記コンデンサが、上記第1の接地電極上に上記スルー
ホールを覆うように設けられた金属板を介して上記スル
ーホール上に載置され、上記コンデンサの一方の電極が
上記金属板に直接接続されていることを特徴とする半導
体装置。 - 【請求項2】 上面に第1の電極、第2の電極及び上記
第1と第2の電極の間に位置する第1の接地電極が形成
されかつ下面に第2の接地電極が形成された基板と、上
記第1の電極上に設けられ該第1の電極にコレクタ電極
が接続された高周波用のトランジスタと、上記第1の接
地電極に一方の電極が接続され上記トランジスタのベー
ス電極に他方の電極が接続されたコンデンサとを備え、
上記トランジスタのベース電極が上記コンデンサの他方
の電極を経由して上記第2の電極に金属細線で接続さ
れ、かつ上記トランジスタのエミッタ電極が金属細線で
上記第1の接地電極と接続された半導体装置であって、 上記第1の接地電極と上記第2の接地電極とが上記基板
を貫通して設けられたスルーホールで接続されかつ、 上記コンデンサが、上記第1の接地電極上に上記スルー
ホールを覆うように設けられた金属板を介して上記スル
ーホール上に載置され、上記コンデンサの一方の電極が
上記金属板に直接接続されていることを特徴とする半導
体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22567091A JP2728322B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置 |
US08/272,864 US5465007A (en) | 1991-09-05 | 1994-07-08 | High frequency transistor with reduced parasitic inductance |
US08/469,826 US5635751A (en) | 1991-09-05 | 1995-06-06 | High frequency transistor with reduced parasitic inductance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22567091A JP2728322B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0563454A JPH0563454A (ja) | 1993-03-12 |
JP2728322B2 true JP2728322B2 (ja) | 1998-03-18 |
Family
ID=16832946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22567091A Expired - Lifetime JP2728322B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5465007A (ja) |
JP (1) | JP2728322B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635751A (en) * | 1991-09-05 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | High frequency transistor with reduced parasitic inductance |
US5679979A (en) * | 1996-05-21 | 1997-10-21 | Weingand; Christopher Dirk | Surface mount package with heat transfer feature |
WO1998020553A1 (en) * | 1996-11-05 | 1998-05-14 | Philips Electronics N.V. | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
DE19851458C2 (de) * | 1998-11-09 | 2000-11-16 | Bosch Gmbh Robert | Monolithisch integrierte Schaltung mit mehreren, einen Nebenschluß nach Masse bildenden Kapazitäten und Verstärkerschaltung |
EP1356521B1 (en) * | 2001-01-18 | 2008-12-10 | Nxp B.V. | Power transistor with internally combined low-pass and band-pass matching stages |
JP2007123395A (ja) * | 2005-10-26 | 2007-05-17 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP5181424B2 (ja) * | 2006-03-28 | 2013-04-10 | 富士通株式会社 | 高出力増幅器 |
US20100072627A1 (en) * | 2008-09-25 | 2010-03-25 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Wafer including intercepting through-vias and method of making intercepting through-vias in a wafer |
DE102010001788A1 (de) | 2010-02-10 | 2011-08-11 | Forschungsverbund Berlin e.V., 12489 | Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3916434A (en) * | 1972-11-30 | 1975-10-28 | Power Hybrids Inc | Hermetically sealed encapsulation of semiconductor devices |
US3999142A (en) * | 1975-11-12 | 1976-12-21 | The United States Of America As Represented By The Secretary Of The Army | Variable tuning and feedback on high power microwave transistor carrier amplifier |
US4168507A (en) * | 1977-11-21 | 1979-09-18 | Motorola, Inc. | Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package |
JPS60157240A (ja) * | 1984-01-25 | 1985-08-17 | Mitsubishi Electric Corp | 半導体装置 |
US4783697A (en) * | 1985-01-07 | 1988-11-08 | Motorola, Inc. | Leadless chip carrier for RF power transistors or the like |
JPS62109332A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 混成集積回路 |
-
1991
- 1991-09-05 JP JP22567091A patent/JP2728322B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-08 US US08/272,864 patent/US5465007A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0563454A (ja) | 1993-03-12 |
US5465007A (en) | 1995-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5635751A (en) | High frequency transistor with reduced parasitic inductance | |
EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
JPH0846073A (ja) | 半導体装置 | |
JPH02244711A (ja) | 半導体パッケージ | |
JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
JP2728322B2 (ja) | 半導体装置 | |
JP3357435B2 (ja) | 半導体集積回路装置 | |
US6215171B1 (en) | IC module | |
JPS63271944A (ja) | 半導体装置 | |
JPH05315467A (ja) | 混成集積回路装置 | |
JPH0645401A (ja) | 半導体装置用パッケージ | |
JPH0637421A (ja) | 混成集積回路 | |
JP2794888B2 (ja) | セラミックパッケージ | |
JP3048707B2 (ja) | 混成集積回路 | |
JPH05343603A (ja) | 半導体装置 | |
JPH05347324A (ja) | 半導体パッケージ | |
JPH01164052A (ja) | マイクロ波パツケージ | |
JPS5840339B2 (ja) | 高周波トランジスタ | |
JPH0697203A (ja) | 半導体装置 | |
JP2583507B2 (ja) | 半導体実装回路装置 | |
JPS6365649A (ja) | 半導体用パツケ−ジ | |
JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
JPH01184895A (ja) | レーザダイオード・チップキャリア | |
JP3392744B2 (ja) | モジュール型集積回路装置 | |
JP3011502B2 (ja) | 混成集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |