JPS63271944A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63271944A
JPS63271944A JP62105263A JP10526387A JPS63271944A JP S63271944 A JPS63271944 A JP S63271944A JP 62105263 A JP62105263 A JP 62105263A JP 10526387 A JP10526387 A JP 10526387A JP S63271944 A JPS63271944 A JP S63271944A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
metal base
gallium arsenide
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62105263A
Other languages
English (en)
Inventor
Takeshi Sekiguchi
剛 関口
Katsunori Nishiguchi
勝規 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP62105263A priority Critical patent/JPS63271944A/ja
Priority to KR1019880004590A priority patent/KR910002812B1/ko
Priority to CA 565145 priority patent/CA1307053C/en
Priority to EP19880106826 priority patent/EP0292725B1/en
Priority to DE19883888017 priority patent/DE3888017T2/de
Publication of JPS63271944A publication Critical patent/JPS63271944A/ja
Priority to US07/536,079 priority patent/US5157479A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はガリウムヒ素からなる素子等の如く、高速かつ
高集積度の化合物半導体素子を用いる半導体装置に関し
、特に高速度の信号処理に用いられるものである。
〔従来の技術〕
高周波帯域、特にＧＨ２帯での高速信号処理に適した半
導体装置として、ガリウムヒ素を用いる半導体装置が多
用されている。
このようなガリウムヒ素半導体装置にあける従来の実装
形態の例を、第５図（ａ）〜（Ｃ）に示す。
第５図（ａ＞は従来のガリウムヒ素半導体装置の構成を
示す断面図である。図示の通り、アルミナ等のセラミッ
クス製のベース１の中央部に形成された凹部２にガリウ
ムヒ素チップ３が載置され、このガリウムヒ素チップ３
上の電極（図示せず。）とベース１の四部２の周囲に形
成された厚膜印刷配線４とは、金等のボンディングワイ
ヤ５により接続されている。
しかしながら、このような半導体装置を用いられている
セラミックスの表面は凹凸が多く、高精度の配線は困難
である。このため、厚膜印刷配線４は例えば最小幅が１
００μｍ程度であり、高密度の実装は不可能である。特
に、アイソレーションのためのグランド配線の形成が困
難であることからインピーダンス整合を行なえず、配線
パターンの自由度が少ない。
第５図（ｂ）は他の実装形態を示す断面図である。図示
の通り、平坦なセラミックス製のベース１１の上面に薄
膜配線１２が形成され、中央部に載置されダイボンディ
ングされたガリウムヒ素チップ１３との間で、ワイヤ１
４により接続がなされている。
しかしながら、この場合にもセラミックスを用いている
ため、薄膜配線でおっても最小幅が１０μｍ程度の配線
が可能でおるに過ぎず、多層配線も不可能であるので高
密度実装には適していない。
第５図（Ｃ）は更に他の従来の実装形態を示す断面図で
ある。図示の通りこの場合には、表面に薄膜配線層２２
を形成したシリコン基板２１上の中央部にガリウムヒ素
チップ２３がダイボンディングされ、これと薄膜配線層
２２との間でワイヤ２４により接続がなされている。こ
の場合には、シリコン基板を採用したことにより表面の
平坦度が大幅に改善されるため、最小幅３μｍ程度の薄
膜配線層の形成が可能である。
〔発明が解決しようとする問題点〕
しかしながら、これらのいずれの場合も放熱特性が良好
ではない。一般に、５００ＭＨ２以上の高速動作をする
半導体装置では発熱が多く、従来の半導体装置では十分
な放熱ができないために動作に悪影響を与え、高速動作
には適さない。また、放熱特性を向上させるための手段
は一般に半導体装置の高密度化を妨げるという問題があ
る。
そこで本発明は、高密度配線が可能で放熱特性に優れ、
かつ高速動作特性にも優れた半導体装置を提供すること
を目的とする。
（問題点を解決するための手段〕 本発明に係る半導体装置は、表面に配線層が形成される
と共に中央部に孔部が形成されたシリコン配線板を放熱
用の金属ベースの上に固着し、孔部にガリウムヒ素等の
化合物半導体チップをはめ込んで配線層とワイヤで接続
したことを特徴とする。
（作用〕 本発明に係る半導体装置は、以上のように構成されるの
で、化合物半導体チップで発生した熱は金属ベースに流
れて良好な放熱が行われる。また、化合物半導体チップ
の周囲にはシリコン基板による薄膜の精密な配線が行わ
れるため、高密度の配線が可能となる。
〔実施例〕
以下、添附図面を参照して、本発明の一実施例を説明す
る。なお、図面の説明において同一の要素には同一の符
号を付し、重複する説明を省略する。
第１図および第２図は実施例に係る半導体装置の外観を
示す斜視図である。
第１図に示すように、例えばタングステン２０％、銅８
０％の銅タングステン合金より成る放熱用の金属ベース
５１の上に、シリコン板６１が載置して固着されている
。銅タングステン合金はその熱膨張率が６．９Ｘ’ｌ０
−９°Ｃ−１で市ってガリウムヒ素のそれとほぼ等しく
、また熱伝導率は２．８Ｗ／ｃｍ′ｃであって大きいの
で、本発明に特に適している。
シリコン板６１の表面には引出し用の配線パターン６２
が形成されると共に、中央部には矩形の孔部６３が形成
されている。そして、この孔部６３内には回路パターン
が形成されたガリウムヒ素チップ５２が配置され、金属
ベース５１に直接固着されている。また、ガリウムヒ素
チップ５２の電極（図示せず。）と配線パターン６２と
は、ワイヤ５３により接続されている。
第２図は第１図と類似した半導体装置の外観を示す斜視
図である。図示の通り、金属ベース５１の上に固着され
るシリコン板７１は、その内部に例えば多層配線が形成
された配線領域７２および引出し用の電極を有している
他は、第１図の場合と同じである。なお、配線領域７２
において、より低速動作に適した回路パターン（キャパ
シタや抵抗等の受動素子、あるいはトランジスタ等の能
動素子）を形成しておけば、より多機能の半導体装置と
することができる。
第３図は第２図に示す装置の中央の断面図である。図示
の通り、金属ベース５１の上にシリコン板７１が載置し
て固着され、その中央部に形成された矩形の孔部７４の
中で、ガリウムヒ素チップ５２が金属ベース５１に固着
されている様子を示している。
この様な構成では、ガリウムヒ素チップ５２は直接に金
属ベース５１に取付けられているため、発生した熱は高
効率で放出されることになる。また、シリコン板には高
密度の配線形成が可能でおるので、ワイヤボンディング
の限界まで配線密度を上げることができる。
次に、このような半導体装置の製造工程を、第４図の工
程別断面図を参照して説明する。
まず、表面が結晶方位（１００）となっており、表面あ
るいは内層に所定のパターンで配線（図示せず。）が形
成されているシリコン基板７０を準備し、その表面にマ
スク８１をパターニングして形成する。次に、エチレン
ジアミン、ピロカテコール、水の混合液によるエッチャ
ントを用いてエツチングを行うと（第４図（ａ）に図示
）、水平面に対して５４．７°の角度をなす結晶方位（
１１１）の側壁７４ａを有する孔部７４が形成される（
第４図（ｂ）に図示）。しかる後、このようにして得ら
れたシリコン板７１を、金属ベース５１上に公知の方法
でダイボンディングする（第４図（ｃ）に図示）。
次に、ガリウムヒ素チップ５２を孔部７４内で金属ベー
ス５１とダイボンディングする（第４図（ｄ）に図示）
。この実施例の場合には、ガリウムヒ素チップ５２の厚
さとシリコン板７１の厚さは等しくなっており、両者の
表面は同一面をなしているため、後続のワイヤボンディ
ングを行いやすい。
続いて、ガリウムヒ素チップ５２上の電極とシリコン板
５１上の配線をワイヤボンディングによって接続し、所
定のパッケージに収納して半導体装置が完成する。
本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。
例えば、凹部形成のためのエツチングとしてエチレンジ
アミン系のエッチャントを用いているが、ヒドラジンの
水溶液や水酸化カリウム水溶液を用いても良い。そして
、これらエッチャントに応じてマスクの材料をフォトレ
ジスト、二酸化シリコン、窒化シリコンなどの中から選
べばよい。また、放熱用の金属ベースとしては実施例で
述べたちの以外に、熱伝導率が大きく、熱膨張率がガリ
ウムヒ素と近似したものであればいずれも使用すること
ができる。また、シリコン板の配線は表面層に限らず、
多層配線となっていてもよい。ざらに、シリコン板の表
面を結晶方位（１１０）面とすれば、９０．度の側壁の
孔部をエツチングにより形成することができる。
〔発明の効果〕
以上、詳細に説明した通り、本発明に係る半導体装置に
よれば、放熱用金属ベース上に配線の形成されたシリコ
ン板と、そのシリコン板に設けられた孔部内で放熱用金
属ベースに固着された化合物半導体チップとを有してい
るので、化合物半導体チップからの放熱特性が良好であ
り、また、シリコン板には高密度の配線を形成すること
ができるため、半導体装置全体としても高密度配線を実
現することができるという効果がある。
【図面の簡単な説明】
第１図および第２図は本発明に係る半導体装置の実施例
を示す斜視図、第３図は第２図にあける中央断面図、第
４図は本発明に係る半導体装置の製造工程を示す工程別
素子断面図、第５図は従来のガリウムヒ素半導体装置の
溝成を示す素子断面図である。 １．１１・・・セラミック基板、２１．５１・・・シリ
コン基板、３．１３．２３．５２・・・ガリウムヒ素チ
ップ、５３・・・ワイヤ、７０．７１・・・シリコン板
、７４・・・孔部。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　樹第　　１　　図 第４図

Claims (1)

  1. 【特許請求の範囲】 １、放熱用の金属ベースと、 この金属ベース上に固着され、少なくとも表面に配線が
    形成されると共に中央部に孔部が形成されたシリコン配
    線板と、 前記孔部にはめ込まれて前記金属ベースに固着されると
    共に、前記シリコン基板表面の配線とワイヤで接続され
    た化合物半導体チップと を備える半導体装置。 ２、前記化合物半導体がガリウムヒ素である特許請求の
    範囲第１項記載の半導体装置。 ３、前記金属ベースがガリウムヒ素と近似した熱膨脹係
    数を有するものである特許請求の範囲第２項記載の半導
    体装置。 ４、前記金属ベースが銅タングステン合金で形成されて
    いる特許請求の範囲第３項記載の半導体装置。 ５、前記孔部の側壁が水平面に対して５４．７°の角度
    をなす結晶方位（１１１）面であることを特徴とする特
    許請求の範囲第１項記載の半導体装置。
JP62105263A 1987-04-28 1987-04-28 半導体装置 Pending JPS63271944A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62105263A JPS63271944A (ja) 1987-04-28 1987-04-28 半導体装置
KR1019880004590A KR910002812B1 (ko) 1987-04-28 1988-04-22 반도체장치
CA 565145 CA1307053C (en) 1987-04-28 1988-04-26 Metallic base semiconductor device
EP19880106826 EP0292725B1 (en) 1987-04-28 1988-04-28 Chip packaging construction
DE19883888017 DE3888017T2 (de) 1987-04-28 1988-04-28 Bauweise für Chipgehäuse.
US07/536,079 US5157479A (en) 1987-04-28 1990-06-08 Semiconductor device being capable of improving the packing density with a high heat radiation characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62105263A JPS63271944A (ja) 1987-04-28 1987-04-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS63271944A true JPS63271944A (ja) 1988-11-09

Family

ID=14402770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62105263A Pending JPS63271944A (ja) 1987-04-28 1987-04-28 半導体装置

Country Status (6)

Country Link
US (1) US5157479A (ja)
EP (1) EP0292725B1 (ja)
JP (1) JPS63271944A (ja)
KR (1) KR910002812B1 (ja)
CA (1) CA1307053C (ja)
DE (1) DE3888017T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204555B1 (en) * 1996-10-10 2001-03-20 Samsung Electronics Co., Ltd. Microwave-frequency hybrid integrated circuit
FR2794571B1 (fr) * 1999-06-03 2003-07-04 Possehl Electronic France Sa Dispositif dissipateur de chaleur pour composants electroniques
WO2002013263A1 (fr) * 2000-08-04 2002-02-14 Possehl Electronic France S.A. Dispositif dissipateur de chaleur pour composants electroniques
JP4806803B2 (ja) * 2003-10-21 2011-11-02 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板およびその製造方法
US6933443B2 (en) * 2004-01-28 2005-08-23 Infineon Technologies North America Corp. Method for bonding ceramic to copper, without creating a bow in the copper
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
US9704809B2 (en) * 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5229272A (en) * 1975-08-29 1977-03-04 Fujitsu Ltd Method of forming radiation ray detecting device
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS5423388A (en) * 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device and its manufacture
JPS57112056A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Semiconductor device
JPS58143556A (ja) * 1982-02-22 1983-08-26 Fujitsu Ltd 高密度集積回路用パツケ−ジ
JPS59107554A (ja) * 1982-12-13 1984-06-21 Hitachi Ltd 半導体モジユ−ル
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
US4630172A (en) * 1983-03-09 1986-12-16 Printed Circuits International Semiconductor chip carrier package with a heat sink
JPS6022345A (ja) * 1983-07-19 1985-02-04 Toyota Central Res & Dev Lab Inc 半導体装置
JPS60167358A (ja) * 1984-02-09 1985-08-30 Sumitomo Electric Ind Ltd 半導体素子塔載用回路基板
US4692791A (en) * 1984-07-13 1987-09-08 Texas Instruments Incorporated Monolithic IMPATT with stripline leads
JPS6174354A (ja) * 1984-09-19 1986-04-16 Sumitomo Electric Ind Ltd 高周波デバイス用パツケ−ジ
US4866501A (en) * 1985-12-16 1989-09-12 American Telephone And Telegraph Company At&T Bell Laboratories Wafer scale integration

Also Published As

Publication number Publication date
DE3888017T2 (de) 1994-07-21
DE3888017D1 (de) 1994-04-07
CA1307053C (en) 1992-09-01
US5157479A (en) 1992-10-20
KR910002812B1 (ko) 1991-05-04
EP0292725A2 (en) 1988-11-30
EP0292725A3 (en) 1990-05-16
EP0292725B1 (en) 1994-03-02
KR880013246A (ko) 1988-11-30

Similar Documents

Publication Publication Date Title
US3648131A (en) Hourglass-shaped conductive connection through semiconductor structures
US3959579A (en) Apertured semi-conductor device mounted on a substrate
US3996603A (en) RF power semiconductor package and method of manufacture
JPH07169796A (ja) 半導体装置とその製造方法
JPH02244711A (ja) 半導体パッケージ
JPS63271944A (ja) 半導体装置
TW544773B (en) Circuit board, method for manufacturing same, and high-output module
JP2728322B2 (ja) 半導体装置
JPH03195053A (ja) インバータ装置
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JP2755587B2 (ja) 回路基板
JPH11354667A (ja) 電子部品およびその実装方法
JPS63288036A (ja) 半導体装置
JPH0618242B2 (ja) ハイブリツド集積回路
JP2913858B2 (ja) 混成集積回路
JPS6215850A (ja) マルチチツプパツケ−ジ基板
JPS6348850A (ja) 半導体装置の製造方法
JPH05211378A (ja) 半導体装置
JPH0391257A (ja) 半導体パッケージ
JP2001267486A (ja) 半導体装置及び半導体モジュール
JPH04359464A (ja) 半導体装置
JPH04276646A (ja) 半導体装置
JPH01184895A (ja) レーザダイオード・チップキャリア
JPS61137356A (ja) 微小回路素子
JPH0571139B2 (ja)