JPH0571139B2 - - Google Patents
Info
- Publication number
- JPH0571139B2 JPH0571139B2 JP59270443A JP27044384A JPH0571139B2 JP H0571139 B2 JPH0571139 B2 JP H0571139B2 JP 59270443 A JP59270443 A JP 59270443A JP 27044384 A JP27044384 A JP 27044384A JP H0571139 B2 JPH0571139 B2 JP H0571139B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- chip
- polyimide
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000000919 ceramic Substances 0.000 claims abstract description 40
- 239000004642 Polyimide Substances 0.000 claims abstract description 37
- 229920001721 polyimide Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000005219 brazing Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 17
- 239000010409 thin film Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係り、特に多層配線基板
を用いる半導体装置の構造の改良に関する。
を用いる半導体装置の構造の改良に関する。
大規模の半導体集積回路装置（IC）を形成す
る際に多層配線基板が用いられる。
る際に多層配線基板が用いられる。
この多層配線基板には当初アルミナ等のセラミ
ツクスを用いた多層セラミツク配線基板が用いら
れていたが、セラミツクスの誘電率が高いために
配線間の容量が大きくなつて、該ICの動作速度
が低下するという問題があつた。
ツクスを用いた多層セラミツク配線基板が用いら
れていたが、セラミツクスの誘電率が高いために
配線間の容量が大きくなつて、該ICの動作速度
が低下するという問題があつた。
そこで配線間に、特に信号配線間の容量を減少
させて動作速度を向上させるために、低誘導率を
有するポリイミド層を配線層間の絶縁層として用
いて形成した多層配線基板部を上層に設けた多層
セラミツク配線基板が提供されている。
させて動作速度を向上させるために、低誘導率を
有するポリイミド層を配線層間の絶縁層として用
いて形成した多層配線基板部を上層に設けた多層
セラミツク配線基板が提供されている。
この構造はポリイミドよりなる多層配線基体が
フオトリソグラフイ手段を用いる薄膜技術によつ
て形成できパターン精度が大幅に向上されるの
で、配線密度を高め該ICを高集積化するうえに
も極めて有効な構造である。
フオトリソグラフイ手段を用いる薄膜技術によつ
て形成できパターン精度が大幅に向上されるの
で、配線密度を高め該ICを高集積化するうえに
も極めて有効な構造である。
然しながら上記多層配線基板を用いた半導体装
置においては、該多層配線基板の熱伝導率が従来
の多層セラミツク基板に比べて低いために半導体
チツプの温度が上昇し、該半導体装置の性能が損
なわれるという問題があり、チツプの放熱効果を
高める構造の提供が要望されている。
置においては、該多層配線基板の熱伝導率が従来
の多層セラミツク基板に比べて低いために半導体
チツプの温度が上昇し、該半導体装置の性能が損
なわれるという問題があり、チツプの放熱効果を
高める構造の提供が要望されている。
〔従来の技術〕
第４図は従来のポリイミド多層配線基体を上部
に有する多層セラミツク配線基板を用いた半導体
装置の組立構造を模式的に示す部分側断面図であ
る。
に有する多層セラミツク配線基板を用いた半導体
装置の組立構造を模式的に示す部分側断面図であ
る。
同図において、Ｃは多層セラミツク配線基板、
Ｐはポリイミド多層配線基体、１ａ及び１ｂはセ
ラミツク層、２ａ及び２ｂはポリイミド層、３は
タングステン等の金属厚膜よりなる下部パツド、
４及び５は上記金属厚膜が充填された第１のスル
ーホール、６及び７は上記金属厚膜で形成された
第１の層間配線パターン、８及び９は銅等の金属
薄膜が被着された第２のスルーホール、１０は上
記金属薄膜で形成された層間配線パターン、１１
は上記金属薄膜で形成された上部パターン、１２
は上記金属薄膜で形成されたダイステージ、１３
は金属ペースト、１４は半導体チツプ、１５はボ
ンデイング・パツド、１６はボンデイング・ワイ
ヤを示す。
Ｐはポリイミド多層配線基体、１ａ及び１ｂはセ
ラミツク層、２ａ及び２ｂはポリイミド層、３は
タングステン等の金属厚膜よりなる下部パツド、
４及び５は上記金属厚膜が充填された第１のスル
ーホール、６及び７は上記金属厚膜で形成された
第１の層間配線パターン、８及び９は銅等の金属
薄膜が被着された第２のスルーホール、１０は上
記金属薄膜で形成された層間配線パターン、１１
は上記金属薄膜で形成された上部パターン、１２
は上記金属薄膜で形成されたダイステージ、１３
は金属ペースト、１４は半導体チツプ、１５はボ
ンデイング・パツド、１６はボンデイング・ワイ
ヤを示す。
同図に示すように従来の該半導体装置において
は、半導体チツプ１４がポリイミド多層配線基体
Ｐ上に形成されたダイステージ１２上に金属ペー
スト１３を用いて固着されていた。
は、半導体チツプ１４がポリイミド多層配線基体
Ｐ上に形成されたダイステージ１２上に金属ペー
スト１３を用いて固着されていた。
然しこのようなチツプ搭載構造においては、ポ
リイミドの熱伝導率（〜0.0003cal／cm・sec℃）
がアルミナ・セラミツクの熱伝導率（〜
0.04cal／cm・sec℃）に比べて２桁程度小さいの
で、ポリイミド多層配線基体が設けられず多層セ
ラミツク配線基板上に直に半導体チツプが固着さ
れていた当初の多層セラミツク配線基板における
チツプの搭載構造に比べて、半導体チツプの基板
を介しての放熱が著しく悪く、そのため出力の大
きな半導体チツプにおいては温度上昇によりその
性能が損なわれるという問題を生じていた。
リイミドの熱伝導率（〜0.0003cal／cm・sec℃）
がアルミナ・セラミツクの熱伝導率（〜
0.04cal／cm・sec℃）に比べて２桁程度小さいの
で、ポリイミド多層配線基体が設けられず多層セ
ラミツク配線基板上に直に半導体チツプが固着さ
れていた当初の多層セラミツク配線基板における
チツプの搭載構造に比べて、半導体チツプの基板
を介しての放熱が著しく悪く、そのため出力の大
きな半導体チツプにおいては温度上昇によりその
性能が損なわれるという問題を生じていた。
上記問題点の解決は、セラミツク基板上に、放
熱体を介して直に固着された半導体チツプと、樹
脂層によつて固着された、該樹脂層を層間絶縁膜
とし該チツプに接続する多層の配線を有する多層
樹脂配線基体とを有してなる本発明による半導体
装置によつて達成される。
熱体を介して直に固着された半導体チツプと、樹
脂層によつて固着された、該樹脂層を層間絶縁膜
とし該チツプに接続する多層の配線を有する多層
樹脂配線基体とを有してなる本発明による半導体
装置によつて達成される。
即ち上部にポリイミドを層間絶縁膜とする多層
配線基体を有するセラミツク配線基板を用いて構
成される本発明の半導体装置においては、半導体
チツプが搭載される領域にポリイミドよりなる多
層配線基体を設けずに該領域のセラミツク基板面
を表出せしめておき、該表出セラミツク基板面上
にろう材、金属ペースト等の放熱体を介して直に
半導体チツプを固着し、該半導体チツプのチツプ
間の配線、信号配線、電源配線等の配線は該チツ
プの側方更には上部に配設されるポリイミド多層
配線基体内の配線及びセラミツク配線基板に配設
される配線によつてなされるものである。
配線基体を有するセラミツク配線基板を用いて構
成される本発明の半導体装置においては、半導体
チツプが搭載される領域にポリイミドよりなる多
層配線基体を設けずに該領域のセラミツク基板面
を表出せしめておき、該表出セラミツク基板面上
にろう材、金属ペースト等の放熱体を介して直に
半導体チツプを固着し、該半導体チツプのチツプ
間の配線、信号配線、電源配線等の配線は該チツ
プの側方更には上部に配設されるポリイミド多層
配線基体内の配線及びセラミツク配線基板に配設
される配線によつてなされるものである。
上記のように本発明の構造においては半導体チ
ツプが熱伝導率の高いセラミツク基板上に放熱体
を介し直に固着されるので、該半導体チツプの基
板を介しての熱放散は大幅に増大し、該半導体チ
ツプの温度上昇が防止される。従つて該半導体装
置の性能劣化が防止される。
ツプが熱伝導率の高いセラミツク基板上に放熱体
を介し直に固着されるので、該半導体チツプの基
板を介しての熱放散は大幅に増大し、該半導体チ
ツプの温度上昇が防止される。従つて該半導体装
置の性能劣化が防止される。
以下本発明を図示実施例により、具体的に説明
する。
する。
全図を通じ同一対象物は同一符号で示す。
第１図乃至第３図は本発明の異なる実施例を示
す模式側断面図である。
す模式側断面図である。
第１図において、Ｃは多層セラミツク配線基
板、Ｐはポリイミド多層配線基体、１ａ及び１ｂ
はセラミツク層、２ａ及び２ｂはポリイミド層、
３はタングステン等の金属厚膜よりなる下部パツ
ド、４及び５は上記金属厚膜が充填された第１の
スルーホール、６及び７は上記金属厚膜で形成さ
れた第１の層間配線パターン、８及び９は銅等の
金属薄膜が被着された第２のスルーホール、１０
は上記金属薄膜で形成された層間配線パターン、
１１は上記金属薄膜で形成された上部パターン、
１３は金属ペースト、１４は半導体チツプ、１５
はボンデイング・パツド、１６はボンデイング・
ワイヤ、１７はチツプ挿入用開孔、１８は上記金
属薄膜で形成されたダイステージを示す。
板、Ｐはポリイミド多層配線基体、１ａ及び１ｂ
はセラミツク層、２ａ及び２ｂはポリイミド層、
３はタングステン等の金属厚膜よりなる下部パツ
ド、４及び５は上記金属厚膜が充填された第１の
スルーホール、６及び７は上記金属厚膜で形成さ
れた第１の層間配線パターン、８及び９は銅等の
金属薄膜が被着された第２のスルーホール、１０
は上記金属薄膜で形成された層間配線パターン、
１１は上記金属薄膜で形成された上部パターン、
１３は金属ペースト、１４は半導体チツプ、１５
はボンデイング・パツド、１６はボンデイング・
ワイヤ、１７はチツプ挿入用開孔、１８は上記金
属薄膜で形成されたダイステージを示す。
この構造を形成する際には、多層セラミツク配
線基板Ｃにおける上層のセラミツク層１ｂ上面の
半導体チツプ１４が搭載される領域に予め金属厚
膜によりダイステージ１８を形成しておき、且つ
多層ポリイミド配線基体Ｐにおける、チツプ挿入
用開孔１７が形成される領域に予め配線を形成し
ないでおく。
線基板Ｃにおける上層のセラミツク層１ｂ上面の
半導体チツプ１４が搭載される領域に予め金属厚
膜によりダイステージ１８を形成しておき、且つ
多層ポリイミド配線基体Ｐにおける、チツプ挿入
用開孔１７が形成される領域に予め配線を形成し
ないでおく。
そしてポリイミド配線基体Ｐ上に、蒸着手段及
びリソグラフイ手段を用いてチツプ挿入用開孔１
７に対応するエツチング用開孔を有する数1000Å
の厚さの酸化シリコン（SiO）マスク膜を形成
し、例えば四弗化炭素（CF4）と酸素（O2）との
混合ガスを用い、リアクテイブ・イオンエツチン
グ（RIE）手段により上記SiOマスク膜のエツチ
ング用開孔内に表出するポリイミド層２ｂ及び２
ａを除去し、多層セラミツク基板Ｃにおける上層
のセラミツク層１ｂ上面のダイステージ１８が配
設されている領域を選択的に表出せしめ、該表出
ダイステージ１８上に半導体チツプ１４を、例え
ば銀Ag等の微粒子に樹脂バインダを加えてなり
導電性を有する金属ペースト１３によつて固着し
た後、通常通りワイヤボンデイングを行う。
びリソグラフイ手段を用いてチツプ挿入用開孔１
７に対応するエツチング用開孔を有する数1000Å
の厚さの酸化シリコン（SiO）マスク膜を形成
し、例えば四弗化炭素（CF4）と酸素（O2）との
混合ガスを用い、リアクテイブ・イオンエツチン
グ（RIE）手段により上記SiOマスク膜のエツチ
ング用開孔内に表出するポリイミド層２ｂ及び２
ａを除去し、多層セラミツク基板Ｃにおける上層
のセラミツク層１ｂ上面のダイステージ１８が配
設されている領域を選択的に表出せしめ、該表出
ダイステージ１８上に半導体チツプ１４を、例え
ば銀Ag等の微粒子に樹脂バインダを加えてなり
導電性を有する金属ペースト１３によつて固着し
た後、通常通りワイヤボンデイングを行う。
該構造においてダイステージ１８上に半導体チ
ツプ１４を固着するのに、金・シリコン
（AuSi）、金・ゲルマニウム（AuGe）等のろう材
を用いても良い。またダイステージ１８を設け
ず、セラミツク層１ｂ上に金属ペーストによつて
半導体チツプが直に固着されることもある。
ツプ１４を固着するのに、金・シリコン
（AuSi）、金・ゲルマニウム（AuGe）等のろう材
を用いても良い。またダイステージ１８を設け
ず、セラミツク層１ｂ上に金属ペーストによつて
半導体チツプが直に固着されることもある。
第２図はポリイミド配線基体Ｐの層数が増えて
その上面が半導体チツプ１４の上面より著しく高
くなる場合に、ワイヤボンデイング性を改善した
実施例である。
その上面が半導体チツプ１４の上面より著しく高
くなる場合に、ワイヤボンデイング性を改善した
実施例である。
即ちチツプ挿入用開孔１７内に表出するダイス
テージ１８上に例えば金属ペースト１３によつて
所定の高さを有する銅等の金属チツプ１９を固着
し、該金属チツプ１９上に同じく金属ペースト１
３を用いて半導体チツプ１４を固着することによ
つて、半導体チツプ１４上面とポリイミド配線基
体Ｐ上面の高さが揃えられ、これによつて半導体
チツプのボンデイング・パツド１５とポリイミド
配線基体Ｐの上部パターン１１とワイヤボンデイ
ングが容易ならしめられる。
テージ１８上に例えば金属ペースト１３によつて
所定の高さを有する銅等の金属チツプ１９を固着
し、該金属チツプ１９上に同じく金属ペースト１
３を用いて半導体チツプ１４を固着することによ
つて、半導体チツプ１４上面とポリイミド配線基
体Ｐ上面の高さが揃えられ、これによつて半導体
チツプのボンデイング・パツド１５とポリイミド
配線基体Ｐの上部パターン１１とワイヤボンデイ
ングが容易ならしめられる。
なお同図において、２ｃ，２ｄはポリイミド
層、２０，２１は銅等の金属薄膜が被着されてい
る第２のスルーホール、２２，２３は銅等の金属
薄膜よりなる層間配線パターンを示す。
層、２０，２１は銅等の金属薄膜が被着されてい
る第２のスルーホール、２２，２３は銅等の金属
薄膜よりなる層間配線パターンを示す。
この場合も第１図の実施例同様、ダイステージ
１８上に金属チツプ１９を固着する際及び金属チ
ツプ１９上に半導体チツプ１４を固着する際に、
金シリコン（AuSi）、金・ゲルマニウム（AuGe）
等のろう材を用いても良い。またダイステージ１
８を設けず、セラミツク層１ｂ上に金属ペースト
によつて金属チツプ１９が直に固着されることも
ある。
１８上に金属チツプ１９を固着する際及び金属チ
ツプ１９上に半導体チツプ１４を固着する際に、
金シリコン（AuSi）、金・ゲルマニウム（AuGe）
等のろう材を用いても良い。またダイステージ１
８を設けず、セラミツク層１ｂ上に金属ペースト
によつて金属チツプ１９が直に固着されることも
ある。
第３図は配線が更に複雑化し、ポリイミド配線
基体を半導体チツプ１４の側方に配設するだけで
は配線が搭載しきれない場合等において、半導体
チツプ１４の上部にもポリイミド配線基体を形成
して、配線の搭載容量を増大せしめた例である。
基体を半導体チツプ１４の側方に配設するだけで
は配線が搭載しきれない場合等において、半導体
チツプ１４の上部にもポリイミド配線基体を形成
して、配線の搭載容量を増大せしめた例である。
即ち該実施例の構造においては、第１図の場合
と同様、２層の配線を有するポリイミド配線基体
Ｐにチツプ挿入用開孔１７を形成し、該開孔１７
内に表出しているダイステージ１８に金属ペース
ト１３で半導体チツプ１４を固着した後、該主面
上に厚さ5μｍ程度のポリイミド層２ｃを塗布形
成し、該ポリイミド層２ｃに前述したリソグラフ
イ手段によりポリイミド層２ｂ上の配線パターン
２２及び半導体チツプ１４上のボンデイング・パ
ツド１５を表出するスルーホール２０ａ及び２０
ｂを形成し、該スルーホール２０ａ，２０ｂ内を
含むポリイミド層２ｃ上に銅等よりなる厚さ2μ
ｍ程度の金属膜を形成し、通常のリソグラフイ手
段によりパターンニングを行つて、該ポリイミド
層２ｃ上にスルーホール２０ａを介し層間配線パ
ターン２２に接続する層間配線パターン２３ａ及
びスルーホール２０ｂを介しボンデイング・パツ
ド１５に接続する層間配線パターン２３ｂを形成
する。
と同様、２層の配線を有するポリイミド配線基体
Ｐにチツプ挿入用開孔１７を形成し、該開孔１７
内に表出しているダイステージ１８に金属ペース
ト１３で半導体チツプ１４を固着した後、該主面
上に厚さ5μｍ程度のポリイミド層２ｃを塗布形
成し、該ポリイミド層２ｃに前述したリソグラフ
イ手段によりポリイミド層２ｂ上の配線パターン
２２及び半導体チツプ１４上のボンデイング・パ
ツド１５を表出するスルーホール２０ａ及び２０
ｂを形成し、該スルーホール２０ａ，２０ｂ内を
含むポリイミド層２ｃ上に銅等よりなる厚さ2μ
ｍ程度の金属膜を形成し、通常のリソグラフイ手
段によりパターンニングを行つて、該ポリイミド
層２ｃ上にスルーホール２０ａを介し層間配線パ
ターン２２に接続する層間配線パターン２３ａ及
びスルーホール２０ｂを介しボンデイング・パツ
ド１５に接続する層間配線パターン２３ｂを形成
する。
次いで該主面上に厚さ5μｍ程度のポリイミド
層２ｄを塗布形成し、上記と同様な方法により該
ポリイミド層２ｄ上にスルーホール２１ａ及び２
１ｂを介し層間配線パターン２３ａ及び２３ｂに
接続する上部配線パターン２４を形成する。
層２ｄを塗布形成し、上記と同様な方法により該
ポリイミド層２ｄ上にスルーホール２１ａ及び２
１ｂを介し層間配線パターン２３ａ及び２３ｂに
接続する上部配線パターン２４を形成する。
該実施例においても、ダイステージ１８上に半
導体チツプ１４を固着するのに、金シリコン
（AuSi）、金・ゲルマニウム（AuGe）等のろう材
を用いても良い。またダイステージ１８を設け
ず、セラミツク基板１ｂ上に金属ペーストによつ
て半導体装置チツプが直に固着されることもあ
る。
導体チツプ１４を固着するのに、金シリコン
（AuSi）、金・ゲルマニウム（AuGe）等のろう材
を用いても良い。またダイステージ１８を設け
ず、セラミツク基板１ｂ上に金属ペーストによつ
て半導体装置チツプが直に固着されることもあ
る。
なお上記実施例のように半導体チツプ上にもポ
リイミド配線基体が配設される構造を形成するに
際して、セラミツク基板上に半導体チツプを固着
した後に、上記実施例に示したような形成手段に
よりポリイミド配線基体の一層目から順次形成し
て行つても良い。
リイミド配線基体が配設される構造を形成するに
際して、セラミツク基板上に半導体チツプを固着
した後に、上記実施例に示したような形成手段に
よりポリイミド配線基体の一層目から順次形成し
て行つても良い。
以上の実施例に示した多層樹脂配線基体は、総
てポリイミドを層間絶縁用樹脂に用いているが、
該層間絶縁用の樹脂は上記ポリイミドに限られる
ものではない。
てポリイミドを層間絶縁用樹脂に用いているが、
該層間絶縁用の樹脂は上記ポリイミドに限られる
ものではない。
以上説明のように、上部に低誘導率を有する樹
脂を層間絶縁層としてなる多層樹脂配線基体を有
する多層セラミツク配線基板を用いて構成される
本発明の半導体装置においては、半導体チツプが
熱抵抗の低い金属ペースト、ろう材等の放熱体を
介して直にセラミツク基板上に固着される。
脂を層間絶縁層としてなる多層樹脂配線基体を有
する多層セラミツク配線基板を用いて構成される
本発明の半導体装置においては、半導体チツプが
熱抵抗の低い金属ペースト、ろう材等の放熱体を
介して直にセラミツク基板上に固着される。
そのため半導体チツプの基板を介しての熱放散
は従来に比べ大幅に増大し、該半導体チツプの温
度上昇が防止されので、高出力の半導体装置等に
おける発熱による性能劣化が防止される。
は従来に比べ大幅に増大し、該半導体チツプの温
度上昇が防止されので、高出力の半導体装置等に
おける発熱による性能劣化が防止される。
第１図乃至第３図は上部に樹脂を層間絶縁層と
してなる多層樹脂配線基体を有する多層セラミツ
ク配線基板を用いて構成される本発明の異なる実
施例を示す模式側断面図で、第４図は従来構造を
示す模式側断面図である。 図において、Ｃは多層セラミツク配線基板、Ｐ
はポリイミド多層配線基体、１ａ及び１ｂはセラ
ミツク層、２ａ及び２ｂはポリイミド層、３は金
属厚膜よりなる下部パツド、４及び５は金属厚膜
が充填された第１のスルーホール、６及び７は金
属厚膜で形成された第１の層間配線パターン、８
及び９は金属薄膜が被着された第２のスルーホー
ル、１０は金属薄膜で形成された層間配線パター
ン、１１は金属薄膜で形成された上部パターン、
１３は金属ペースト、１４は半導体チツプ、１５
はボンデイング・パツド、１６はボンデイング・
ワイヤ、１７はチツプ挿入用開孔、１８は金属厚
膜で形成されたダイステージ、を示す。
してなる多層樹脂配線基体を有する多層セラミツ
ク配線基板を用いて構成される本発明の異なる実
施例を示す模式側断面図で、第４図は従来構造を
示す模式側断面図である。 図において、Ｃは多層セラミツク配線基板、Ｐ
はポリイミド多層配線基体、１ａ及び１ｂはセラ
ミツク層、２ａ及び２ｂはポリイミド層、３は金
属厚膜よりなる下部パツド、４及び５は金属厚膜
が充填された第１のスルーホール、６及び７は金
属厚膜で形成された第１の層間配線パターン、８
及び９は金属薄膜が被着された第２のスルーホー
ル、１０は金属薄膜で形成された層間配線パター
ン、１１は金属薄膜で形成された上部パターン、
１３は金属ペースト、１４は半導体チツプ、１５
はボンデイング・パツド、１６はボンデイング・
ワイヤ、１７はチツプ挿入用開孔、１８は金属厚
膜で形成されたダイステージ、を示す。
Claims (1)
- 【特許請求の範囲】 １ セラミツク基板上に、放熱体を介して直に固
着された半導体チツプと、樹脂層によつて固着さ
れた、該樹脂層を層間絶縁膜とし該チツプに接続
する多層の配線を有する多層樹脂配線基体とを有
してなることを特徴とする半導体装置。 ２ 上記多層配線基体が、半導体チツプ上を覆つ
てなることを特徴とする特許請求の範囲第１項記
載の半導体装置。 ３ 上記セラミツク基板が、該半導体チツプに接
続する配線を有する多層セラミツク配線基板より
なることを特徴とする特許請求の範囲第１項記載
の半導体装置。 ４ 上記放熱体が、メタライズ層とろう材よりな
ることを特徴とする特許請求の範囲第１項記載の
半導体装置。 ５ 上記放熱体が、金属ペーストよりなることを
特徴とする特許請求の範囲第１項記載の半導体装
置。 ６ 上記放熱体が、金属チツプを含んでなること
を特徴とする特許請求の範囲第１項記載の半導体
装置。 ７ 上記樹脂が、ポリイミドよりなることを特徴
とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270443A JPS61148847A (ja) | 1984-12-21 | 1984-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270443A JPS61148847A (ja) | 1984-12-21 | 1984-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148847A JPS61148847A (ja) | 1986-07-07 |
| JPH0571139B2 true JPH0571139B2 (ja) | 1993-10-06 |
Family
ID=17486352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270443A Granted JPS61148847A (ja) | 1984-12-21 | 1984-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148847A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3214470B2 (ja) * | 1998-11-16 | 2001-10-02 | 日本電気株式会社 | マルチチップモジュール及びその製造方法 |
| JP2001332859A (ja) * | 2000-05-22 | 2001-11-30 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法ならびに電子装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856451B2 (ja) * | 1978-04-05 | 1983-12-15 | シ−メンス・アクチエンゲゼルシヤフト | 低圧しや断器用駆動装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856451U (ja) * | 1981-10-07 | 1983-04-16 | 三菱電機株式会社 | 半導体装置 |
-
1984
- 1984-12-21 JP JP59270443A patent/JPS61148847A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856451B2 (ja) * | 1978-04-05 | 1983-12-15 | シ−メンス・アクチエンゲゼルシヤフト | 低圧しや断器用駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148847A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051865A (en) | Multi-layer semiconductor device | |
| RU2146067C1 (ru) | Органический кристаллодержатель для интегральных схем с проволочными соединениями | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US4744007A (en) | High density LSI package for logic circuits | |
| US4692839A (en) | Multiple chip interconnection system and package | |
| US4646126A (en) | Semiconductor device | |
| JPH0573079B2 (ja) | ||
| JP3284969B2 (ja) | 多層配線基板 | |
| JPS6250981B2 (ja) | ||
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH0571139B2 (ja) | ||
| JP2755587B2 (ja) | 回路基板 | |
| JPH05218226A (ja) | 多層配線基板 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| JPH06169031A (ja) | 半導体装置及びその製造方法 | |
| US20010000156A1 (en) | Package board structure and manufacturing method thereof | |
| JP2601640B2 (ja) | 電気的導体構造を作成する方法と大規模集積回路 | |
| JPH0462457B2 (ja) | ||
| JP2656120B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP4356196B2 (ja) | 半導体装置組立体 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2831864B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH0439231B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |