JP2001332859A - 積層型セラミック電子部品およびその製造方法ならびに電子装置 - Google Patents

積層型セラミック電子部品およびその製造方法ならびに電子装置

Info

Publication number
JP2001332859A
JP2001332859A JP2000149327A JP2000149327A JP2001332859A JP 2001332859 A JP2001332859 A JP 2001332859A JP 2000149327 A JP2000149327 A JP 2000149327A JP 2000149327 A JP2000149327 A JP 2000149327A JP 2001332859 A JP2001332859 A JP 2001332859A
Authority
JP
Japan
Prior art keywords
ceramic
hole
electronic component
cross
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000149327A
Other languages
English (en)
Inventor
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000149327A priority Critical patent/JP2001332859A/ja
Priority to US09/836,081 priority patent/US6974916B2/en
Priority to DE60111302T priority patent/DE60111302T2/de
Priority to EP01110468A priority patent/EP1158844B1/en
Publication of JP2001332859A publication Critical patent/JP2001332859A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Abstract

(57)【要約】 【課題】 積層型セラミック電子部品の積層体を構成す
る複数のセラミック層の厚みが互いに異なるとき、セラ
ミック層を貫通するビアホール導体の高さ方向寸法が異
なってくるが、ビアホール導体の高さ方向寸法が大きく
なるほど、これを形成するための導電性ペーストの充填
が困難となり、他方、ビアホール導体の断面寸法が大き
くなるほど、導電性ペーストの充填後の欠落が生じやす
い。 【解決手段】 厚みのより厚いセラミック層３２、３５
を貫通するビアホール導体３８，３９，４４，４５の断
面寸法を、厚みのより薄いセラミック層３３，３４を貫
通するビアホール導体４０〜４３の断面寸法より大きく
する。これによって、高さ方向寸法の大きいビアホール
導体３８，３９，４４，４５のための導電性ペーストの
充填を容易にするとともに、高さ方向寸法の小さいビア
ホール導体４０〜４３のための導電性ペーストの充填後
の欠落を生じにくくする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、積層型セラミッ
ク電子部品およびその製造方法、ならびにこのような積
層型セラミック電子部品を備える電子装置に関するもの
で、特に、積層型セラミック電子部品に備えるビアホー
ル導体の寸法面での改良に関するものである。
【０００２】
【従来の技術】この発明にとって興味ある積層型セラミ
ック電子部品は、多層セラミック基板とも呼ばれるもの
で、複数のセラミック層をもって構成される積層構造を
有する積層体を備えている。
【０００３】この積層体に備えるセラミック層の特定の
ものに関連して配線導体が設けられ、これをもって所望
の回路を構成するようにされている。配線導体として
は、特定のセラミック層を貫通するように延びるビアホ
ール導体やセラミック層の主面に沿って延びる導体膜等
があり、導体膜としては、積層体の内部に形成される内
部導体膜および積層体の外表面上に形成される外部導体
膜がある。
【０００４】また、積層体の内部には、コンデンサ、イ
ンダクタ、トリプレート構造、および／またはマイクロ
ストリップラインのような受動素子が内蔵されることが
ある。上述したビアホール導体の一部や内部導体膜の一
部は、このような内蔵素子を構成するために用いられ
る。また、積層体の外部には、半導体ＩＣチップのよう
な能動素子や、必要に応じて受動素子の一部が搭載され
ることがある。上述した外部導体膜の一部は、このよう
な搭載素子を電気的に接続するための端子として機能す
る。
【０００５】また、上述のように複合化された積層型セ
ラミック電子部品は、適宜の配線基板上に実装され、所
望の電子装置を構成するように用いられる。上述した外
部導体膜の一部は、このように積層型セラミック電子部
品を配線基板上に実装するにあたって、配線基板への電
気的接続のための端子として機能する。
【０００６】このような積層型セラミック電子部品は、
たとえば、移動体通信端末機器の分野において、ＬＣＲ
複合化高周波部品として用いられたり、コンピュータの
分野において、半導体ＩＣチップのような能動素子とコ
ンデンサやインダクタや抵抗のような受動素子とを複合
化した部品として、あるいは単なる半導体ＩＣパッケー
ジとして用いられたりしている。
【０００７】より具体的には、積層型セラミック電子部
品は、ＰＡモジュール基板、ＲＦダイオードスイッチ、
フィルタ、チップアンテナ、各種パッケージ部品、複合
デバイス等の種々の電子部品を構成するために広く用い
られている。
【０００８】このような積層型セラミック電子部品にお
いて、高周波化の要求に応えるため、積層体に備えるセ
ラミック層の材料として、低誘電率の誘電体を使用する
ことが多い。また、複数のセラミック層は、互いに同じ
誘電率を有する、すなわち互いに同じ組成のセラミック
から構成することが、積層体を得るための一体焼成を容
易にする点で好ましい。
【０００９】このような背景の下、前述したように、受
動素子を積層体の内部に内蔵しようとするとき、受動素
子の種類に応じて、セラミック層の厚みを異ならせるこ
とが行なわれている。このことを、図４ないし図６を参
照して説明する。
【００１０】図４には、内蔵素子としてのコンデンサ１
が図解的に断面図で示されている。コンデンサ１は、内
部導体膜をもって構成されかつセラミック層２を介して
それぞれ対向する複数のコンデンサ電極３を備えてい
る。このようなコンデンサ１を小型でありながら大容量
のものとするため、セラミック層２の厚みＴ１およびＴ
２は薄くされる。
【００１１】図５には、内蔵素子としてのトリプレート
構造４が図解的に断面図で示されている。トリプレート
構造４は、内部導体膜をもって構成される中心導体５
と、同じく内部導体膜をもって構成されかつセラミック
層６を介して中心導体５を挟むように配置される１対の
接地導体７および８とを備えている。このようなトリプ
レート構造４において、接地導体７および８の間の距離
Ｓを長くするため、セラミック層６の厚みを厚くするこ
とが行なわれる。
【００１２】図６には、内蔵素子としての２つのコンデ
ンサ９および１０が図解的に断面図で示されている。こ
のような２つのコンデンサ９および１０の各静電容量の
カップリングを防止するため、コンデンサ９および１０
の間に位置するセラミック層１１の厚みＴを厚くするこ
とが行なわれる。
【００１３】このように、積層体に内蔵素子を内蔵する
場合、内蔵素子の種類に応じて、内蔵素子に関連して配
置されるセラミック層にとって最適な厚みが異なってく
る。そのため、積層体には、厚みの互いに異なる複数種
類のセラミック層を混在させなければならない。
【００１４】他方、積層体に備える特定のセラミック層
を貫通するように延びる複数のビアホール導体にあって
は、各々の断面寸法が互いに同じとされるのが一般的で
ある。断面寸法が互いに異なる複数のビアホール導体を
形成しようとする場合、ビアホール導体の形成のための
加工の能率が低下するためである。
【００１５】
【発明が解決しようとする課題】ビアホール導体を形成
するため、たとえば、図７に示すような方法が適用され
ている。
【００１６】図７を参照して、積層型セラミック電子部
品の積層体に備えるセラミック層となるべきセラミック
グリーンシート１２には、これを貫通するように貫通孔
１３が設けられる。そして、セラミックグリーンシート
１２は、吸引装置１４上に配置される。
【００１７】吸引装置１４は、真空チャンバ１５を備
え、この真空チャンバ１５内には、矢印１６で示すよう
に、負圧が与えられる。真空チャンバ１５の開口部は、
多数の微細な空気通路（図示せず。）を形成している吸
引プレート１７によって閉じられる。
【００１８】吸引プレート１７の上面には、紙または他
のフィルタ材料によって構成される多孔質シート１８が
配置される。この多孔質シート１８に接するように、セ
ラミックグリーンシート１２が配置される。
【００１９】このような状態において、真空チャンバ１
５内に、矢印１６で示すように、負圧が与えられたと
き、この負圧は、吸引プレート１７および多孔質シート
１８を介して、貫通孔１３内に及ぼされる。
【００２０】また、この状態において、スクリーン印刷
を適用して、貫通孔１３に導電性ペースト１９を充填す
ることが行なわれる。すなわち、スクリーン２０上に導
電性ペースト１９が付与され、この導電性ペースト１９
は、スクリーン２０に沿うスキージ２１の移動に伴っ
て、スクリーン２０上で移動され、この移動の過程にお
いて、前述した負圧の作用に基づいて貫通孔１３内に埋
め込まれる。この貫通孔１３内の導電性ペースト１９
は、ビアホール導体２２を形成する。
【００２１】次に、セラミックグリーンシート１２が多
孔質シート１８から剥離される。なお、この剥離の前ま
たは後に、ビアホール導体２２のための導電性ペースト
１９が乾燥される。
【００２２】しかしながら、上述した剥離工程におい
て、ビアホール導体２２を形成するために貫通孔１３に
充填された導電性ペースト１９の一部が、図８に示すよ
うに、多孔質シート１８側に付着し、そのため、貫通孔
１３内の導電性ペースト１９が不足することになる。そ
して、このような導電性ペースト１９の充填後の欠落に
よる充填不足は、ビアホール導体２２と他のビアホール
導体または導体膜といった他の配線導体との間での導通
不良を引き起こす原因となる。
【００２３】ビアホール導体２２を形成するため、図９
に示すような方法が採用されることもある。図９におい
て、図７に示した要素に相当する要素には同様の参照符
号を付し、重複する説明は省略する。
【００２４】図９を参照して、セラミックグリーンシー
ト１２は、キャリアフィルム２３によって裏打ちされた
状態で取り扱われる。そして、貫通孔１３は、これらセ
ラミックグリーンシート１２およびキャリアフィルム２
３を貫通するように設けられる。
【００２５】また、吸引装置１４の吸引プレート１７の
上面には、図７に示した場合と同様、多孔質シート１８
が配置される。上述したキャリアフィルム２３によって
裏打ちされたセラミックグリーンシート１２は、多孔質
シート１８に接するように配置され、キャリアフィルム
２３は、このセラミックグリーンシート１２の上面側に
位置される。
【００２６】このような状態において、真空チャンバ１
５内に、矢印１６で示すように、負圧が与えられ、この
負圧が、吸引プレート１７および多孔質シート１８を介
して、貫通孔１３内に及ぼされるとともに、キャリアフ
ィルム２３の上面側には、導電性ペースト１９が付与さ
れる。この導電性ペースト１９は、キャリアフィルム２
３の上面に沿うスキージ２４の移動に伴って、キャリア
フィルム２３上で移動され、この移動の過程において、
前述した負圧の作用に基づいて貫通孔１３内に埋め込ま
れる。
【００２７】このようにして、図７に示したスクリーン
２０を用いずに、キャリアフィルム２３をマスクとしな
がらキャリアフィルム２３側から導電性ペースト１９を
貫通孔１３内に充填することによって、貫通孔１３内に
ビアホール導体２２が形成される。
【００２８】上述の図９に示した方法が適用される場合
には、キャリアフィルム２３によって裏打ちされた状態
を維持したまま、セラミックグリーンシート１２の外側
に向く主面上に導電性ペーストを印刷することによっ
て、導体膜となる導電性ペースト膜が形成される。
【００２９】このように、セラミックグリーンシート１
２がキャリアフィルム２３によって裏打ちされた状態で
取り扱われるのは、セラミックグリーンシート１２は、
軟弱であり、これを単独で取り扱うことが極めて困難で
あるためであり、キャリアフィルム２３によって裏打ち
された状態で取り扱うことによって、セラミックグリー
ンシート１２の取り扱いを容易にするとともに、各工程
でのセラミックグリーンシート１２の位置合わせを容易
にし、また、ビアホール導体２２および導電性ペースト
膜を形成するための導電性ペーストの乾燥時に、セラミ
ックグリーンシート１２の収縮におけるばらつきを生じ
にくくすることができる。
【００３０】しかしながら、目的とする積層型セラミッ
ク電子部品のための積層体を得るにあたっては、セラミ
ックグリーンシート１２を含む複数のセラミックグリー
ンシートを積層することが行なわれるが、この積層前に
は、キャリアフィルム２３をセラミックグリーンシート
１２から剥離しなければならない。このとき、図１０に
示すように、貫通孔１３に充填された導電性ペースト１
９の一部が、キャリアフィルム２３に伴われて奪われ、
そのため、貫通孔１３内の導電性ペースト１９が不足し
てしまうことがある。
【００３１】もちろん、図９に示した方法を採用した場
合であっても、図８に示すように、セラミックグリーン
シート１２を多孔質シート１８から剥離する際、貫通孔
１３内の導電性ペースト１９の一部が多孔質シート１８
側に付着して奪われることがある。
【００３２】なお、貫通孔１３内での導電性ペースト１
９の充填不足は、図８または図１０を参照して説明した
原因によるだけでなく、以下のような場合にも生じるこ
とがある。
【００３３】たとえば、セラミックグリーンシート１２
の厚みが比較的薄い場合、貫通孔１３に充填される導電
性ペースト１９の形状保持強度が比較的低くなり、その
ため、セラミックグリーンシート１２の取り扱い時にお
いて、導電性ペースト１９の少なくとも一部が抜け落ち
ることがある。
【００３４】また、前述したビアホール導体２２の形成
の後に、導体膜となる導電性ペースト膜が、スクリーン
印刷によってセラミックグリーンシート１２上に形成さ
れることがある。この場合、スクリーン印刷において用
いられるスクリーンの、セラミックグリーンシート１２
側に向く面には、エマルジョン膜が形成されており、ス
クリーンがスキージによって押し込まれたとき、このエ
マルジョン膜がスキージの先端の形状に沿ってセラミッ
クグリーンシート１２に接触し、次いで離れるように挙
動する。このようなエマルジョン膜の挙動の結果、貫通
孔１３に充填された導電性ペースト１９の一部は、エマ
ルジョン膜に付着し、スクリーン側に奪われてしまうこ
とがある。
【００３５】なお、ビアホール導体２２の形成のために
用いられる導電性ペースト１９は、電気的導通性が良好
で緻密なビアホール導体２２を形成することができるよ
うに、金属成分の含有率を、導体膜の形成のために用い
る導電性ペーストの場合より高くすることが行なわれて
いる。そのため、導電性ペースト１９に含まれる樹脂成
分が比較的少なくなり、その結果、導電性ペースト１９
の形状保持強度が低くなり、このことが、上述したよう
な貫通孔１３での導電性ペースト１９の充填後の欠落に
よる充填不足をより引き起こしやすくする原因となって
いる。
【００３６】上述のように、一旦、貫通孔１３に充填さ
れた導電性ペースト１９の一部が奪われてもたらされる
充填不足は、貫通孔１３の断面寸法がより大きくかつ高
さ方向寸法がより小さくなるほど生じやすい。したがっ
て、貫通孔１３に充填された導電性ペースト１９が奪わ
れにくくするため、貫通孔１３の断面寸法をより小さく
かつ高さ方向寸法をより大きくすることが考えられる。
しかしながら、貫通孔１３の断面寸法をより小さくした
り、高さ方向寸法をより大きくしたりする対策は、単純
に採用し得るものではない。
【００３７】すなわち、貫通孔１３の断面寸法をたとえ
ば小さくしたとき、図７に示すようなスクリーン印刷に
よる導電性ペースト１９を適用する場合には、スクリー
ン２０とセラミックグリーンシート１２との位置合わせ
に高い精度が要求されるばかりでなく、導電性ペースト
１９が貫通孔１３内に入り込みにくくなり、このことが
原因となって導電性ペースト１９の充填不足が生じた
り、導電性ペースト１９の充填に長時間要したりすると
いった問題に遭遇することになる。特に、セラミックグ
リーンシート１２の厚みが厚いとき、すなわち貫通孔１
３の高さ方向寸法が大きいとき、、この問題はより顕著
に現れる。
【００３８】そこで、この発明の目的は、互いに厚みが
異なる第１および第２のセラミック層を含む複数の積層
されたセラミック層をもって構成される積層体を備え
る、積層型セラミック電子部品において、上述のような
ビアホール導体のための導電性ペーストの充填不足が生
じにくくするための対策が講じられた、積層型セラミッ
ク電子部品およびその製造方法を提供しようとするこ
と、ならびに、この積層型セラミック電子部品を用いて
構成される電子装置を提供しようとすることである。
【００３９】
【課題を解決するための手段】この発明は、第１のセラ
ミック層およびこの第１のセラミック層より厚みの薄い
第２のセラミック層を含む複数の積層されたセラミック
層をもって構成される積層体を備え、セラミック層の特
定のものに関連して配線導体が設けられ、配線導体は、
特定のセラミック層を貫通するように延びるビアホール
導体とセラミック層の主面に沿って延びる導体膜とを備
える、積層型セラミック電子部品にまず向けられるもの
であって、上述した技術的課題を解決するため、ビアホ
ール導体は、断面寸法が互いに異なる第１および第２の
ビアホール導体を含むことを特徴としている。
【００４０】この発明に係る積層型セラミック電子部品
において、第１のビアホール導体が、第１のセラミック
層を貫通するように延び、第２のビアホール導体が、第
２のセラミック層を貫通するように延びるとき、第１の
ビアホール導体の断面寸法は、第２のビアホール導体の
断面寸法より大きいことが好ましい。
【００４１】また、より好ましくは、すべてのビアホー
ル導体について、厚みのより厚いセラミック層を貫通す
るように延びるビアホール導体の断面寸法は、厚みのよ
り薄いセラミック層を貫通するように延びるビアホール
導体の断面寸法より大きくなるように設定される。
【００４２】また、この発明に係る積層型セラミック電
子部品において、同じセラミック層を貫通するように延
びる複数のビアホール導体については、互いに同じ断面
寸法を有するようにされることが好ましい。
【００４３】また、この発明に係る積層型セラミック電
子部品において、ビアホール導体の高さ方向寸法をＨ、
同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わされる
アスペクト比は、０．１〜３．０となるように選ばれる
ことが好ましい。なお、ビアホール導体の径方向寸法と
は、ビアホール導体の断面形状が円形であるとき、円の
直径の長さを言い、断面形状が正方形であるとき、正方
形の辺の長さを言い、断面形状が長方形であるとき、長
辺の長さを言う。
【００４４】また、この発明は、複数のセラミック層
が、互いに同じ誘電率を有するとき、すなわち互いに同
じ組成を有するとき、特に有利に適用される。
【００４５】この発明は、また、上述したような積層型
セラミック電子部品を製造する方法にも向けられる。
【００４６】この発明に係る積層型セラミック電子部品
の製造方法は、第１のセラミックグリーンシートおよび
この第１のセラミックグリーンシートより厚みの薄い第
２のセラミックグリーンシートを含む複数のセラミック
グリーンシートを用意する工程と、少なくとも第１およ
び第２のセラミックグリーンシートの各々を貫通するよ
うに貫通孔を設ける工程と、貫通孔内にビアホール導体
を形成するため、導電性ペーストを貫通孔に充填する工
程と、第１および第２のセラミックグリーンシートを含
む複数のセラミックグリーンシートを積層することによ
って生の積層体を得る工程と、この生の積層体を焼成す
る工程とを備え、貫通孔を設ける工程において、第１の
セラミックグリーンシートに設けられる第１の貫通孔の
断面寸法は、第２のセラミックグリーンシートに設けら
れる第２の貫通孔の断面寸法より大きくされることを特
徴としている。
【００４７】この発明は、さらに、上述したような積層
型セラミック電子部品をもって構成される電子装置にも
向けられる。この発明に係る電子装置は、積層型セラミ
ック電子部品と、この積層型セラミック電子部品を実装
する配線基板とを備えることを特徴としている。
【００４８】
【発明の実施の形態】図１は、この発明の一実施形態に
よる積層型セラミック電子部品３１を図解的に示す断面
図である。
【００４９】積層型セラミック電子部品３１は、積層さ
れた複数のセラミック層３２、３３、３４、３５および
３６をもって構成される積層体３７を備えている。この
積層体３７において、セラミック層３２〜３６の各厚み
は互いに同じではなく、セラミック層３２および３５の
各厚みが最も厚く、セラミック層３６は中間的な厚みを
有し、セラミック層３３および３４の各厚みは最も薄
い。
【００５０】また、セラミック層３２〜３６の特定のも
のに関連して種々の配線導体が設けられている。図１に
おいて図示した断面上に現れる配線導体としては、セラ
ミック層３２を貫通するように延びるビアホール導体３
８および３９と、セラミック層３３を貫通するように延
びるビアホール導体４０および４１と、セラミック層３
４を貫通するように延びるビアホール導体４２および４
３と、セラミック層３５を貫通するように延びるビアホ
ール導体４４および４５と、セラミック層３６を貫通す
るように延びるビアホール導体４６および４７とがあ
る。
【００５１】また、配線導体として、セラミック層３２
〜３６の主面に沿って延びる導体膜があり、導体膜とし
ては、積層体３７の内部に形成されるいくつかの内部導
体膜４８と、積層体３７の外表面上に形成されるいくつ
かの外部導体膜４９とがある。
【００５２】また、積層体３７上には、たとえばチップ
コンデンサのようなチップ状電子部品５０が搭載され
る。チップ状電子部品５０は、端子電極５１を備え、端
子電極５１をたとえば半田５２によって外部導体膜４９
に接合することによって、チップ状電子部品５０が積層
体３７上に表面実装される。なお、バンプ電極を介して
の接続、あるいはワイヤボンディングを介しての接続に
よる電子部品が、積層体３７上に搭載されてもよい。
【００５３】また、積層型セラミック電子部品３１は、
想像線で示す配線基板５３上に実装され、所望の電子装
置を構成するように用いられる。この配線基板５３への
実装のため、外部導体膜４９を介しての電気的接続が適
用される。
【００５４】この実施形態に係る積層型セラミック電子
部品３１は、ビアホール導体３８〜４７の各々の断面寸
法が互いに同じでないことを特徴としている。すなわ
ち、最も厚いセラミック層３２および３５において設け
られるビアホール導体３８、３９、４４および４５の各
断面寸法が最も大きく、中間的な厚みを有するセラミッ
ク層３６に設けられるビアホール導体４６および４７の
各断面寸法は中間的な大きさを有し、最も薄いセラミッ
ク層３３および３４に設けられるビアホール導体４０、
４１、４２および４３の各断面寸法は最も小さい。
【００５５】このような断面寸法の大きさの関係は、前
述の図８または図１０を参照して説明したように、貫通
孔１３の断面寸法がより大きくかつ高さ方向寸法がより
小さくなるほど、導電性ペースト１９の充填不足が生じ
やすく、この充填不足を生じにくくするためには、貫通
孔１３の断面寸法をより小さくかつ高さ方向寸法をより
大きくすることが有利である、との知見に基づいて決定
されたものである。
【００５６】図２には、１つのセラミック層５４を貫通
するように設けられたビアホール導体５５が断面図で示
されている。
【００５７】図２を参照して、ビアホール導体５５の高
さ方向寸法をＨ、径方向寸法をＤとしたとき、Ｈ／Ｄで
表わされるアスペクト比が大きいほど、上述した導電性
ペーストの充填後の欠落をより効果的に防止できる。し
かし、ビアホール導体５５の高さ方向寸法Ｈを大きくす
ることによって、アスペクト比Ｈ／Ｄを大きくすると、
ビアホール導体５５の形成のための貫通孔内への導電性
ペーストの充填が困難になる。そのため、ビアホール導
体５５の高さ方向寸法Ｈが小さいものについて、径方向
寸法Ｄを小さくすることによって、アスペクト比Ｈ／Ｄ
を大きくしようとすることが好ましい。図１に示したビ
アホール導体３８〜４７の各々の寸法は、このような思
想の下で設計されたものである。
【００５８】上述したビアホール導体５５の径方向寸法
Ｄは、ビアホール導体５５の断面形状が円形である場合
には、この円の直径の長さを指すものであるが、ビアホ
ール導体５５の断面形状が正方形である場合には、この
正方形の辺の長さを指し、ビアホール導体５５の断面形
状が長方形である場合には、この長方形の長辺の長さを
指すものである。
【００５９】また、図１において、ビアホール導体３８
〜４７の各々の断面寸法は、導電性ペーストの充填後の
欠落を防止するとともに、導電性ペーストの充填を困難
にしないようにする観点から選ばれたものであるので、
同じセラミック層を貫通するように延びる複数のビアホ
ール導体は、互いに同じ断面寸法を有するように設計さ
れる。たとえば、セラミック層３２に設けられるビアホ
ール導体３８とビアホール導体３９とは互いに同じ断面
寸法を有し、以下同様に、ビアホール導体４０とビアホ
ール導体４１、ビアホール導体４２とビアホール導体４
３、ビアホール導体４４とビアホール導体４５、ならび
にビアホール導体４６とビアホール導体４７は、それぞ
れ、互いに同じ断面寸法を有している。
【００６０】前述したアスペクト比Ｈ／Ｄの適正範囲に
関して、導電性ペーストの充填後の欠落の防止および導
電性ペーストの充填の容易性を考慮しながら調査した結
果、このアスペクト比Ｈ／Ｄは、０．１〜３．０の範囲
内に選ばれることが好ましい。
【００６１】たとえば、セラミック層（あるいはセラミ
ックグリーンシート）の厚みが１５μｍとすると、ビア
ホール導体の高さ方向寸法Ｈは同じく１５μｍとなる
が、ビアホール導体の径方向寸法Ｄは１５０μｍ以下に
選ぶことが好ましく、セラミック層（あるいはセラミッ
クグリーンシート）の厚みが１０μｍとすると、ビアホ
ール導体の径方向寸法Ｄは１００μｍ以下にすることが
好ましい。
【００６２】逆に言うと、ビアホール導体の径方向寸法
Ｄを２００μｍとすると、ビアホール導体の高さ方向寸
法Ｈすなわちセラミック層（あるいはセラミックグリー
ンシート）の厚みは２０〜６００μｍにすることが好ま
しい。
【００６３】なお、アスペクト比Ｈ／Ｄは、その適正値
に関して、上述したように、ある幅を有しているので、
すべてのセラミック層に関して、各厚み毎にビアホール
導体の径方向寸法Ｄを変える必要はなく、ビアホール導
体の変更は必要最小限に留める方が実用的である。
【００６４】図１に示した積層型セラミック電子部品３
１は、たとえば、次のようにして製造することができ
る。
【００６５】まず、キャリアフィルム上で、セラミック
層３２〜３６の各々となるべきセラミックグリーンシー
トが成形される。これらセラミックグリーンシートは、
それぞれ、セラミック層３２〜３６の各厚みに対応する
厚みを有している。次に、各セラミックグリーンシート
に、貫通孔が、ドリル、パンチまたはレーザ等を適用し
て設けられる。貫通孔は、それぞれ、ビアホール導体３
８〜４７を形成するためのものであり、その断面寸法
は、ビアホール導体３８〜４７の各々の断面寸法に対応
している。
【００６６】なお、次に実施される導電性ペーストを貫
通孔に充填する工程において、図７に示した方法が適用
される場合には、上述の貫通孔を設ける工程の前または
後にキャリアフィルムをセラミックグリーンシートから
剥離する工程が実施され、図９に示した方法が適用され
る場合には、セラミックグリーンシートは、キャリアフ
ィルムによって裏打ちされたままの状態で取り扱われ
る。
【００６７】次に、図７に示した方法または図９に示し
た方法を適用して、貫通孔に導電性ペーストが充填され
乾燥される。これによって、各貫通孔内にビアホール導
体３８〜４７がそれぞれ形成される。
【００６８】次に、セラミックグリーンシートの主面上
に、導電性ペーストを所望のパターンで付与し乾燥する
ことによって、導電性ペースト膜が形成される。導電性
ペースト膜は、内部導体膜４８または外部導体膜４９と
なるものである。
【００６９】次に、上述した複数のセラミックグリーン
シートを積層することによって、生の積層体が作製され
る。この生の積層体は、積層型セラミック電子部品３１
における積層体３７となるものである。
【００７０】なお、上述した貫通孔への導電性ペースト
の充填工程において図９に示した方法が適用される場合
には、このセラミックグリーンシートを積層する前の段
階で、キャリアフィルムをセラミックグリーンシートか
ら剥離することが行なわれる。
【００７１】次に、生の積層体が焼成され、それによっ
て、積層型セラミック電子部品３１のための積層体３７
が得られる。
【００７２】なお、図１に示した積層体３７の上面上に
位置する外部導体膜４９および下面上に位置する外部導
体膜４９のいずれか一方は、生の積層体を作製した後、
または焼結後の積層体３７を得た後に形成されてもよ
い。
【００７３】また、積層体３７を得た後、必要に応じ
て、積層体３７の外表面上に、印刷抵抗、電気絶縁膜お
よびレジスト膜等が形成され、また、外部導体膜４９上
に、めっきが施される。
【００７４】次に、積層体３７の上面上に、チップ状電
子部品５０が実装される。そして、このようにして得ら
れた積層型セラミック電子部品３１は、配線基板５３上
に実装され、所望の電子装置を構成するように用いられ
る。
【００７５】図３は、この発明の他の実施形態による積
層型セラミック電子部品３１ａを図解的に示す断面図で
ある。図３において、図１に示す要素に相当する要素に
は同様の参照符号を付し、重複する説明は省略する。
【００７６】図３に示した積層型セラミック電子部品３
１ａは、以下の点を除いて、図１に示した積層体３７と
実質的に同様の構造を有する積層体３７ａを備えてい
る。すなわち、積層体３７ａにおいては、その上面に外
部導体膜が形成されておらず、ビアホール導体３８およ
び３９の各々の露出する端面が、そのまま、搭載部品と
してのチップ状電子部品５６との接続のための端子とし
て用いられる。
【００７７】チップ状電子部品５６は、バンプ電極５７
を備え、これらバンプ電極５７がビアホール導体３８お
よび３９にそれぞれ接触した状態で電気的接続が達成さ
れる。
【００７８】上述のように、ビアホール導体３８および
３９の各々の露出する端面を、それぞれ、接続用端子と
して用いるにあたっては、ビアホール導体３８および３
９の各断面寸法が大きい方が、バンプ電極５７との間で
の位置合わせが容易になるという点で好ましい。この実
施形態では、最も厚いセラミック層３２に設けられるビ
アホール導体３８および３９が最も大きい断面寸法を有
していることになるので、ビアホール導体３８および３
９の各端面を接続用端子として用いるのに適していると
言うことができる。
【００７９】なお、図３に示したチップ状電子部品５６
に代えて、あるいは、これに加えて、図１に示したチッ
プ状電子部品５０のように半田付けによって表面実装さ
れる電子部品が、ビアホール導体３８および３９の露出
する各端面を接続用端子としながら、積層体３７ａ上に
搭載されても、あるいはワイヤボンディングを介して接
続される電子部品が、ビアホール導体３８および３９の
露出する各端面を接続用端子すなわちワイヤボンディン
グ用パッドとしながら、積層体３７上に搭載されてもよ
い。
【００８０】
【発明の効果】以上のように、この発明によれば、断面
寸法が互いに異なる第１および第２のビアホール導体を
含む構成とされているので、ビアホール導体を形成する
ための貫通孔への導電性ペーストの充填を能率的にしか
つ充填後の欠落を防止するといった観点からビアホール
導体の断面寸法を選ぶことができ、そのため、導電性ペ
ーストの充填不足を生じにくくすることができ、その結
果、電気的導通に対する信頼性を向上させることができ
る。
【００８１】また、上述したような導電性ペーストの充
填後の欠落が生じた場合には、この欠落を引き起こした
導電性ペーストが不所望な部分に付着して、電気的短絡
の問題を引き起こしたり、搭載部品の接続不良を引き起
こしたりする可能性があるが、この発明によれば、導電
性ペーストの充填後の欠落を生じにくくすることができ
るので、これらの不都合に遭遇しにくくすることができ
る。
【００８２】また、ビアホール導体のための導電性ペー
ストの充填不足が生じやすい場合には、このような充填
不足の有無の検査を綿密に行なわなければならないが、
この発明によれば、このような充填不足が生じにくいの
で、充填不足の有無の検査を省略または簡略化すること
ができる。
【００８３】この発明において、第１のセラミック層を
貫通するように延びる第１のビアホール導体の断面寸法
が、第１のセラミック層より厚みの薄い第２のセラミッ
ク層を貫通するように延びる第２のビアホール導体の断
面寸法より大きくされると、より好ましくは、すべての
ビアホール導体について、厚みのより厚いセラミック層
を貫通するように延びるビアホール導体の断面寸法が、
厚みのより薄いセラミック層を貫通するように延びるビ
アホール導体の断面寸法より大きくなるようにされる
と、ビアホール導体の高さ方向寸法と径方向寸法との関
係を決定するにあたって、前述した導電性ペーストの充
填不足をより生じにくくするといった観点から、この関
係を決定することが容易になり、したがって、導電性ペ
ーストの充填不足をより確実に防止できるようになる。
【００８４】また、上述した導電性ペーストの充填不足
の防止をより確実なものとするためには、ビアホール導
体の高さ方向寸法をＨ、同じく径方向寸法をＤとしたと
き、Ｈ／Ｄで表わされるアスペクト比が、０．１〜３．
０となるように選ばれることが好ましい。
【００８５】また、この発明によれば、複数のセラミッ
ク層の厚みを互いに異ならせ、それに応じてビアホール
導体の断面寸法を互いに異ならせることによって、上述
したように、導電性ペーストの充填不足を生じにくくす
ることができるので、複数のセラミック層を、互いに同
じ誘電率を有する誘電体から構成しながら、たとえば、
特定のセラミック層の厚みを薄くすることによって、そ
れに関連して設けられる、たとえばコンデンサを小型で
高い静電容量のものとすること容易になる。
【００８６】また、この場合、誘電率が互いに異なる複
数のセラミック層を混在させる必要がないため、セラミ
ック層を構成する材料の選択が容易になるとともに、積
層型セラミック電子部品に備える積層体を得るための焼
成工程での条件管理を簡易なものとすることができる。
【００８７】この発明に係る積層型セラミック電子部品
が電子装置を構成するために用いられたときには、積層
型セラミック電子部品が有する高信頼性が、電子装置に
対しても反映され、電子装置の信頼性を高めることがで
きる。
【図面の簡単な説明】
【図１】この発明の一実施形態による積層型セラミック
電子部品３１を図解的に示す断面図である。
【図２】ビアホール導体５５のアスペクト比Ｈ／Ｄを説
明するための図である。
【図３】この発明の他の実施形態による積層型セラミッ
ク電子部品３１ａを図解的に示す断面図である。
【図４】この発明の背景を説明するためのもので、積層
型セラミック電子部品の内部に形成されるコンデンサ１
を図解的に示す断面図である。
【図５】この発明の背景を説明するためのもので、積層
型セラミック電子部品の内部に設けられるトリプレート
構造４を図解的に示す断面図である。
【図６】この発明の背景を説明するためのもので、積層
型セラミック電子部品の内部に設けられる２つのコンデ
ンサ９および１０を図解的に示す断面図である。
【図７】この発明にとって興味ある、貫通孔１３への導
電性ペースト１９の充填工程を図解的に示す断面図であ
る。
【図８】この発明が解決しようとする課題を説明するた
めのもので、貫通孔１３内の導電性ペースト１９の一部
が多孔質シート１８側に付着した状態を示す断面図であ
る。
【図９】この発明にとって興味ある、貫通孔１３への導
電性ペースト１９の充填工程の他の例を図解的に示す断
面図である。
【図１０】この発明が解決しようとする課題を説明する
ためのもので、貫通孔１３内の導電性ペースト１９の一
部がキャリアフィルム２３側に付着した状態を示す断面
図である。
【符号の説明】
３１，３１ａ 積層型セラミック電子部品 ３２〜３６，５４ セラミック層 ３７，３７ａ 積層体 ３８〜４７，５５ ビアホール導体

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１のセラミック層および前記第１のセ
    ラミック層より厚みの薄い第２のセラミック層を含む複
    数の積層されたセラミック層をもって構成される積層体
    を備え、前記セラミック層の特定のものに関連して配線
    導体が設けられ、前記配線導体は、特定の前記セラミッ
    ク層を貫通するように延びるビアホール導体と前記セラ
    ミック層の主面に沿って延びる導体膜とを備える、積層
    型セラミック電子部品であって、 前記ビアホール導体は、断面寸法が互いに異なる第１お
    よび第２のビアホール導体を含む、積層型セラミック電
    子部品。
  2. 【請求項２】 前記第１のビアホール導体は、前記第１
    のセラミック層を貫通するように延び、前記第２のビア
    ホール導体は、前記第２のセラミック層を貫通するよう
    に延び、かつ、前記第１のビアホール導体の断面寸法
    は、前記第２のビアホール導体の断面寸法より大きい、
    請求項１に記載の積層型セラミック電子部品。
  3. 【請求項３】 すべての前記ビアホール導体について、
    厚みのより厚い前記セラミック層を貫通するように延び
    る前記ビアホール導体の断面寸法は、厚みのより薄い前
    記セラミック層を貫通するように延びる前記ビアホール
    導体の断面寸法より大きい、請求項２に記載の積層型セ
    ラミック電子部品。
  4. 【請求項４】 同じ前記セラミック層を貫通するように
    延びる複数の前記ビアホール導体は、互いに同じ断面寸
    法を有する、請求項１ないし３のいずれかに記載の積層
    型セラミック電子部品。
  5. 【請求項５】 前記ビアホール導体の高さ方向寸法を
    Ｈ、同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わさ
    れるアスペクト比が、０．１〜３．０となるように選ば
    れる、請求項１ないし４のいずれかに記載の積層型セラ
    ミック電子部品。
  6. 【請求項６】 複数の前記セラミック層は、互いに同じ
    誘電率を有する、請求項１ないし５のいずれかに記載の
    積層型セラミック電子部品。
  7. 【請求項７】 第１のセラミックグリーンシートおよび
    前記第１のセラミックグリーンシートより厚みの薄い第
    ２のセラミックグリーンシートを含む複数のセラミック
    グリーンシートを用意する工程と、 少なくとも前記第１および第２のセラミックグリーンシ
    ートの各々を貫通するように貫通孔を設ける工程と、 前記貫通孔内にビアホール導体を形成するため、導電性
    ペーストを前記貫通孔に充填する工程と、 前記第１および第２のセラミックグリーンシートを含む
    複数のセラミックグリーンシートを積層することによっ
    て生の積層体を得る工程と、 前記生の積層体を焼成する工程とを備え、 前記貫通孔を設ける工程において、前記第１のセラミッ
    クグリーンシートに設けられる第１の貫通孔の断面寸法
    は、前記第２のセラミックグリーンシートに設けられる
    第２の貫通孔の断面寸法より大きくされる、積層型セラ
    ミック電子部品の製造方法。
  8. 【請求項８】 請求項１ないし６のいずれかに記載の積
    層型セラミック電子部品と、前記積層型セラミック電子
    部品を実装する配線基板とを備える、電子装置。
JP2000149327A 2000-05-22 2000-05-22 積層型セラミック電子部品およびその製造方法ならびに電子装置 Pending JP2001332859A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000149327A JP2001332859A (ja) 2000-05-22 2000-05-22 積層型セラミック電子部品およびその製造方法ならびに電子装置
US09/836,081 US6974916B2 (en) 2000-05-22 2001-04-17 Laminated ceramic electronic component having via-hole conductors with different sectional sizes
DE60111302T DE60111302T2 (de) 2000-05-22 2001-04-27 Laminiertes elektronisches Bauteil, Verfahren zur Herstellung und elektronische Einrichtung
EP01110468A EP1158844B1 (en) 2000-05-22 2001-04-27 Laminated ceramic electronic component, production method therefor, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000149327A JP2001332859A (ja) 2000-05-22 2000-05-22 積層型セラミック電子部品およびその製造方法ならびに電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005001251A Division JP2005175504A (ja) 2005-01-06 2005-01-06 積層型セラミック電子部品およびその製造方法ならびに電子装置

Publications (1)

Publication Number Publication Date
JP2001332859A true JP2001332859A (ja) 2001-11-30

Family

ID=18655199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000149327A Pending JP2001332859A (ja) 2000-05-22 2000-05-22 積層型セラミック電子部品およびその製造方法ならびに電子装置

Country Status (4)

Country Link
US (1) US6974916B2 (ja)
EP (1) EP1158844B1 (ja)
JP (1) JP2001332859A (ja)
DE (1) DE60111302T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141614B2 (en) 2001-10-30 2006-11-28 Kaneka Corporation Photosensitive resin composition and photosensitive films and laminates made by using the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
TWI237120B (en) * 2002-10-09 2005-08-01 Advanced Semiconductor Eng Impedance standard substrate and method for calibrating vector network analyzer
US20050124197A1 (en) * 2003-12-04 2005-06-09 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
US7323887B2 (en) * 2005-04-01 2008-01-29 Rosemount Analytical Inc. Conductivity sensor and manufacturing method therefor
US20080297179A1 (en) * 2007-05-29 2008-12-04 Chang-Dong Feng Multilayer manufacturing for conductivity sensor
JP5133047B2 (ja) * 2007-12-28 2013-01-30 太陽誘電株式会社 電子部品の製造方法
JP5201983B2 (ja) * 2007-12-28 2013-06-05 富士通株式会社 電子部品
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
WO2017130462A1 (ja) * 2016-01-27 2017-08-03 株式会社村田製作所 インダクタ部品およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US3922479A (en) * 1971-09-15 1975-11-25 Bunker Ramo Coaxial circuit construction and method of making
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JPS61148847A (ja) 1984-12-21 1986-07-07 Fujitsu Ltd 半導体装置
JPH088417B2 (ja) 1988-11-17 1996-01-29 イビデン株式会社 多層プリント配線板
JPH02148889A (ja) 1988-11-30 1990-06-07 Toshiba Corp セラミックス多層基板
US5061824A (en) * 1989-08-23 1991-10-29 Ncr Corporation Backpanel having multiple logic family signal layers
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP2996510B2 (ja) 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH06268369A (ja) 1993-03-10 1994-09-22 Asahi Glass Co Ltd ビアホールの充填方法
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
JP2715911B2 (ja) 1994-07-06 1998-02-18 日本電気株式会社 多層配線セラミック基板及びその製造方法
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
EP1083600B1 (en) * 1994-08-19 2007-02-14 Hitachi, Ltd. Multilayered circuit substrate
US5719749A (en) 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
EP0804806A1 (en) 1994-12-22 1997-11-05 Benedict G. Pace Device for superheating steam
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141614B2 (en) 2001-10-30 2006-11-28 Kaneka Corporation Photosensitive resin composition and photosensitive films and laminates made by using the same

Also Published As

Publication number Publication date
DE60111302D1 (de) 2005-07-14
EP1158844A2 (en) 2001-11-28
US20030030985A1 (en) 2003-02-13
US6974916B2 (en) 2005-12-13
EP1158844B1 (en) 2005-06-08
DE60111302T2 (de) 2006-05-11
EP1158844A3 (en) 2003-10-15

Similar Documents

Publication Publication Date Title
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7358591B2 (en) Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
KR102502977B1 (ko) 칩형 전자부품 및 전자부품의 실장 구조체
JP2007116177A (ja) 電力コアデバイスおよびその製造方法
JP2004228190A (ja) 積層体付き金属箔およびそれを用いた受動素子内蔵基板の製造方法
JP2001332859A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2004063664A (ja) キャビティ付き多層セラミック基板
JP2002015939A (ja) 積層型電子部品およびその製法
JP3994936B2 (ja) 積層型セラミック電子部品およびその製造方法
US20010026435A1 (en) Monolithic ceramic electronic component, method for manufacturing same, and electronic device including same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP3398351B2 (ja) コンデンサ内蔵型配線基板
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JP3956703B2 (ja) 積層型セラミック電子部品の製造方法
JP5977006B2 (ja) コンデンサ及びその製造方法
JP4370663B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2005175504A (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2005311156A (ja) コンデンサを内蔵したセラミック多層基板
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2001126956A (ja) 貫通型コンデンサ
JP2003347160A (ja) 多連型コンデンサ
JP2002344346A (ja) 移動体通信機器用モジュール
JP2008288225A (ja) コンデンサ、コンデンサの製造方法、コンデンサ内蔵基板、およびコンデンサ内蔵基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207