JP5133047B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP5133047B2
JP5133047B2 JP2007340037A JP2007340037A JP5133047B2 JP 5133047 B2 JP5133047 B2 JP 5133047B2 JP 2007340037 A JP2007340037 A JP 2007340037A JP 2007340037 A JP2007340037 A JP 2007340037A JP 5133047 B2 JP5133047 B2 JP 5133047B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
oxide film
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007340037A
Other languages
English (en)
Other versions
JP2009164219A (ja
Inventor
岳雄 高橋
シヤオユウ ミイ
剛 横山
知史 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Ltd
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Taiyo Yuden Co Ltd filed Critical Fujitsu Ltd
Priority to JP2007340037A priority Critical patent/JP5133047B2/ja
Priority to US12/343,935 priority patent/US8221962B2/en
Publication of JP2009164219A publication Critical patent/JP2009164219A/ja
Application granted granted Critical
Publication of JP5133047B2 publication Critical patent/JP5133047B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Description

本発明は電子部品の製造方法に関し、特に多層セラミック基板上に受動素子が設けられた電子部品の製造方法に関する。
高周波回路の位相整合等を行う場合、インダクタやキャパシタが用いられる。例えば、携帯電話やワイヤレスＬＡＮ（Local Area Network)等のＲＦ（Radio frequency)システムにおいては、システム自体の小型化、低コスト化、高性能化の要求により、同様に搭載されるデバイスにも同様の要求は求められている。この要求を満たすため、受動素子を集積化した集積型受動素子等の電子部品が用いられる。
これらの要求を満たす手法の１つとしてＬＴＣＣ（low temperature co-fired ceramic)技術を利用し、多層セラミック基板内に受動素子を内蔵する集積型受動素子が開発されている。また、多層セラミック基板上に受動素子が形成された集積化受動素子が開発されている。しかし、セラミック基板の比誘電率は石英基板と比較しても大きいため、例えばインダクタのＱ値が低下し、高Ｑ値受動素子が作製できないという課題がある。
特許文献１および特許文献２には、セラミック基板上にコーティング層を設け、コーティング層上に受動素子を形成する技術が開示されている。
特開２００７−１２３４６８号公報 特開２００７−３１２４２号公報
多層セラミック基板上にインダクタ等の受動素子を形成する場合、多層セラミック基板の比誘電率より小さい比誘電率を有する絶縁膜上に受動素子を形成する。これにより、受動素子の誘電損失を抑制することができる。受動素子を形成する製造工程中においては、多層セラミック基板が例えば２００℃から３００℃の高温となるため、耐熱性の低いＰＢＯ（Polybenzoxazole）、ＢＣＢ（Benzocyclobutene）等の樹脂系の絶縁膜を用いることは好ましくない。絶縁膜としては、耐熱性の高い酸化膜が好ましい。貫通電極と受動素子を電気的に接続するためには、酸化膜に開口部を設けることとなる。酸化膜に開口部を設ける方法は、フッ素系のガス（例えばＨＦ、ＣＦ４等）を用いたドライエッチング法またはフッ化水素を含有する溶液を用いたウェットエッチング法が一般的である。しかしながら、ドライエッチング法ではエッチング速度が遅いという課題があり、ウェットエッチングではフッ素やフッ化水素を含有するエッチャントを用いると、酸化膜だけではなく、多層セラミック基板のセラミックも溶解するという課題がある。受動素子の誘電損失を低減するためには、酸化膜は厚いことが好ましい。しかし、酸化膜が厚いと、ドライエッチング法ではエッチング時間が長くなり、ウェットエッチング法ではサイドエッチングにより、多層セラミック基板がより溶解され易くなるという課題がある。
本発明は、上記課題に鑑みなされたものであり、貫通電極を有する多層セラミック基板上に受動素子を形成する電子部品の製造方法において、多層セラミック基板上に形成された絶縁膜に開口部を形成する際に多層セラミック基板が溶解することを抑制すること、および多層セラミック基板と受動素子との距離を離すことを目的とする。
本発明は、貫通電極を有する多層セラミック基板上に比誘電率が前記多層セラミック基板より小さい感光性ＳＯＧ酸化膜を形成する工程と、前記貫通電極の上面が露出するように、前記感光性ＳＯＧ酸化膜に露光現像を行うことにより開口部を形成する工程と、前記開口部を介し前記貫通電極と接続するインダクタを前記感光性ＳＯＧ酸化膜を挟んで前記多層セラミック基板上に形成する工程と、を有することを特徴とする電子部品の製造方法である。本発明によれば、感光性ＳＯＧ酸化膜に露光現像することにより開口部を形成するため、エッチングを使用し開口部を形成する工程において、多層セラミック基板が溶解することを抑制することができる。
上記構成において、前記多層セラミック基板は金属酸化物からなる構成とすることができる。また、上記構成において、前記インダクタは、スパイラル状のインダクタである構成とすることができる。
上記構成において、前記セラミック基板の下面に別の感光性ＳＯＧ酸化膜を形成する工程と、前記貫通電極の下面が露出するように、前記別の感光性ＳＯＧ酸化膜に開口部を形成する工程と、を有する構成とすることができる。この構成によれば、感光性ＳＯＧ酸化膜により多層セラミック基板に発生する応力を抑制することができる。
上記構成において、前記感光性ＳＯＧ酸化膜上にスパイラル状の第１コイルを形成する工程と、前記第１コイル上方に空隙を介し離間してスパイラル状の第２コイルを形成する工程と、を具備する構成とすることができる。
本発明によれば、感光性ＳＯＧ酸化膜に露光現像することにより開口部を形成するため、開口部を形成する工程において、多層セラミック基板が溶解することを抑制することができる。
まず、図１（ａ）から図６を用い多層セラミック基板の製造方法について説明する。図１（ａ）および図１（ｂ）を参照に、例えば、アルミナ（Ａｌ２Ｏ３）、シリコン酸化物（ＳｉＯ２）、チタン酸化物（ＴｉＯ２）またはカルシウム酸化物（ＣａＯ）等の金属酸化物からなるグリーシート１０を成形し、所望の形状に切断する。図２（ａ）および図２（ｂ）を参照に、シート１０にパンチングを行い貫通孔１１を形成する。図３（ａ）および図３（ｂ）を参照に、貫通孔１１内に例えばＡｇ、ＡｕまたはＣｕ等の金属を埋め込む。これにより、貫通電極１２が形成される。図４（ａ）および図４（ｂ）を参照に、シート１０表面に例えばＡｇ、ＡｕまたはＣｕ等からなる金属配線１３を形成する。図５（ａ）および図５（ｂ）を参照に、このようにして形成された複数のシート１０ａから１０ｃを積層する。例えば、図５（ｂ）では、シート１０ａの貫通電極１２ａとシート１０ｂの貫通電極１２ｂとが連通するように積層されている。積層されたシート１０ａから１０ｃをさらに所望の形状に整形することもできる。例えば、その後の受動素子を形成しやすいように、ウエハ形状とすることもできる。
図６を参照に、積層されたシート１０ａから１０ｂを焼成し、多層セラミック基板２０を形成する。さらに、多層セラミック基板２０の厚さや表面粗さを所望の値とするため、多層セラミック基板２０表面を遊離砥粒または固定砥粒を用い研磨する。焼成の際シート１０ａから１０ｃが収縮するため、貫通電極の上面が突出する。さらに研磨の際シート１０ａは研磨され易いが金属からなる貫通電極は研磨されにくいため、貫通電極１２ａはさらに突出する。このように、貫通電極の上面は、多層セラミック基板２０の上面より高くなる。貫通電極１２ａのシート１０ａの表面からの突出量ｔ１は、例えば０．５μｍ〜１０μｍ程度となる。
図７（ａ）から図９（ｄ）を参照に、実施例１に係る集積化受動素子の製造方法について説明する。図７（ａ）を参照に、図１（ａ）から図６を用いて説明した方法により多層セラミック基板２０を作製する。多層セラミック基板２０には、貫通電極１２および内部配線１６が設けられている。
図７（ｂ）を参照に、貫通電極１２の表面上に無電解めっき法を用い多層セラミック基板２０側から例えば膜厚が１μｍから３μｍのＮｉ膜および０．１μｍから３μｍのＡｕ膜からなる保護膜２２および２４を形成する。保護膜２２および２４のＡｕ膜とＮｉ膜との間に、膜厚が例えば０．１μｍから０．３μｍのＰｄ膜を設けてもよい。保護膜２２および２４は貫通電極１２の表面を保護する機能を有し、接続端子と貫通電極１２の原子が相互に拡散することを抑制する。
図７（ｃ）を参照に、多層セラミック基板２０上面に感光性ＳＯＧ（spin on glass)をスピンコートする。感光性ＳＯＧとしては例えばSliecs社製ＸＣ３３８０ｉを用いる。感光性ＳＯＧ酸化膜２６の形成は、スピンコート法以外にも、浸漬法を用いてもよい。スピンコートは複数回行い、ＳＯＧの膜厚を所望の値としてもよい。例えば１２０℃で熱処理を行う。図７（ｄ）を参照に、露光現像することにより、貫通電極１２の上面が露出するように感光性ＳＯＧ酸化膜２６の開口部２５を形成する。例えば２５０℃でキュアを行う。以上により、開口部２５を有する感光性ＳＯＧ酸化膜２６が形成される。
図８（ａ）を参照に、感光性ＳＯＧ酸化膜２６上に金属層３０を形成する。金属層３０は、例えば膜厚が２０ｎｍのＴｉ膜、膜厚が１０００ｎｍのＡｕ膜および膜厚が２０ｎｍのＴｉ膜からなる。Ａｕ膜はＣｕ膜でもよい。また、金属層３０は、下から膜厚が２０ｎｍのＴｉ膜、膜厚が８００ｎｍのＣｕ膜、膜厚が２００ｎｍのＴｉ膜および膜厚が２０ｎｍのＡｕ膜でもよい。電気抵抗低減のため、金属層３０はＡｌ、ＡｕおよびＣｕ膜を主な膜として含むことが好ましい。図８（ｂ）を参照に、金属層３０の所定領域を例えばイオンミリング法を用い除去する。これにより、金属層３０からキャパシタの下部電極４１が形成される。
図９（ａ）を参照に、下部電極４１上に誘電体膜４２を形成する。誘電体膜４２は、例えばスパッタ法やＰＥＣＶＤ（Plasma enhanced chemical vapor deposition）を用い形成され、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３またはＴａ２Ｏ３膜を用いることができる。誘電体膜４２の膜厚としては例えば１９５ｎｍから５００ｎｍとすることができる。
図９（ｂ）を参照に、感光性ＳＯＧ酸化膜２６および金属層３０上に例えば膜厚が５０ｎｍのＴｉ膜および膜厚が２００ｎｍのＡｕ膜、または膜厚が５０ｎｍのＴｉ膜および膜厚が２００ｎｍのＣｕ膜からなるシード層（不図示）を形成する。シード層上の所定領域に電解めっき法を用い例えば膜厚が１０μｍのＣｕからなるめっき層１８４を形成する。めっき層１８４をマスクにシード層を除去する。以上により、めっき層１８４から上部電極４３が形成される。下部電極４１、誘電体膜４２および上部電極４３によりキャパシタ４０が形成される。めっき層１８４よりインダクタ５０のコイルが形成される。さらに、めっき層１８４より、接続端子の下部層が形成される。
図９（ｃ）を参照に、めっき層１８４を覆うように多層セラミック基板２０上に低誘電体膜６０を形成する。低誘電体膜６０としては、ＰＢＯ、ＢＣＢ等を用いることができる。
図９（ｄ）を参照に、低誘電体膜６０の所定領域を除去し、上部めっき層を形成すべきめっき層１８４の上面を露出させる。めっき層１８４に接するように電解めっき法を用い例えば膜厚が１０μｍのＣｕからなるめっき層１８６を形成する。なお、めっき層１８６を形成する際、図９（ａ）においての説明と同様に、シード層を用いるが説明を省略する。めっき層１８６上に例えばＡｕ膜およびＮｉ膜からなるパッド層１９３を形成する。貫通電極１２上には、めっき層１８４、１８６およびパッド層１９３からなる接続端子９２が形成される。以上により、多層セラミック基板２０を用いた集積化受動素子が完成する。
図１０は、集積化受動素子上にチップをフリップチップした図であり、図７（ａ）から図９（ｄ）とは別の断面図である。キャパシタやインダクタ等の受動素子は図示していない。図１０を参照に、接続端子９２上には、半田やＡｕ等の金属からなるバンプ１９４を形成する。バンプ１９４を用い、表面弾性波フィルタまたはＩＣ等の電子素子が形成されたチップ１９９を接続端子９２上にフリップチップ実装する。以上により実施例１に係る電子部品が完成する。
実施例１によれば、図７（ｃ）のように、多層セラミック基板２０上に感光性ＳＯＧ酸化膜２６を形成する。図７（ｄ）のように、貫通電極１２の上面が露出するように感光性ＳＯＧ酸化膜２６に開口部２５を形成する。図９（ｄ）のように、インダクタ５０およびキャパシタ４０は、感光性ＳＯＧ酸化膜２６の開口部２５を介し貫通電極１２と接続される。
このように、感光性ＳＯＧ酸化膜２６を用いることにより、フッ素やフッ化水素を含有するエッチャントを用い開口部を形成しなくともよい。よって、フッ素やフッ化水素を含有するエッチャントによる多層セラミック基板２０やＳＯＧ酸化膜の溶解を抑制することができる。受動素子の誘電損失を抑制するためには、酸化膜の膜厚は厚いことが好ましい。例えば０．５μｍ以上であることが好ましい。このような厚い酸化膜にも、多層セラミック基板２０が溶解することなく容易に開口部２５を形成することができる。また、ＳＯＧ酸化膜の比誘電率は約２．５から４であり、多層セラミック基板２０の比誘電率は約７から１２である。よって、受動素子の損失を低減することができる。
また、多層セラミック基板２０が金属酸化物からなる場合、開口部２５を形成する工程としてエッチングを行うと、酸化膜がエッチングされるエッチャントにより多層セラミック基板２０の上面が溶解してしまう。よって、多層セラミック基板２０上に形成する酸化膜として感光性ＳＯＧ酸化膜２６を用いることが好ましい。
さらに、受動素子がインダクタの場合、インダクタはより誘導損失の影響を受ける。よって、受動素子がインダクタの場合、多層セラミック基板２０上に酸化膜を設けることがより有効である。
図１１のように、多層セラミック基板２０の下面に別の感光性ＳＯＧ酸化膜２８を形成し、貫通電極１２の下面が露出するように、別の感光性ＳＯＧ酸化膜２８に開口部２７を形成してもよい。多層セラミック基板２０は貫通電極１２や内部配線１６を有しているため応力のアンバランスが生じ反り易く、このような多層セラミック基板２０上に、受動素子の誘導損失を抑制できる程度の膜厚を有する感光性ＳＯＧ酸化膜２６を形成すると、多層セラミック基板２０が大きく反ってしまう。図１１のように、多層セラミック基板２０の両面に感光性ＳＯＧ酸化膜２６および２８を形成することにより、感光性ＳＯＧ酸化膜２６および２８に起因する応力を補償することができる。よって、多層セラミック基板２０の反りを抑制することができる。
実施例２は、受動素子として、２個のコイルが空隙を介し積層されたインダクタを有する例である。図１２は実施例２に係る集積化受動素子の斜視図、図１３は上面図（第１コイル１１１、１２１は不図示）である。図１２および図１３を参照に、多層セラミック基板２０上に形成された感光性ＳＯＧ酸化膜２６上に、第１コイル１１１および第２コイル１１２からなるインダクタ１１０並びに第１コイル１２１および第２コイル１２２からなるインダクタ１２０が形成されている。インダクタ１１０の第１コイル１１１および第２コイル１１２の内端（最内周の終端）は接続部１６５により互いに電気的に接続され、第１コイル１１１は外端（最外周の終端）で配線１５２に接続され、第２コイル１１２は外端で接続部１６０を介し配線１５１に電気的に接続されている。
インダクタ１２０の第１コイル１２１および第２コイル１２２の内端は接続部１７５により互いに接続され、第１コイル１２１は外端で配線１５４に接続され、第２コイル１２２は外端で接続部１７０を介し配線１５３に接続されている。配線１５１から１５４は多層セラミック基板２０上に形成された感光性ＳＯＧ酸化膜２６上に形成され、接続端子１３１から１３４に接続されている。接続端子１３２と１３３とは配線１５７で接続されている。接続端子１３１と１３４の間には、下部電極１４１、誘電体膜１４２および上部電極１４３からなるキャパシタ１４０が接続されている。上部電極１４３と配線１５１とは上部の配線１５６で接続されている。接続端子１３１を入力、接続端子１３４を出力、接続端子１３２および１３３を接地することにより、集積化受動素子１００は、接続端子１３１と１３４間にπ型Ｌ−Ｃ−Ｌ回路を構成する。
次に、図１４（ａ）から図１４（ｄ）を用い、実施例２に係る集積化受動素子の製造方法について説明する。図１４（ａ）から図１４（ｄ）は図１３のＡ−Ａ断面に相当する断面模式図である。なお、図１４（ａ）から図１４（ｄ）はチップと多層セラミック基板との機械的接続を強化するための接続端子１９８を図示しているが、図１２および図１３には図示していない。
図１４（ａ）を参照に、実施例１の図８（ｃ）までの工程を行う。なお、金属層３０を金属層１８０として図示し、キャパシタの下部電極４１を下部電極１４１として図示している。図９（ａ）と同様に、キャパシタ用の誘電体膜１４２を形成する。
図１４（ｂ）を参照に、電解めっき用の種層（不図示）を形成する。めっきを行う開口部を有するフォトレジスト２００を形成する。開口部内に電解めっきを行い、例えば膜厚が１０μｍのＣｕからなるめっき層１８４を形成する。これにより、めっき層１８４から、第１コイル１２１、上部電極１４３、配線１５３、１５４および接続端子の下部が形成される。下部電極１４１、誘電体膜１４２および上部電極１４３からＭＩＭキャパシタ１４０が形成される。
図１４（ｃ）を参照に、フォトレジスト２００を除去する。めっきを行う開口部を有するフォトレジスト２０２を形成する。開口部内に電解めっきを行い、例えば膜厚が１０μｍのＣｕからなるめっき層１８６を形成する。これにより、めっき層１８６から、支柱部１７４、１７６および接続端子の中間部が形成される。
図１４（ｄ）を参照に、フォトレジスト２０２を除去する。犠牲層フォトレジスト２０４を塗布する。犠牲層フォトレジスト２０４の上面は、支柱部１７４および１７６の上面とほぼ平面とする。犠牲層フォトレジスト２０４上全面に電解めっき用の種層（不図示）を形成する。種層上にめっきを行う開口部を有するフォトレジスト２０６を形成する。開口部内に電解めっきを行い、例えば膜厚が１０μｍのＣｕからなるめっき層１８８を形成する。これにより、めっき層１８８から、第２コイル１２２、配線１５６およびパッドの上部が形成される。めっき層１８４、１８６および１８８から接続部１７０および接続部１７５が形成される。
図１５（ａ）を参照に、開口部を有するフォトレジスト２０８を形成する。めっき層１８８上に、Ｎｉ層１９０およびＡｕ層１９２を形成する。図１５（ｂ）を参照に、フォトレジスト２０８、種層（不図示）、フォトレジスト２０６および犠牲層フォトレジスト２０４を除去する。金属層１８０、めっき層１８４、１８６、１８８、Ｎｉ層１９０およびＡｕ層１９２から接続端子１３１、１３３、１９８が形成される。以上により、実施例２に係る集積化受動素子が形成される。
図１５（ｃ）を参照に、チップ１９９の実装方法について説明する。図１５（ｃ）を参照に、接続端子１３１、１３３および１９８上に、チップ１９９をバンプ１９４を用いフリップチップ実装する。
図１６は、チップ１９９をフリップチップ実装した実施例２に係る集積化受動素子の図１３のＢ−Ｂ断面に相当する断面図である。図１６を参照に、接続端子１３２および１３３上にチップ１９９がフリップチップ実装されている。
実施例２のように、感光性ＳＯＧ酸化膜２６上に設けられたスパイラル状の第１コイル１１１および１２１と、第１コイル１１１および１２１上方に空隙を介し離間して設けられたスパイラル状の第２コイル１１２および１２２と、を有するインダクタが形成された集積化受動素子に本発明を適用することもできる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）および図１（ｂ）は積層セラミック基板の製造方法示す図（その１）であり、図１（ａ）は上面図、図１（ｂ）は断面図である。 図２（ａ）および図２（ｂ）は積層セラミック基板の製造方法示す図（その２）であり、図２（ａ）は上面図、図２（ｂ）は断面図である。 図３（ａ）および図３（ｂ）は積層セラミック基板の製造方法示す図（その３）であり、図３（ａ）は上面図、図３（ｂ）は断面図である。 図４（ａ）および図４（ｂ）は積層セラミック基板の製造方法示す図（その４）であり、図４（ａ）は上面図、図４（ｂ）は断面図である。 図５（ａ）および図５（ｂ）は積層セラミック基板の製造方法示す図（その５）であり、図５（ａ）は上面図、図５（ｂ）は断面図である。 図６は積層セラミック基板の製造方法示す図（その６）である。 図７（ａ）から図７（ｄ）は実施例１に係る集積化受動素子の製造方法を示す断面図（その１）である。 図８（ａ）および図８（ｂ）は実施例１に係る集積化受動素子の製造方法を示す断面図（その２）である。 図９（ａ）から図９（ｄ）は実施例１に係る集積化受動素子の製造方法を示す断面図（その３）である。 図１０は実施例１に係る集積化受動素子にチップを実装した図である。 図１１は多層セラミック基板の下面にも感光性ＳＯＧ酸化膜を形成した図である。 図１２は実施例２に係る集積化受動素子の斜視図である。 図１３は実施例２に係る集積化受動素子の上面図である。 図１４（ａ）から図１４（ｄ）は実施例２に係る集積化受動素子の製造方法を示す断面図（その１）である。 図１５（ａ）から図１５（ｃ）は実施例２に係る集積化受動素子の製造方法を示す断面図（その２）である。 図１６は実施例２に係る集積化受動素子にチップを実装した図である。
符号の説明
１０ シート
１２ 貫通電極
２０ 多層セラミック基板
２２、３２ 保護膜
２６ 感光性ＳＯＧ酸化膜
２８ 別の感光性ＳＯＧ酸化膜
４０、１４０ キャパシタ
５０、１１０、１２０ インダクタ

Claims (5)

  1. 貫通電極を有する多層セラミック基板上に比誘電率が前記多層セラミック基板より小さい感光性ＳＯＧ酸化膜を形成する工程と、
    前記貫通電極の上面が露出するように、前記感光性ＳＯＧ酸化膜に露光現像を行うことにより開口部を形成する工程と、
    前記開口部を介し前記貫通電極と接続するインダクタを前記感光性ＳＯＧ酸化膜を挟んで前記多層セラミック基板上に形成する工程と、
    を有することを特徴とする電子部品の製造方法。
  2. 前記多層セラミック基板は金属酸化物からなることを特徴とする請求項１記載の電子部品の製造方法。
  3. 前記インダクタは、スパイラル状のインダクタであることを特徴とする請求項１または２記載の電子部品の製造方法。
  4. 前記セラミック基板の下面に別の感光性ＳＯＧ酸化膜を形成する工程と、
    前記貫通電極の下面が露出するように、前記別の感光性ＳＯＧ酸化膜に開口部を形成する工程と、
    を有することを特徴とする請求項１から３のいずれか一項記載の電子部品の製造方法。
  5. 前記感光性ＳＯＧ酸化膜上にスパイラル状の第１コイルを形成する工程と、
    前記第１コイル上方に空隙を介し離間してスパイラル状の第２コイルを形成する工程と、を具備することを特徴とする請求項１から４のいずれか一項記載の電子部品の製造方法。
JP2007340037A 2007-12-28 2007-12-28 電子部品の製造方法 Expired - Fee Related JP5133047B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007340037A JP5133047B2 (ja) 2007-12-28 2007-12-28 電子部品の製造方法
US12/343,935 US8221962B2 (en) 2007-12-28 2008-12-24 Method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007340037A JP5133047B2 (ja) 2007-12-28 2007-12-28 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2009164219A JP2009164219A (ja) 2009-07-23
JP5133047B2 true JP5133047B2 (ja) 2013-01-30

Family

ID=40798883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007340037A Expired - Fee Related JP5133047B2 (ja) 2007-12-28 2007-12-28 電子部品の製造方法

Country Status (2)

Country Link
US (1) US8221962B2 (ja)
JP (1) JP5133047B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221983A (ja) * 2011-04-04 2012-11-12 Murata Mfg Co Ltd セラミック基板
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
EP3920200A1 (en) 2014-05-05 2021-12-08 3D Glass Solutions, Inc. 2d and 3d inductors antenna and transformers fabricating photoactive substrates
CN105742251B (zh) * 2014-12-09 2019-10-18 联华电子股份有限公司 具有电感和金属-绝缘层-金属电容的结构
JP7071609B2 (ja) 2016-02-25 2022-05-19 スリーディー グラス ソリューションズ，インク ３ｄキャパシタ、及び光活性基板を作製するキャパシタアレイ
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US11101532B2 (en) 2017-04-28 2021-08-24 3D Glass Solutions, Inc. RF circulator
CA3067812C (en) 2017-07-07 2023-03-14 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates
CA3084818C (en) 2017-12-15 2023-01-17 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
KR102600200B1 (ko) 2018-01-04 2023-11-10 3디 글래스 솔루션즈 인코포레이티드 고효율 ｒｆ 회로들을 위한 임피던스 정합 도전성 구조
EP3643148A4 (en) 2018-04-10 2021-03-31 3D Glass Solutions, Inc. RF INTEGRATED POWER STATE CAPACITOR
WO2019231947A1 (en) 2018-05-29 2019-12-05 3D Glass Solutions, Inc. Low insertion loss rf transmission line
CA3112608C (en) 2018-09-17 2021-12-28 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
JP7266996B2 (ja) 2018-11-20 2023-05-01 太陽誘電株式会社 インダクタ、フィルタおよびマルチプレクサ
CA3107810A1 (en) 2018-12-28 2020-07-02 3D Glass Solutions, Inc. Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates
AU2019416327B2 (en) 2018-12-28 2021-12-09 3D Glass Solutions, Inc. Annular capacitor RF, microwave and MM wave systems
WO2020206323A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
US11373908B2 (en) 2019-04-18 2022-06-28 3D Glass Solutions, Inc. High efficiency die dicing and release
WO2021211855A1 (en) 2020-04-17 2021-10-21 3D Glass Solutions, Inc. Broadband inductor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299394A (ja) * 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd 印刷配線板
JPH0461264A (ja) 1990-06-29 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> Ｌｃ複合素子
JPH06283846A (ja) * 1993-03-24 1994-10-07 Ngk Spark Plug Co Ltd ビア付き配線基板及びその製造方法
US5370766A (en) 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5743998A (en) * 1995-04-19 1998-04-28 Park Scientific Instruments Process for transferring microminiature patterns using spin-on glass resist media
US5891606A (en) * 1996-10-07 1999-04-06 Motorola, Inc. Method for forming a high-density circuit structure with interlayer electrical connections method for forming
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2002033560A (ja) * 2000-07-17 2002-01-31 Alps Electric Co Ltd 電子回路基板の製造方法
JP2003287875A (ja) * 2002-01-24 2003-10-10 Hitachi Ltd マスクの製造方法および半導体集積回路装置の製造方法
US6856499B2 (en) 2003-03-28 2005-02-15 Northrop Gurmman Corporation MEMS variable inductor and capacitor
JPWO2005048667A1 (ja) * 2003-11-14 2007-11-29 株式会社村田製作所 導電性ペーストおよび多層セラミック基板
JP4762531B2 (ja) 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
JP2007031242A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法
JP4707056B2 (ja) 2005-08-31 2011-06-22 富士通株式会社 集積型電子部品および集積型電子部品製造方法
JP4872306B2 (ja) 2005-10-27 2012-02-08 Ｔｄｋ株式会社 薄膜電子部品用基板の製造方法及びそれを用いた薄膜電子部品の製造方法
JP2007149827A (ja) * 2005-11-25 2007-06-14 Fujitsu Ltd 電子部品製造方法および電子部品

Also Published As

Publication number Publication date
US8221962B2 (en) 2012-07-17
US20090170032A1 (en) 2009-07-02
JP2009164219A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
JP5133047B2 (ja) 電子部品の製造方法
JP4762531B2 (ja) 電子部品及びその製造方法
JP5201983B2 (ja) 電子部品
JP5093327B2 (ja) 薄膜キャパシタ
KR100945622B1 (ko) 전자 부품 모듈
US20070065981A1 (en) Semiconductor system-in-package
WO2003047325A1 (fr) Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire
JP4916715B2 (ja) 電子部品
JP5456989B2 (ja) 電子部品の製造方法
WO2019111966A1 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US8209829B2 (en) Method of fabricating the electronic device
JP4447881B2 (ja) インターポーザの製造方法
JP3967964B2 (ja) 薄膜電子部品
US11800635B2 (en) Integrated passive component
JP2009164220A (ja) 電子部品
JP4009078B2 (ja) 薄膜電子部品
JP2006196811A (ja) コンデンサおよびそれを用いた複合部品
JP2001284168A (ja) 薄膜電子部品および基板
JP5119058B2 (ja) 薄膜キャパシタ
JP3645808B2 (ja) 薄膜電子部品およびその製法並びに基板
JP2003045746A (ja) 薄膜コンデンサ
JP2002299144A (ja) 薄膜コンデンサ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5133047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees