JP2002299144A

JP2002299144A - 薄膜コンデンサ

Info

Publication number: JP2002299144A
Application number: JP2001102677A
Authority: JP
Inventors: Hiroyuki Fujimori; 博行藤森
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2002-10-11

Abstract

(57)【要約】【課題】本発明は、上部電極層と上地導体層との間の
離間部分から露出する薄膜誘電体層が劣化することのな
い薄膜コンデンサを提供することにある。【解決手段】支持基板上１に、下部電極層２ａ及び一
対の端子領域下地導体層２ｂ、２ｃとなる第１の導体薄
膜パターン層２、薄膜誘電体層３、上部電極層４ａ及び
一対の端子領域上地導体層４ｂ、４ｃとなる第２の導体
薄膜パターン層４とを順次積層するとともに、前記端子
領域上地導体層上４ｂ、４ｃにバンプ端子５、６を形成
して成る薄膜コンデンサである。前記薄膜誘電体層３と
第２の導体薄膜パターン層４との層間で、第２の導体薄
膜パターン層の薄膜上部電極層４ａと端子領域上地導体
層４ｂとが離間する領域に、中間保護層７を介在させ
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック周波数の
高周波化にともない、ＩＣ電源の電圧変動による誤動作
の防止を目的とした薄膜デカップリングコンデンサに関
するもので、近年ますます高速になるデジタル回路にお
いて、低インダクタンス・高キャパシタンスでありなが
ら、低インピーダンス化可能な薄膜コンデンサに関する
ものである。

【０００２】

【従来の技術】これは、近年増々小型化、高速化になるコ
ンピューター市場において、その更なる高速化に対応す
るため、ＬＯＷインダクタンス化小型化低背化を目的と
した薄膜コンデンサで、ＩＣの小型高速化は家庭用ＰＣ
だけでなく、メインフレーム、ワークステーション等の
大型コンピューターにおいても同様で、その勢いに衰え
が感じられない。これに伴い、内蔵されるコンデンサ等
の受動部品も小型低背のみならず、高周波にたいし優れ
た特徴を持つことが要求されている。

【０００３】ＩＣが高周波化すると、矩形波の立ち上が
り速度が遅いだけでも、誤認識の原因となり、これを防
ぐ為にＩＣの電源電圧の安定を目的とするデカップリン
グコンデンサと呼ばれる電源電圧の供給目的のコンデン
サが必要となる。このコンデンサは特性として、高い周
波数においても高コンデンサ特性を十分に満足し、高速
に電源を供給することである。特に高周波になると、イ
ンダクタンス成分は増加する傾向を示す。このため動作
周波数が高くなるにつれて、インダクタンス成分が、供
給すべき電流を制限してしまい、エラーの原因となるた
め、高周波領域において、インダクタンス成分の増加が
少なく、供給すべき電流を制限することの無いデカップ
リングコンデンサ等を、ＩＣ近傍に取り付けることが必
要となる。

【０００４】

【発明が解決しようとする課題】このような課題に対応
した薄膜コンデンサは、素子そのものの、電気的特性と
して、先にも述べたように重要なのはインダクタンス成
分を小さくすることになるが、これを満足するための手
段として、これまで端子の配列の変更、パターンの引き回
しや、ボールの低背化などが効果的であることがわかっ
ている。中でも端子電極間隔を狭く設計することは、電
流経路の短縮を行うこととなり、低インダクタンス化に
有効である。

【０００５】例えば、図３（ａ）、（ｂ）に示す従来の
薄膜コンデンサは、支持基板１上に、薄膜下部電極層２
１ａ及び一方の端子領域下地導体層２１ｂとなる第１の
導体薄膜パターン層２１、薄膜誘電体層３１、薄膜上部
電極層４１ａ及び他方端子領域下地導体層４１ｂとなる
第２の導体薄膜パターン層４１とを順次積層するととも
に、一方の端子領域下地導体層２１ｂ上に薄膜下部電極
層２１ａ側の第１バンプ端子５、他方の端子領域下地導
体層４１ｂ上に薄膜上部電極層４１ａ側の第２のバンプ
端子６を配置していた。尚、いずれの導体層２１、４
１、誘電体層３１の厚みは、５μｍ以下となっていた。

【０００６】上述の薄膜コンデンサでは、上下導電薄膜
パターン層２１、４１をベタパターンで作製できるた
め、その加工に、マスクスパッタや印刷プロセスを用いて
作製することが可能で、フォトリソエッチング工程で作
製するようなの微細なパターンを必要としないことがメ
リットとなる。

【０００７】しかし、最も重要となるインダクタンスの
低下については有効な構造とはいえない。これは、所定
サイズの支持基板１を考えた場合、一対の端子領域下地
導体層２１ａ、４１ａが、基板1の両端に分かれるた
め、バンプ端子５、６間の距離が長くなり、電場経路の
延長により、低インダクタンス化に限界がある。

【０００８】これに対し、低インダクタンス化を図った
薄膜コンデンサを図４に示す。これは、支持基板１上
に、薄膜下部電極層２２ａ及び一対のパンプ端子５、６
が形成される領域を規定する端子領域下地導体層２２
ｂ、２２ｃとなる第１の導体薄膜パターン層２２、薄膜
誘電体層３２、薄膜上部電極層４２ａ及び一対のバンプ
端子５、６が形成される領域を規定する端子領域上地導
体層４２ｂ、４２ｃとなる第２の導体薄膜パターン層４
２とを順次積層し、前記一対の端子領域上地導体層４２
ｂ、４２ｃ上にバンプ端子５、６を形成して構成されて
いる。即ち、薄膜電極層３を挟持する薄膜下部電極層２
２ａと薄膜上部電極層４２ａとで挟持する領域で所定容
量成分が発生する。

【０００９】このような薄膜コンデンサでは、フォトリ
ソエッチング工程を用いて、第１の導体薄膜パターン層
２２、薄膜誘電体層３２、第２の導体薄膜パターン層４
２をを加工することができるため、支持基板１の中央部
分にパンプ端子５、６を配置することが可能となり、バ
ンプ端子５、６間隔を狭める構造が可能となり、低イン
ダクタンス化が可能となる。

【００１０】しかし、このような構造の場合において
は、例えば、第２の導体薄膜パターン層４２をフォトリ
ソエッチングで薄膜上部電極層４２ａと一対の端子領域
上地導体層４２ｂ、４２ｃを構成するため、薄膜上部電
極層４２ａと相違する電位の一方の端子領域上地導体層
４２ｂ（薄膜下部電極層２２ａと導通する側の上地導体
層４２ｂ）とを離間させる必要がある。

【００１１】そして、この離間部分から第２の導体薄膜
パターン４２の下層に位置する薄膜誘電体層３２の一部
が露出することになる。この離間は、上述のようにフォ
トリソグラフィ技術によって形成され、エッチング時に
薄膜誘電体層３２に対して種々問題があった。例えば、
エッチング時に薄膜誘電体層３２が侵されることにな
る。また、薄膜誘電体層３２の一部が露出しているので
空気中の水分が吸収されやすい、薄膜誘電体層３２の表
面の微小な欠陥に電極がつまり上部電極のエッチング時
に残渣が残りやすい。

【００１２】とりわけ、薄膜誘電体層３２がエッチング
液によって溶解されてしまうと、第２の導体薄膜パター
ン層４２と薄膜誘電体層３２との密着を確保することが
困難となる。例えば、第２の導体薄膜パターン層４２の
構造として、薄膜誘電体層３２の界面に密着層としてク
ロム、チタンなどの酸化しやすい材料を用いた場合、エ
ッチング液側から見ると、その一部が酸化物として介在
する密着層と薄膜誘電体層３２との区別がつきにくく、
安定したエッチングが困難となる。

【００１３】更に、離間部分から露出する薄膜誘電体層
３２表面は、微小な欠陥等ができやすいため、残渣の無い
完全なエッチングを行いにくく、結果として信頼性の不
良となる。

【００１４】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、上部電極層と上地導体層との
間の離間部分から露出する薄膜誘電体層が劣化すること
のない薄膜コンデンサを提供することにある。

【００１５】

【課題を解決するための手段】本発明は、支持基板上
に、薄膜下部電極層、前記薄膜下部電極層と連続する第
１極端子領域下地導体層および薄膜下部電極層と離間す
る第２端子領域下地導体層を被着形成し、前記薄膜下部
電極層及び両端子領域下地導体層上に、両端子領域下地
導体層の一部を露出させて薄膜誘電体層を被着形成し、
前記薄膜誘電体層及び両端子領域下地導体層上に、薄膜
上部電極層、前記薄膜上部電極層と連続する第２極端子
領域上地導体層および薄膜上部電極層と離間する第１端
子領域上地導体層を被着形成し、第１及び第２の端子領
域上地導体層上に、第１及び第２バンプ端子を形成した
薄膜コンデンサにおいて、前記薄膜誘電体層上で、前記
薄膜上部電極層と前記第１端子領域上地導体層とを離間
する領域に、中間保護層を介在させた薄膜コンデンサで
ある。また、記中間保護層は、ポリイミド、ベンゾシク
ロブテン、フッ素樹脂膜から構成されている薄膜コンデ
ンサである。

【００１６】また、前記中間保護層は、ポリイミド、ベ
ンゾシクロブテン、フッ素樹脂膜から構成されている。

【作用】本発明は、薄膜誘電体層と薄膜上部電極層及び
第１端子領域上地導体層との界面層で、薄膜上部電極層
と第１端子領域上地導体層とを離間する領域に中間保護
層を介在されている。

【００１７】即ち、最上層である薄膜上部電極層及び第
１及び第２端子領域上地導体層となる第２の導体薄膜パ
ターン層をエッチング処理、ウェット処理またはドライ
エッチング処理して、薄膜上部電極層と第１端子領域上
地導体層とを離間しても、この離間部分には中間保護層
が露出し、その下層の薄膜誘電体層は露出しない。

【００１８】このため、従来のようにエッチング時、第
２の導体薄膜パターン層と薄膜誘電体層との区別が困難
でエッチング制御が困難となったり、上部電極層の密着
性が低下したりすることがない。例えば、中間保護層を
ポリイミド、ベンゾシクロブテン、フッ素樹脂膜などの絶
縁性有機層を用いた場合、導体薄膜パターン層のエッチ
ング処理を、中間保護層で停止させることがでる。ま
た、この離間部分で薄膜誘電体層が変質したりすること
がなくなる。

【００１９】

【発明の実施の形態】以下、本発明の薄膜コンデンサを
図面に基づいて説明する。図１は、本発明の薄膜コンデ
ンサを示し、（ａ）はその断面構造図及び（ｂ）はその
平面図であり、図２はその拡大断面図である。

【００２０】図において、１は支持基板、２は第１の導
体薄膜パターン層、３は薄膜誘電体層、４は第２の導体
薄膜パターン層、５、６はバンプ端子である。

【００２１】第１の導体薄膜パターン層２は、容量発生
領域では薄膜下部電極層２ａとなり、容量発生領域以外
では、上部に第１のバンプ端子５が形成される領域が第
１端子領域下地導体層２ｂとなり、上部に第２のバンプ
端子６が形成される領域が第２端子領域下地導体層２ｃ
となる。尚、第１端子領域下地導体層２ｂは、薄膜下部
電極層２ａと連続している。即ち、第１のバンプ端子５
は、薄膜下部電極層２ａに接続することになる。

【００２２】第２の導体薄膜パターン層４は、容量発生
領域では薄膜上部電極層４ａとなり、容量発生領域以外
では、上部に第１のバンプ端子５が形成される領域が第
１端子領域上地導体層４ｂとなり、上部に第２のバンプ
端子６が形成される領域が第２端子領域上地導体層４ｃ
となる。尚、第２端子領域上地導体層４ｃは、薄膜上部
電極層４ａと連続しており、第１端子領域上地導体層４
ｂは、薄膜上部電極層４ａと離間して形成されている。

【００２３】支持基板１は、耐熱性、絶縁材料からな
り、その表面が非常に平坦化されたアルミナ、サファイ
ア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ₃単結晶、
表面酸化シリコン、ガラス、石英等の基板である。

【００２４】第１の導体薄膜パターン層２である薄膜下
部電極層２ａ、第1端子領域下地導体層２b、２ｃは、主
にＡｕからなる電極層であり、その膜厚は、高周波領域
でのインピーダンスと膜の被覆性を考慮すると０．３〜
０．５μｍとなっている。尚、この第１の導体薄膜パタ
ーン層２の密着性を高めるため、Ｔｉ、Ｐｔを密着層、
中間層としてＡｕを被着形成してもよい。尚、第１の導
体薄膜パターン層２は、これらの導体層を形成し、フォ
トリソグラフィ技術により形成される。そして、薄膜下
部電極層２ａと第1端子領域下地導体層２ｂは一連に形
成される。

【００２５】薄膜誘電体層３は、高周波領域において高
い比誘電率を有するペロブスカイト型酸化物結晶からな
る誘電体材料でよく、例えばＰｂ（Ｍｇ，Ｎｂ）Ｏ
₃系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ₃−ＰｂＴｉＯ₃系、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ₃系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ₃−Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ₃系、（Ｐｂ，Ｌａ）ＺｒＴｉＯ₃系、
ＢａＴｉＯ₃系、（Ｓｒ，Ｂａ）ＴｉＯ₃系、あるいはこ
れに他の添加物を添加したり、置換した化合物であって
もよく、特に限定されるものではない。また、薄膜誘電
体層３の膜厚は、高容量特性と絶縁性を確保するため
０．３〜１．０μｍが望ましい。これは０．３μｍより
も薄い場合には被覆性が良好でなく、絶縁性が低下する
場合があり、１．０μｍよりも厚い場合には、容量成分
が小さくなる傾向があるからである。薄膜誘電体層３の
膜厚は０．４〜０．８μｍが望ましい。

【００２６】この薄膜誘電体層３は、図１（ａ）から理
解できるように、一対の端子領域下地導体層２ｂ、２ｃ
の一部、例えばその領域の中央部分を露出するように薄
膜下部電極層２ａ上に被着形成されている。また、薄膜
誘電体層３は、支持基板１の全面に誘電体層を形成した
のち、フォトリソグラフィ技術により形成する。

【００２７】第２の導体薄膜パターン層４である薄膜上
部電極層４ａ、第1及び第２端子領域上地導体層４ｂ、
４ｃは、主にＡｕからなる電極層であり、その膜厚は、
高周波領域でのインピーダンスと膜の被覆性を考慮する
と０．３〜０．５μｍとなっている。尚、この第２の導
体薄膜パターン層４の密着性を高めるため、Ｔｉ、Ｃ
ｒ、Ｐｔを密着層、中間層として被着形成してもよい。

【００２８】尚、第２の導体薄膜パターン層４は、支持
基板１の全面にこれらの導体層を形成し、フォトリソグ
ラフィ技術により形成する。尚、薄膜上部電極層４ａと
第２端子領域上地導体層４ｃとは一連に形成され、薄膜
上部電極層４ａと第１端子領域上地導体層４ｂとの間に
は離間領域が形成される。

【００２９】中間保護層７は、上述の上部電極層４ａと
第１端子領域上地導体層４ｂとのが離間され部位で、薄
膜誘電体層３と第２の導体薄膜パターン層４との層間に
介在されている。この中間保護層７は、第２の導体薄膜
パターン層４のエッチングにより、除去される領域の薄
膜誘電体層３上を覆うように形成されている。また、中
間保護層７は、加工の点、耐酸性の面で十分なものを選
択する必要があり、ポリイミド、ベンゾシクロブテン、フ
ッ素樹脂膜などの絶縁性有機材料が例示できる。尚、こ
の絶縁性有機材料でなくても、ＳｉＯ2やＳｉＮx等の無
機材料も用いることができるが、加工面では、若干樹脂
に比較して劣る。尚、その膜は、２〜５μｍの厚みであ
ればよい。

【００３０】この第２の導体薄膜パターン層４のうち、
第１及び第２端子領域上地導体層４ｂ、４ｃ上には半田
バンプからなるバンプ端子５、６が配置されている。こ
の半田パンプには、Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、Ｓｂおよ
びＺｎのうち少なくとも１種以上の金属が添加されてい
る。これは、薄膜コンデンサの用途に応じて、融点及び
共晶温度の異なる材料を選択すればよい。また、バンプ
端子５、６はスクリーン印刷、ボールマウンター等の公
知の技術を用いて形成される。

【００３１】尚、第１及び第２端子領域上地導体層４
ｂ、４ｃ中にバンプ端子５、６の材料である半田が拡散
を防止するために、その界面に半田拡散防止金属層（Ｔ
ｉ、Ｃｒ、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、およびこれらの金
属から選ばれる２種以上からなる合金のうちいずれかか
らなり、スパッタ、蒸着、メッキ等で形成される）を形
成しても構わない。

【００３２】尚、図では省略しているが、この第１及び
第２バンプ端子５、６以外の外表面には、例えば、Ｓｉ
₃Ｎ₄、ＳｉＯ₂、ポリイミド樹脂およびＢＣＢ（ベンゾ
シクロブテン）等から保護膜を形成する。

【００３３】このような薄膜コンデンサは、容量発生領
域の薄膜下部電極層２ａ、薄膜誘電体層３、薄膜上部電
極層４ａで構成され、この薄膜下部電極層２ａは、第１
端子領域下地導体層２b、第１端子領域上地導体層４ｂ
を介して、第１バンプ端子５に導通している。また、薄
膜上部電極層４ａは、これに連続した第２端子領域上地
導体層４ｃ（下層に第２端子領域下地導体層２ｃが存在
している）に延出され、第２バンプ端子６に導通してい
る。

【００３４】従って、容量発生領域の容量成分は、支持
基板１の中央部に配置された互いに近接しあう第１及び
第２バンプ端子５、６との間より得られることになる。

【００３５】そして、支持基板１の充分な厚みにより強
度を確保しつつ、支持基板１の有効利用、第１及び第２
パンプ端子５、６との間の近接化、バンプ端子５、６の
低背化が可能となり、小型化しつつあるパッケージのＢ
ＧＡに対応した低インダクタンス特性が実現でき、特
に、高周波回路におけるデカップリングコンデンサに最
適な薄膜コンデンサとなる。

【００３６】尚、中間保護層７の材料としては、感光性
の有機系材料を用いることにより、容易に微細なパター
ンを形成することができる上、その保護層表面は、荒さ
が小さく問題が無いため、残渣が残ることなり、薄膜上部
電極層４ａ及び密着層の完全除去ができることになる。
また、従来のように確認しにくかった微小な欠陥に入り
込んだ残渣を無理に取ろうとして長時間液に浸漬させる
と、エッチング時間が安定しないなどの問題も発生しや
すくなるが、絶縁性有機材料の中間保護層７上の金属残
渣は、先に述べているように完全除去ができ、確認しや
すくなる。

【００３７】このような方法にて作製された薄膜デカッ
プリングコンデンサは、従来構造のようにエッチング液
が、薄膜誘電体層３に直接触れることが無いため、エッチ
ング液に薄膜誘電体層３と、薄膜上部電極層４の密着層
の選択性を持たせる必要がなく、エッチングレートが大
きく強力なエッチング液に長時間さらしても、薄膜誘電
体層３が侵食されることが無い。

【００３８】また、従来構造を用いて作製した場合、エッ
チング液に浸漬された薄膜誘電体層３２は、微細な欠陥
にエッチング液が入り込むことがあり、内部に入り込ん
だエッチング液は、金属残渣同様完全に取り除くことが
困難である。そしてエッチング後の洗浄・乾燥工程でも
内部に液が残り、エッチング液に含まれる金属成分が絶
縁不良をもたらすことにつながっていたが、これらにつ
いても中間保護層７を介在させることにより完全になく
なる。

【００３９】最終工程まで進め、製品化されたsampleに
おいても、最も水分の浸入が起こりやすい上部エッチン
グ部に中間保護層７を介在させることにより、極端な浸
入を抑えることができる。

【００４０】

【実施例】厚み０．２５μｍ（φ３inch）のアルミナ基
板１上に、蒸着機にて、密着層となるＴｉと中間層とな
るＰｔ、電極層となるＡｕの順でそれぞれ０.１,０.３,
０.５μｍの厚みで第１の導体薄膜パターン層２を形成
する。原理的にＡｕ電極のみでも良いが、基板１との密
着、ハンダ食われ防止の観点から、層構造は上記３層に
なる。これらの厚みは全体で１μｍ以下で素子パターン
１個の大きさが３ｍｍ角で作成した。第１の導体薄膜パ
ターン層２のパターニングは、所定形状のパターンのマ
スクを用いてスパッタにより達成できる。

【００４１】次に、薄膜誘電体層３を金属アルコキシド
にＰＺＴ（鉛/ジルコニア/チタニウム）を決められた容
量添加し、誘電体ゾル液を作成する。この誘電体ゾル液
をスピンコーターで塗布し、約３００度で乾燥を行い、
次ぎに誘電体を７００〜１０００度で焼成し、約１μｍ
の薄膜誘電体層３を形成する。パターンニングは、フォ
トリソ加工を用い、誘電体をウエットエッチングする。

【００４２】このとき第１の導体薄膜パターン層２のＡ
ｕ電極を浸食させることなく誘電体のみをエッチングで
きる選択性エッチングが必要である。具体的にはＡｕ
の耐酸性を利用し、フッ酸を用いた混酸により行った。

【００４３】次に中間保護層７となる膜を、感光性の有
機材料を用いスピンコーターで、乾燥後に２〜５μｍ程
度の厚みになるよう設定し、誘電体同様フォトリソ工程
を用い保護層直接現像し、不要な部分を取り除きパター
ンニングする。エッチングは十分に行い絶縁性に問題な
い状態を作製した。エッチングにて第２の導体薄膜パタ
ーン層４がエッチングにてパターンニングされてから、
更に数十秒の過剰なエッチング条件を行った。

【００４４】第２の導体薄膜パターン層４は、スパッタ
機を用い、下部同様に密着層を含め、複数層を成膜を行い
誘電体層同様に感光性レジストを用いフォトリソエッチ
ング工程でパターンニングする。

【００４５】これらの工程で形成された容量発生領域を
湿気及び衝撃から守るため、感光性ポリイミド等の保護
膜をスピンコーターで塗布し、これを露光プロセスを用
い加工する。

【００４６】次に、第１及び第２バンプ端子５、６は、
粒径の小さい半田ぺーストを用い、２５０℃前後で焼成
する。

【００４７】最終工程としてダイシング機を用い、ＣＵ
Ｔを行う。

【００４８】これらのプロセスで作成された薄膜コンデ
ンサをインピーダンスアナライザーを用い測定すると、
測定周波数ｆ＝１ＧＨｚで、容量Ｃ＝約５０ｎＦ、イン
ダクタンスＬ＝約３０ｐＨの値を計測できた。

【００４９】更に、パッケージに微粒を用いた半田クリ
ームをスルホールパターンにあわせ転写印刷し、実装を
確認することができた。

【００５０】

【発明の効果】以上のように、薄膜上部電極層と第１端
子領域上地導体層との離間部分において、薄膜誘電体層
と第２の導体薄膜パターン層との層間に中簡保護層を配
置した。これにより、第２の導体薄膜パターン層のエッ
チング時、薄膜誘電体層への悪影響を有効に抑えること
ができ、充分な容量特性を有し、しかも実装状態で低イ
ンピーダンスなコンデンサが安価なプロセスを用いて、
高信頼性に作成できることができる。

【図面の簡単な説明】

【図１】本発明の薄膜コンデンサを示し、（ａ）はその
断面図、（ｂ）はその平面図である。

【図２】上部電極層と第１端子領域上地導体層との離間
部分の拡大断面図である。

【図３】従来の薄膜コンデンサを示し、（ａ）はその断
面図、（ｂ）はその平面図である。

【図４】従来の他の薄膜コンデンサを示し、（ａ）はそ
の断面図、（ｂ）はその平面図である。

【符号の説明】

１・・支持基板２・・第１の導体薄膜パターン層２ａ・・薄膜下部電極層２ｂ・・第１端子領域下地導体層２c・・第２の端子領域下地導体層３・・薄膜誘電体層４・・第２の導体薄膜パターン層４ａ・・薄膜上部電極層４ｂ・・第１端子領域下地導体層４c・・第２端子領域上地導体層５、６・・バンプ端子７・・中間保護層

Claims

【特許請求の範囲】

【請求項１】支持基板上に、薄膜下部電極層、前記薄
膜下部電極層と連続する第１極端子領域下地導体層およ
び薄膜下部電極層と離間する第２端子領域下地導体層を
被着形成し、前記薄膜下部電極層及び両端子領域下地導体層上に、両
端子領域下地導体層の一部を露出させて薄膜誘電体層を
被着形成し、前記薄膜誘電体層及び両端子領域下地導体層の露出部上
に、薄膜上部電極層、前記薄膜上部電極層と連続する第
２極端子領域上地導体層および薄膜上部電極層と離間す
る第１端子領域上地導体層を被着形成し、第１及び第２の端子領域上地導体層上に、第１及び第２
バンプ端子を形成した薄膜コンデンサにおいて、前記薄
膜誘電体層上で、前記薄膜上部電極層と前記第１端子領
域上地導体層とを離間する領域に、中間保護層を介在さ
せたことを特徴とする薄膜コンデンサ。
【請求項２】前記中間保護層は、ポリイミド、ベンゾ
シクロブテン、フッ素樹脂膜から構成されていることを
特徴とする請求項１記載の薄膜コンデンサ。