JP2008277520A - 薄膜電子部品 - Google Patents
薄膜電子部品 Download PDFInfo
- Publication number
- JP2008277520A JP2008277520A JP2007118947A JP2007118947A JP2008277520A JP 2008277520 A JP2008277520 A JP 2008277520A JP 2007118947 A JP2007118947 A JP 2007118947A JP 2007118947 A JP2007118947 A JP 2007118947A JP 2008277520 A JP2008277520 A JP 2008277520A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- electrode layer
- film electrode
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【解決手段】薄膜電極層1(1a,1b)と、薄膜電極層上に配設された、所定の位置に貫通孔16a(16b)が配設された絶縁層4と、導電性を有する材料からなり、貫通孔の底部となる薄膜電極層の露出部に配設された緩衝層であって、外周面5xが傾斜して裾広がりのテーパ形状を有する緩衝層5(5a,5b)と、絶縁層の上面から、貫通孔の内周面を経て緩衝層にまで達し、緩衝層を介して薄膜電極層と電気的に接続する引出電極6(6a,6b)とを備えた構成とし、引出電極を裾広がりのテーパ形状を有する緩衝層を介して薄膜電極層に接続することによって、引出電極と絶縁層の境界部にかかる応力を抑制する。
緩衝層5(5a,5b)の外周面の傾斜角度を30°以下、より好ましくは、15°以下とする。
【選択図】図1
Description
なお、緩衝層として卑金属を用いることができるのは、薄膜誘電体層の形成後に緩衝層を形成するため、緩衝層が高温酸化雰囲気にさらされることがないことによる。
また、前記緩衝層としては、Cuを主成分とする材料を用いることが望ましい。これは、Cuを主成分とする材料が比較的安価で、かつ導電率が高いことによる。
なお、緩衝層の外周面と底面のなす角度(以下、「外周面の傾斜角度」ともいう)とは、図6においてθで示される角度、すなわち、緩衝層5の外周面(母線)5xと底面5yのなす角度である。
さらに、緩衝層の外周面の傾斜角度を15°以下とした場合、緩衝層の剛性がより緩やかに減少することになり、応力の集中をさらに確実に緩和することが可能になる。
なお、本発明においては、緩衝層の外周面の傾斜角度を1〜30°の範囲とすることにより、所期の効果を得ることが可能であるが、緩衝層の外周面の傾斜角度が小さくなると、制約されたエリア(貫通孔の底部)で所定の厚さを有する領域を所定面積だけ備えた緩衝層を形成することが困難になるため、通常、緩衝層の外周面の傾斜角度は7°以上とすることが望ましい。
この薄膜キャパシタは、図1に示すように、基板10の表面に形成された下部薄膜電極層1aと、下部薄膜電極層1aの上に形成された薄膜誘電体層2と、薄膜誘電体層2の上に形成された上部薄膜電極層1bと、上部薄膜電極層1bの上に配設された絶縁層4と、緩衝層5(5a)を介して下部薄膜電極層1aと導通する第1の引出電極6aと、緩衝層5(5b)を介して上部薄膜電極層1bと導通する第2の引出電極6bとを備えている。
薄膜誘電体層2はスパッタ法、CVD法(Chemical Vapor Deposition法)や、CSD法(Chemical Solution Deposition法)などの公知の種々の薄膜形成方法により成膜することが可能であるが、製造コストの観点からCSD法を用いて成膜することが好ましい。
なお、このとき、基板10の表面に、下部薄膜電極層1aとの密着性を向上させるための密着層を設けることも可能である。密着層としては、例えばTiなどを用いることができる。
この実施例1では、レジストマスクの形成とArイオンミリングを繰り返して上部薄膜電極層1b、薄膜誘電体層2及び下部薄膜電極層1aを順次パターニングし、図2(b)に示すような構造を得た。それから、800℃で30分間の熱処理を行って薄膜誘電体層2の結晶性を高めることにより、薄膜誘電体層2の誘電特性を向上させた。
このようなテーパ形状のレジストパターンは、例えば、開口率が徐々に変化するフォトマスクを使用して露光した後、現像する方法などの方法により形成することができる。すなわち、開口率が徐々に変化するフォトマスクを使用して、感光の割合を制御することにより、外周面の傾斜角度を制御することが可能である。
なお、第1の貫通孔16aは、上部薄膜電極層1bを内周面に露出させることなく、絶縁層4、上部薄膜電極層1b、及び薄膜誘電体層2を貫通して、下側薄膜電極層1a上に形成された第1の緩衝層5aにまで達するように形成されている。
また、第2の貫通孔16bは、絶縁層4を貫通して、上部薄膜電極層1b上に形成された第2の緩衝層5bにまで達するように形成されている。
これにより、図1に示すような構造を有する薄膜キャパシタが得られる。
本発明の効果を確認するため、下記の複数種類の試料を作成し、以下に説明するような特性の評価を行った。なお、評価を行うにあたっては、温度が200℃上昇したときの応力を、有限要素法を用い、円筒座標系で2次元の熱応力解析を行い、その結果から評価を行った。
以下、評価結果について説明する。なお、ここでの回折結果の応力は、ミーゼスの相当応力である。
図3に示すように、緩衝層を備えていない従来の構造の薄膜キャパシタを作製し、引出電極6(6a,6b)と薄膜電極層1(1a,1b)の接合領域の外周部と絶縁層4との境界部Aの近傍の、X座標上の位置と、そこにかかる応力の大きさの関係を調べた。なお、境界部Aの位置は、X座標上の0.01mmの位置となる。
ただし、薄膜電極層1(下部薄膜電極層1a及び上部薄膜電極層1b)の厚さは、100nm、200nm、300nm、500nm、及び700nmの範囲で変化させた。その結果を図4に示す。
この結果から、緩衝層がなくても薄膜電極層の厚さを大きくすればある程度応力を抑制できることがわかる。しかしながら、貴金属材料からなる薄膜電極層を厚くすることはコストの増大を招くため好ましくなく、このことは従来技術の問題点として述べたところである。
また、以下の(a),(b),(c)の薄膜キャパシタを作製して、引出電極6(6a,6b)と緩衝層5(5a,5b)の接合領域の外周部と絶縁層4との境界部Aの近傍の、X座標上の位置と、そこにかかる応力の大きさの関係を調べた。なお、この場合も境界部Aの位置は、X座標上の0.01mmの位置となる。
ただし、薄膜電極層1(1a,1b)の厚さは200nm。
(b)緩衝層5を備えているが、緩衝層5の外周面の傾斜角度θが90°の薄膜キャパシタ(図5参照)。
ただし、緩衝層5の厚さは300nm、薄膜電極層1の厚さは200nm。
(c)緩衝層5の外周面の傾斜角度θが7°でテーパ形状を有する緩衝層5(5a,5b)を備えた薄膜キャパシタ(図6参照)。ただし、緩衝層5の厚さが300nmで薄膜電極層1の厚さが200nmのものと、緩衝層5の厚さが600nmで薄膜電極層1の厚さが200nmのものを作製した。
図7に示すように、上記(a)の緩衝層を備えていない試料の場合は、境界部Aの近傍(X座標の0.010mm付近)に大きな応力がかかることが確認された。
また、緩衝層を備えていても、上記(b)のように、緩衝層の外周面の傾斜角度θが90°の試料の場合、境界部Aの近傍の、緩衝層の端部Bに対応する位置(X座標の0.011mm付近)に大きな応力がかかることが確認された。
これに対し、上記(c)の傾斜角度θが7°でテーパ形状を有する緩衝層5を備えた試料の場合、境界部Aの近傍(X座標の0.010〜0.015mm付近)にかかる応力が大幅に減少することが確認された。
傾斜角度θが7°、15°、30°、45゜、90°の緩衝層5(5a,5b)を備えた薄膜キャパシタを作製し、引出電極6(6a,6b)と緩衝層5(5a,5b)の接合領域の外周部と絶縁層4との境界部Aの近傍の、X座標上の位置と、そこにかかる応力の大きさの関係を調べた。なお、この場合も境界部Aの位置は、X座標上の0.01mmの位置となる。
その結果を図8に示す。ただし、緩衝層の厚さは300nm一定、薄膜電極層の厚さは200nm一定とした。
図8に示すように、傾斜角度が30°以下になると、傾斜角度が90°のときに比べて、応力を15%以上低減できることが確認された。ただし、傾斜があまり緩やかになると、必要な厚さを有する領域を確保しようとすると省スペース化が妨げられるため、通常は、7°以上とすることが望ましい。
傾斜角度が7°で、厚さが、50nm、100nm、200nm、300nmの緩衝層を備えた薄膜キャパシタと、傾斜角度が30°で、厚さが、50nm、100nm、200nm、300nmの緩衝層を備えた薄膜キャパシタを作製し、引出電極6(6a,6b)と緩衝層5(5a,5b)の接合領域の外周部と絶縁層4との境界部Aの近傍の、X座標上の位置と、そこにかかる応力の大きさの関係を調べた。なお、この場合も境界部Aの位置は、X座標上の0.01mmの位置となる。
傾斜角度が7°の試料についての評価結果を図9に示し、傾斜角度が30°の試料についての評価結果を図10に示す。
したがって、本発明においては、緩衝層の外周面の傾斜角度にもよるが、通常は緩衝層の厚さが50nm以上であれば、ある程度の効果が得られるものと推測される。
また、上部薄膜電極層および下部薄膜電極層の厚さは、緩衝層の厚さや緩衝層の外周面の傾斜角度などの条件にもよるが、一般的には、100nm以上であることが望ましいものと考えられる。
この実施例2の薄膜電子部品は、基板20と、基板20上に配設された一層の薄膜電極層21と、薄膜電極層21上に配設された、所定の位置に貫通孔26が設けられた絶縁層24と、導電性を有する材料からなり、貫通孔26の底部となる薄膜電極層21の露出部に配設され、外周面が傾斜して裾広がりのテーパ形状を有する緩衝層25とを備えている。
したがって、本発明は、薄膜キャパシタをはじめとする薄膜電子部品の分野に広く適用することが可能である。
1a 下部薄膜電極層
1b 上部薄膜電極層
2 薄膜誘電体層
4 絶縁層
5 緩衝層
5a 第1の緩衝層
5b 第2の緩衝層
5x 緩衝層の外周面(母線)
5y 緩衝層の底面
6 引出電極
6a 第1の引出電極
6b 第2の引出電極
7 Cu膜
8 レジストパターン
10 基板
16a 第1の貫通孔
16b 第2の貫通孔
20 基板
21 薄膜電極層
24 絶縁層
25 緩衝層
26 貫通孔
θ 緩衝層の外周面と底面のなす角度(傾斜角度)
A 引出電極と緩衝層の接合領域の外周部と絶縁層との境界部
B 境界部の近傍の、緩衝層の端部に対応する位置
Claims (6)
- 薄膜電極層と、
前記薄膜電極層上に配設され、所定の位置に前記薄膜電極層にまで達する貫通孔を備えた絶縁層と、
導電性を有する材料からなり、前記貫通孔の底部となる前記薄膜電極層の露出部に配設され、外周面が傾斜して裾広がりのテーパ形状を有する緩衝層と、
前記絶縁層の上面から、前記貫通孔の内周面を経て前記緩衝層にまで達し、前記緩衝層を介して前記薄膜電極層と電気的に接続する引出電極と
を具備することを特徴とする薄膜電子部品。 - 下部薄膜電極層と、
前記下部薄膜電極層上に形成された薄膜誘電体層と、
前記薄膜誘電層上に形成された上部薄膜電極層と、
前記下部薄膜電極層及び前記上部薄膜電極層を覆うように配設され、所定の位置に前記下部薄膜電極層にまで達する第1の貫通孔、及び前記上部部薄膜電極層にまで達する第2の貫通孔とが配設された絶縁層と、
導電性を有する材料からなり、前記第1の貫通孔の底部となる前記下部薄膜電極層の露出部に配設され、外周面が傾斜して裾広がりのテーパ形状を有する第1の緩衝層と、
導電性を有する材料からなり、前記第2の貫通孔の底部となる前記上部薄膜電極層の露出部に配設され、外周面が傾斜して裾広がりのテーパ形状を有する第2の緩衝層と、
前記絶縁層の上面から、前記第1の貫通孔の内周面を経て前記第1の緩衝層にまで達し、前記第1の緩衝層を介して前記下部薄膜電極層と電気的に接続する第1の引出電極、及び前記第2の貫通孔の内周面を経て前記第2の緩衝層にまで達し、前記第2の緩衝層を介して前記上部薄膜電極層と電気的に接続する第2の引出電極と
を具備することを特徴とする薄膜電子部品。 - 前記薄膜電極層は貴金属からなり、前記緩衝層は卑金属からなることを特徴とする請求項1または2記載の薄膜電子部品。
- 前記緩衝層の外周面と底面のなす角度が30°以下であることを特徴とする請求項1〜3のいずれかに記載の薄膜電子部品。
- 前記緩衝層の外周面と底面のなす角度が15°以下であることを特徴とする請求項1〜3のいずれかに記載の薄膜電子部品。
- 薄膜キャパシタであることを特徴とする請求項2記載の薄膜電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007118947A JP5098422B2 (ja) | 2007-04-27 | 2007-04-27 | 薄膜電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007118947A JP5098422B2 (ja) | 2007-04-27 | 2007-04-27 | 薄膜電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277520A true JP2008277520A (ja) | 2008-11-13 |
JP5098422B2 JP5098422B2 (ja) | 2012-12-12 |
Family
ID=40055138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007118947A Expired - Fee Related JP5098422B2 (ja) | 2007-04-27 | 2007-04-27 | 薄膜電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098422B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050531A1 (ja) | 2008-10-28 | 2010-05-06 | アイコム株式会社 | 無線端末装置、無線通信方法、無線通信システム及びプログラム |
US10340088B2 (en) | 2017-02-21 | 2019-07-02 | Tdk Corporation | Thin-film capacitor |
US10483345B2 (en) | 2017-02-13 | 2019-11-19 | Tdk Corporation | Electronic component embedded substrate |
US10813220B2 (en) | 2017-02-13 | 2020-10-20 | Tdk Corporation | Electronic component embedded substrate |
US11114249B2 (en) | 2017-02-21 | 2021-09-07 | Tdk Corporation | Thin-film capacitor |
US11276531B2 (en) | 2017-05-31 | 2022-03-15 | Tdk Corporation | Thin-film capacitor and method for manufacturing thin-film capacitor |
WO2022239717A1 (ja) * | 2021-05-10 | 2022-11-17 | 株式会社村田製作所 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168290A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
JP2006185991A (ja) * | 2004-12-27 | 2006-07-13 | Fujitsu Ltd | 半導体装置 |
JP2007081325A (ja) * | 2005-09-16 | 2007-03-29 | Murata Mfg Co Ltd | 薄膜キャパシタ |
-
2007
- 2007-04-27 JP JP2007118947A patent/JP5098422B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168290A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
JP2006185991A (ja) * | 2004-12-27 | 2006-07-13 | Fujitsu Ltd | 半導体装置 |
JP2007081325A (ja) * | 2005-09-16 | 2007-03-29 | Murata Mfg Co Ltd | 薄膜キャパシタ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050531A1 (ja) | 2008-10-28 | 2010-05-06 | アイコム株式会社 | 無線端末装置、無線通信方法、無線通信システム及びプログラム |
US10483345B2 (en) | 2017-02-13 | 2019-11-19 | Tdk Corporation | Electronic component embedded substrate |
US10813220B2 (en) | 2017-02-13 | 2020-10-20 | Tdk Corporation | Electronic component embedded substrate |
US10340088B2 (en) | 2017-02-21 | 2019-07-02 | Tdk Corporation | Thin-film capacitor |
US11114249B2 (en) | 2017-02-21 | 2021-09-07 | Tdk Corporation | Thin-film capacitor |
US11276531B2 (en) | 2017-05-31 | 2022-03-15 | Tdk Corporation | Thin-film capacitor and method for manufacturing thin-film capacitor |
WO2022239717A1 (ja) * | 2021-05-10 | 2022-11-17 | 株式会社村田製作所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5098422B2 (ja) | 2012-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5344197B2 (ja) | 誘電体薄膜素子及びその製造方法 | |
JP5093327B2 (ja) | 薄膜キャパシタ | |
JP5098422B2 (ja) | 薄膜電子部品 | |
JP3966208B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
JP5376186B2 (ja) | 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法 | |
JP5803731B2 (ja) | 薄膜素子 | |
JP5299158B2 (ja) | 誘電体薄膜素子 | |
WO2010050606A1 (ja) | 薄膜mimキャパシタ及びその製造方法 | |
JPWO2006117912A1 (ja) | 薄膜キャパシタおよびその製造方法 | |
JP2007227874A (ja) | 薄膜キャパシタ及びその製造方法 | |
CN115720677A (zh) | 薄膜电容器及具备其的电子电路基板 | |
KR100568385B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2016046454A (ja) | 薄膜電子部品 | |
JP2009010114A (ja) | 誘電体薄膜キャパシタ | |
JP4793125B2 (ja) | 集積化受動素子及び集積化受動素子内蔵多層配線基板 | |
JP5348565B2 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
JP2010225849A (ja) | 薄膜キャパシタ | |
JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
JP4009078B2 (ja) | 薄膜電子部品 | |
JP6819894B2 (ja) | 電子部品 | |
JP5119058B2 (ja) | 薄膜キャパシタ | |
JP2005136074A (ja) | コンデンサおよび直列コンデンサならびに可変コンデンサ | |
JP2018206896A (ja) | 化合物半導体集積回路及びその作製方法 | |
JP6232845B2 (ja) | 配線接続構造およびこの配線接続構造を有する誘電体薄膜キャパシタ | |
JP2003045746A (ja) | 薄膜コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5098422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |