JP2007081325A - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP2007081325A
JP2007081325A JP2005270704A JP2005270704A JP2007081325A JP 2007081325 A JP2007081325 A JP 2007081325A JP 2005270704 A JP2005270704 A JP 2005270704A JP 2005270704 A JP2005270704 A JP 2005270704A JP 2007081325 A JP2007081325 A JP 2007081325A
Authority
JP
Japan
Prior art keywords
layer
bump metal
thin film
under bump
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005270704A
Other languages
English (en)
Other versions
JP4956947B2 (ja
Inventor
Masanobu Nomura
雅信 野村
Yutaka Takeshima
裕 竹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005270704A priority Critical patent/JP4956947B2/ja
Publication of JP2007081325A publication Critical patent/JP2007081325A/ja
Application granted granted Critical
Publication of JP4956947B2 publication Critical patent/JP4956947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 アンダーバンプメタルの自己応力によってキャパシタ部を覆う保護層にクラックが生ずることを抑制した薄膜キャパシタを提供する。
【解決手段】 基板と、キャパシタ部と、前記キャパシタ部を覆うように形成された保護層と、前記保護層を貫通し前記キャパシタ部のいずれかの電極層に接続する引き出し導体と、を有する薄膜キャパシタであって、前記引き出し導体は前記電極層に接触している側から順に少なくとも密着層と、下地導体層と、アンダーバンプメタル層と、からなり、前記密着層は前記下地導体層および前記アンダーバンプメタル層よりも薄く、前記下地導体層の外周端と前記アンダーバンプメタル層の外周端がずらされているとともに、前記密着層の外周端は前記下地導体層および前記アンダーバンプメタル層の外周端よりも外側まで延びて形成されている。
【選択図】 図1

Description

本発明は、集積回路のデカップリング用などに使用される薄膜キャパシタに関する。
集積回路のデカップリング用などとして使用される薄膜キャパシタとして、特許文献1に記載された薄膜キャパシタがある。この薄膜キャパシタは、図9(a)に示すように、金属からなる電極111,113と金属酸化物からなる誘電体層112を有するキャパシタ部110と、樹脂材料からなる保護絶縁層103と、保護絶縁層103とキャパシタ部110との間に形成された非導電性無機質材料からなるバリア層102を有する。さらに、キャパシタ部110の電極111,113と接続する電極パッド104が保護絶縁層103とバリア層102を貫通するように設けられ、電極パッド104上には半田バンプ105が接続されている。
特開2004−214589号公報
特許文献1に記載された薄膜キャパシタにおいて、電極パッド104は半田バンプ105を形成するためのアンダーバンプメタルとして設けられているものであるが、アンダーバンプメタルは半田による侵食(いわゆる半田喰われ)を受けるため、一定以上の厚みを有することが必要である。
ところで、電極パッド104が厚くなるほど、成膜時の自己応力が大きくなる。自己応力は図9(b)に矢印で示すように電極パッド104の外周から中心に向かう方向に発生するため、自己応力によって保護絶縁層103やバリア層102にクラック106を生じることがあった。特に、半田による侵食を受けにくいことからアンダーバンプメタルに多用されるNiは自己応力が強いことで知られており、電極パッド104をNiで形成した場合にはクラック106の発生を抑制することは難しい。
特許文献1に記載された発明では保護絶縁層103はバンプからの機械的応力の吸収を目的とし、バリア層102は保護絶縁層103の成分がキャパシタ部110へ拡散することを防止することを目的としているが、一般に、耐湿性向上の目的でキャパシタ部110を覆うように保護層を設けることも多く、かかる場合にクラックが発生すると、キャパシタの耐湿信頼性の低下を招く。その他の目的で保護層を形成する場合にも、クラックの発生はキャパシタの信頼性の低下を招く。
よって本発明は、アンダーバンプメタルの自己応力によってキャパシタ部を覆う保護層にクラックが生ずることを抑制した薄膜キャパシタを提供することを目的とする。
上記問題点を解決するため本発明に係る薄膜キャパシタは、基板と、少なくとも2層の電極層と少なくとも1層の誘電体薄膜とを有してなり前記基板上に形成されたキャパシタ部と、前記キャパシタ部を覆うように形成された保護層と、前記保護層を貫通し前記キャパシタ部のいずれかの電極層に接続する引き出し導体と、を有する薄膜キャパシタであって、前記引き出し導体は前記電極層に接触している側から順に少なくとも密着層と、下地導体層と、アンダーバンプメタル層と、からなり、前記密着層は前記下地導体層および前記アンダーバンプメタル層よりも薄く、前記下地導体層の外周端と前記アンダーバンプメタル層の外周端がずらされているとともに、前記密着層の外周端は前記下地導体層および前記アンダーバンプメタル層の外周端よりも外側まで延びて形成されていることを特徴とする。
さらに好ましくは、前記下地導体層の外周端は、前記アンダーバンプメタル層の外周端よりも外側まで延びて形成されていることを特徴とする。
また、本発明の薄膜キャパシタにおいて、前記アンダーバンプメタル層は、例えばNiからなり、前記保護層は、窒化ケイ素からなる層を備えてなる。
さらにまた、前記引き出し導体上に半田バンプを備えることを特徴とする。
引き出し導体層に発生する自己応力は、引き出し導体層の端部で保護層に応力を及ぼし、引き出し導体層の端面と同一面上にクラックを発生させる確率が高い。そこで本発明では、引き出し導体層を構成する下地導体層とアンダーバンプメタル層の外周端をずらすことにより、下地導体層による応力とアンダーバンプメタル層による応力を異なる面に分散し、クラックの発生を抑制することができる。
さらに、密着層はごく薄く形成しても密着効果を得られるため、密着層の膜厚を薄くして自己応力を低減するとともに、密着層の外周端が下地導体層およびアンダーバンプメタル層よりも外側まで延びるように形成することにより、下地導体層およびアンダーバンプメタル層の端面によって応力を受ける面を密着層によって補強し、クラックの発生を抑制することができる。
また、アンダーバンプメタル層は半田喰われを防止するために一定以上の厚みを必要とするので下地導体層よりも自己応力が大きくなる。そこで、下地導体層の外周端がアンダーバンプメタル層の外周端よりも外側まで延びるようにすることにより、アンダーバンプメタル層の端面によって応力を受ける面を下地導体層によって補強することができるので、クラックを抑制することができる。
アンダーバンプメタル層としては半田喰われを抑制する観点からNiを用いることができるが、Niは自己応力が大きいことが知られている。本発明を適用することによってアンダーバンプメタル層にNiを用いた場合でも効果的にクラックを抑制することができる。
また、保護層に窒化ケイ素からなる層を備えることによって薄膜キャパシタの耐湿性を向上させることができるが、窒化ケイ素は比較的脆い材料であってクラックの発生を防ぐことが困難であった。そして、窒化ケイ素からなる層にクラックが発生した場合には、薄膜キャパシタの耐湿性を向上させることができない。本発明によれば保護層に窒化ケイ素からなる層を備える場合であってもクラックの発生を抑制することができ、薄膜キャパシタの耐湿性を向上させることができる。
なお、本発明において「窒化ケイ素」とは、ケイ素と窒素のモル比率が3:4の化学量論組成であるSi34であることが好ましいが、必ずしもこれに限定されるものではなく、非導電性で耐湿性を有する限りにおいてケイ素と窒素の比率が上記化学量論組成とは異なるものをも含む。以下、この意味での「窒化ケイ素」をSiNxと表記することがある。
以下において添付図面を参照しつつ本発明を実施するための最良の形態について説明する。
図1は本発明の第1の実施例に係る薄膜キャパシタを示す断面図である。この薄膜キャパシタは、基板10と、基板10上に形成されたキャパシタ部20と、キャパシタ部20を覆うように形成されたバリア層31および第1の樹脂層32を有している。本実施例では耐湿性を高めるためのバリア層31および第1の樹脂層32がキャパシタ部20を保護する保護層30として機能している。
キャパシタ部20は、下部電極21、誘電体薄膜22、該誘電体薄膜22を挟んで下部電極21と対向する上部電極23とからなり、キャパシタ部20と基板10との間には密着性を高めるための基板密着層11が形成されている。また、キャパシタ部20とバリア層31との間には、バリア層31の成分が誘電体薄膜22へ拡散して誘電体薄膜22の特性を低下させることを防止するために、誘電体薄膜22と同一の材料からなる拡散防止層24が形成されている。拡散防止層24を誘電体薄膜22と同一の材料としたのは、拡散防止層24の成分が誘電体薄膜22へ拡散して誘電体薄膜22の特性を低下させてしまうことを防止するためである。
第1の樹脂層32およびバリア層31を貫通するように、密着層41と下地導体層42とアンダーバンプメタル層43とからなる引き出し導体が形成されており、複数の引き出し導体のうちの一部は上部電極23と接続し、その他の引き出し導体は下部電極21と接続している。下地導体層42の外周端はアンダーバンプメタル層43の外周端よりも外側まで延びて形成されており、密着層41の外周端は下地導体層42の外周端よりも外側まで延びて形成されている。これにより、第1の樹脂層32およびバリア層31にクラックが発生することを防止できる。
そのメカニズムについて説明すると、図2に示すように密着層41、下地導体層42、アンダーバンプメタル層43の端面がそろうように形成されていると、成膜時にそれぞれの端面で作用する自己応力が図2に仮想線Aで示す同一の面に集中し、この面に沿ってバリア層31や第1の樹脂層32にクラックが発生する。また、成膜後にも、熱応力を受けることによってバリア層31や第1の樹脂層32、第2の樹脂層51にクラックが発生することがある。
これに対して、本発明では密着層41、下地導体層42、アンダーバンプメタル層43の端面がそろっていないので、同一面に応力が集中することがなく、さらに保護層30(第1の樹脂層32およびバリア層31)には膜厚が薄く自己応力の小さい密着層41が接しているので保護層30に対して直接大きな応力が及ぶことがない。さらに大きな自己応力を持つアンダーバンプメタル層43の端面よりも下地導体層42および密着層41が外側まで形成されているので、アンダーバンプメタル層43の端面の応力を下地導体層42および密着層41で緩和している。また、下地導体層42の端面の応力も密着層41により緩和されている。
次にこの薄膜キャパシタの製造方法について説明する。まず、図3(a)に示すように熱酸化膜(図示省略)付きのSiからなる基板10を用意し、Ba:Sr:Ti=7:3:10(モル比)となるように調製されたチタン酸バリウムストロンチウム(BST)のMOD原料溶液をスピンコートによって塗布した後に乾燥させた後に650℃で30分間の熱処理を行い、厚さ100nmのBSTからなる基板密着層11を形成した。さらに、スパッタ法によって厚さ200nmのPtからなる下部電極21を形成し、下部電極21上に密着層11の成膜に用いたものと同じMOD原料溶液を塗布・乾燥させた後に650℃で30分間の熱処理を行って厚さ100nmのBSTからなる誘電体薄膜22を形成し、誘電体薄膜22上にスパッタ法で厚さ200nmのPtからなる上部電極23を形成した。
次に、上部電極23上にレジストを塗布して露光および現像を行ってレジストを所定の形状にパターニングしてからイオンミリングを行うことにより、図3(b)に示すように上部電極23をパターニングした。
次に、密着層11および誘電体薄膜22の成膜に用いたものと同じMOD原料溶液を塗布・乾燥させた後に650℃で30分間の熱処理を行って、図3(c)に示すように厚さ100nmのBSTからなる拡散防止層24を形成した。ここでさらに850℃で30分間の熱処理を行うことにより、誘電体薄膜22の結晶性を向上させた。
次に、拡散防止層24上にレジストを塗布して露光および現像を行ってレジストを所定の形状にパターニングしてからウェットエッチングを行うことにより、拡散防止層24と誘電体薄膜22の一部を除去し、図3(d)に示すように下部電極21および上部電極23の一部を露出させた。
次に、レジストを塗布して露光および現像を行ってレジストを所定の形状にパターニングしてからイオンミリングを行うことにより、図3(e)に示すように基板10の端部近傍の密着層11、下部電極21、誘電体薄膜22、上部電極23および密着層11を除去した。
次に、スパッタ法によって厚さ500nmのSiNxからなるバリア層31を形成し、さらに感光性ポリイミドからなる厚さ2.5μmの第1の樹脂層32を形成し、第1の樹脂層32をマスクとして反応性イオンエッチングを行い、バリア層31の一部を除去した。これにより、第1の樹脂層32およびバリア層31に上部電極23あるいは下部電極21を底面とする貫通孔が形成された(図3(f))。
次に、図4(g)に示すように、スパッタ法によって厚さ100nmのTiからなる密着層41および厚さ500nmのCuからなる下地導体層42を形成した。密着層41は第1の樹脂層32およびバリア層31に直接接触しているので、自己応力を小さくするためにできるだけ薄く形成することが好ましい。また、下地導体層42は次の電解めっき工程において給電層となるので、導電性の高い材料で形成されるとともに一定以上の厚みを有することが好ましい。
次に、下地導体層42上にレジストを塗布して露光および現像を行ってレジストを所定の形状にパターニングしてから下地導体層42を陰極として電解めっきを行うことにより、図4(h)に示すように、厚さ2μmのNiからなるアンダーバンプメタル層43を形成した。アンダーバンプメタル層43は、半田喰われを防止するためにNiやFe,Ni−Fe合金などを使用するとともに、一定以上の厚みを有することが好ましい。具体的にはNiを使用する場合には1μm以上とすることが好ましい。ただし、半田の組成やリフロー条件、下地導体層42の厚みによっては、アンダーバンプメタル層43がこれより薄くてもよい。
次に、アンダーバンプメタル層43よりも径の大きいレジストパターンを形成してウェットエッチングを行って下地導体層42の一部を除去し、さらにレジストパターンを残した状態で反応性イオンエッチング(RIE)によって密着層41の一部を除去した。これにより、図4(i)に示すように、密着層41および下地導体層42が、第1の樹脂層32およびバリア層31を貫通して形成された貫通孔の底面で上部電極23あるいは下部電極21と接続し、貫通孔の底面から側面を経て第1の樹脂層32の上面まで引き出され、第1の樹脂層32の上面で下地導体層42はアンダーバンプメタル層43よりも外側まで延びて形成され、密着層41は下地導体層42よりも外側まで延びて形成された状態となる。
下地導体層42はウェットエッチングによってパターニングされるため、サイドエッチングによってレジストパターンよりも小径になるが、密着層41はRIEによってパターニングされるので、レジストパターンとほぼ同径になる。これにより図4(i)に示すように、密着層41が下地導体層42よりも大径にパターニングされる。なお、下地導体層42がサイドエッチングされてもアンダーバンプメタル層43よりも大径になるように、レジストパターンはアンダーバンプメタル層43よりも十分大径に形成する必要がある。
本実施例では、密着層41、下地導体層42、アンダーバンプメタル層43がほぼ同心で、密着層41の直径が150μm、下地導体層42の直径が140μm、アンダーバンプメタル層43の直径が120μmとなるように形成した。各層の材質や厚みにもよるが、端面が数μm程度ずれるように形成すれば概ね十分な効果を得ることができる。
このとき、アンダーバンプメタル層43の外周端で比較的大きな応力が発生しているが、下地導体層42および密着層41がアンダーバンプメタル層43の外周端よりも外側まで延びるように形成されているため、アンダーバンプメタル層43外周端の応力が緩和され、第1の樹脂層32やバリア層31にクラックを生じることがない。
次に、感光性ポリイミドを用いて300℃でキュアすることにより、図4(j)に示すように厚さ2.5μmの第2の樹脂層51を形成した。第2の樹脂層51は第1の樹脂層32を覆っているとともに、アンダーバンプメタル層43上に開口部を有している。
次に、アンダーバンプメタル層43の開口部に無電解めっきによって厚さ150nmのAuからなる半田密着層44を形成し、さらに印刷法によってSn−Ag−Cu系の半田ペーストを塗布してからリフロー処理を行うことによって半田バンプ52を形成して、図1に示す薄膜キャパシタが完成した。
次に、本発明の第2の実施例について説明する。図5は第2の実施例に係る薄膜キャパシタを示す断面図である。なお、図5,図6においては図1ないし図4と同一の符号を使用し、実施例1と共通する部分については適宜説明を省略する。
本実施例の薄膜キャパシタでは、下地導体層42がアンダーバンプメタル層43よりも小径に形成されており、下地導体層42とアンダーバンプメタル層43の端縁がずれているので、下地導体層42による自己応力とアンダーバンプメタル43層による自己応力が同一面に集中することがない。また、密着層41がアンダーバンプメタル層43および下地導体層42よりも大径に形成されているため、アンダーバンプメタル層43および下地導体層42の外周端によって自己応力を受ける面を密着層41が補強することになり、第1の樹脂層32やバリア層31にクラックが及ぶことを防止できる。
次にこの薄膜キャパシタの製造方法について説明する。図6(a)は図4(h)と同一であり、ここまでの製造工程は実施例1と共通である。本実施例ではここで図6(b)に示すように、アンダーバンプメタル層43上に厚さ150nmのAuからなる半田密着層44を形成した。
次に、半田密着層44およびアンダーバンプメタル層43をマスクとしてウェットエッチングによって下地導体層42の一部を除去し、続いて半田密着層44およびアンダーバンプメタル層43より大径のレジストパターンを形成してからウェットエッチングによって密着層41の一部を除去した。これにより、図6(c)に示すように、下地導体層42がアンダーバンプメタル層43よりも小径となるとともに、アンダーバンプメタル層43よりも大径の密着層41が形成された。
これにより、この段階ではアンダーバンプメタル層43の外周端は中空に浮いた状態となるので、アンダーバンプメタル層43の外周端の応力が第1の樹脂層32やバリア層31に及ぶことがない。また、下地導体層42の外周端よりも密着層41が外側まで延びて形成されているので、下地導体層42の外周端の応力は密着層41によって緩和され、第1の樹脂層32やバリア層31に直接的に及ぶことがなく、クラックの発生を防止している。
本実施例では、密着層41、下地導体層42、アンダーバンプメタル層43がほぼ同心で、密着層41の直径が140μm、下地導体層42の直径が110μm、アンダーバンプメタル層43の直径が120μmとなるように形成した。各層の材質や厚みにもよるが、密着層41がアンダーバンプメタル層43の外周端よりも数μm程度外側へ延びるように形成すれば概ね十分な効果を得ることができる。
次に、感光性ポリイミドを用いて300℃でキュアすることにより、図6(d)に示すように厚さ2.5μmの第2の樹脂層51を形成した。第2の樹脂層51は第1の樹脂層32を覆っているとともに、半田密着層44上に開口部を有している。
このとき、第2の樹脂層51がアンダーバンプメタル層43の下に入り込む構造となる。これにより、半田リフローなどの後のプロセスで熱応力を受けても、アンダーバンプメタル層43の外周端に発生する応力をアンダーバンプメタル層43の下に入り込んだポリイミド樹脂が緩和し、保護層(第1の樹脂層32およびバリア層31)側に大きな応力が及ぶことがなく、クラックの発生を防止できる。
次に、半田密着層44の開口部に印刷法によってSn−Ag−Cu系の半田ペーストを塗布してからリフロー処理を行うことによって半田バンプ52を形成して、図5に示す薄膜キャパシタが完成した。
次に、本発明の第3の実施例について説明する。図7は第3の実施例に係る薄膜キャパシタの製造工程を示す断面図である。なお、図7においては図1ないし図6と同一の符号を使用し、実施例1、2と共通する部分については適宜説明を省略する。
本実施例の薄膜キャパシタは、構成は実施例1の薄膜キャパシタとほぼ共通しているので、製造方法から説明する。
図7(a)は図3(f)と同一であり、ここまでの製造工程は実施例1と共通である。本実施例ではここで図7(b)に示すように、スパッタ法によって厚さ100nmのTiからなる密着層41と、厚さ2μmのCuからなる下地導体層42とを順に成膜した。本実施例においては後述するようにアンダーバンプメタル層をリフトオフ法によって成膜するため、アンダーバンプメタル層の膜厚を厚くすることが難しいので、下地導体層42を実施例1,2よりも厚く成膜することによって引き出し導体の半田喰われを防止する。
次に、下地導体層42上にレジストを塗布して露光および現像を行ってレジストを所定の形状にパターニングしてから厚さ600nmのNiおよび厚さ200nmのAuを成膜し、Ni膜およびAu膜の一部をレジストとともに除去することによって、図7(c)に示すように、Niからなるアンダーバンプメタル層43とAuからなる半田密着層44とを形成した。なお、リフトオフ法でNiを成膜する場合、膜厚を厚くするとNiの応力によってレジストが下地導体層42から剥離してしまうため、アンダーバンプメタル層43の膜厚は実施例1,2よりも薄い600nmとした。
次に、アンダーバンプメタル層43よりも径の大きいレジストパターンを形成してウェットエッチングを行って下地導体層42の一部を除去し、さらにレジストパターンを残した状態で反応性イオンエッチング(RIE)によって密着層41の一部を除去した。これにより、図7(d)に示すように、下地導体層42はアンダーバンプメタル層43よりも大径に形成され、密着層41は下地導体層42よりも大径に形成される。そのメカニズムについては実施例1で説明したとおりである。
本実施例では、密着層41、下地導体層42、アンダーバンプメタル層43がほぼ同心で、密着層41の直径が160μm、下地導体層42の直径が140μm、アンダーバンプメタル層43の直径が120μmとなるように形成した。各層の材質や厚みにもよるが、端面が数μm程度ずれるように形成すれば概ね十分な効果を得ることができる。
次に、実施例1,2と同じ方法で図8に示すように第2の樹脂層51および半田バンプ52を形成して薄膜キャパシタが完成した。本実施例の薄膜キャパシタにおいても、実施例1で説明した作用と同様の作用により、クラックの発生を防止できる。
なお、上記実施例は本発明の例示に過ぎず、本発明が上記実施例に限定されるものではない。例えば、密着層としては保護層と引き出し導体の密着性を確保できる材料であればTiに限定されず、具体的には例えばCrを用いてもよい。アンダーバンプメタル層には半田喰われしにくい材料を用いることが好ましく、Niの他にFe,Fe−Ni合金などであってもよい。また、上記実施例では、保護層がバリア層と第1の樹脂層の2層構造になっているが、単層構造であっても、3層以上の多層構造であってもかまわない。
本発明の第1の実施例に係る薄膜キャパシタを示す断面図である。 本発明の第1の実施例に係る薄膜キャパシタの要部を拡大して示す断面図である。 本発明の第1の実施例に係る薄膜キャパシタの製造工程を示す断面図である。 本発明の第1の実施例に係る薄膜キャパシタの製造工程を示す断面図である。 本発明の第2の実施例に係る薄膜キャパシタを示す断面図である。 本発明の第2の実施例に係る薄膜キャパシタの製造工程を示す断面図である。 本発明の第3の実施例に係る薄膜キャパシタの製造工程を示す断面図である。 本発明の第3の実施例に係る薄膜キャパシタを示す断面図である。 従来の薄膜キャパシタを示す断面図である。
符号の説明
10 基板
11 基板密着層
20 キャパシタ部
21 下部電極
22 誘電体薄膜
23 上部電極
24 拡散抑制層
30 保護層
31 バリア層
32 第1の樹脂層
41 密着層
42 下地導体層
43 アンダーバンプメタル層
44 半田密着層
51 第2の樹脂層
52 半田バンプ

Claims (5)

  1. 基板と、
    少なくとも2層の電極層と少なくとも1層の誘電体薄膜とを有してなり前記基板上に形成されたキャパシタ部と、
    前記キャパシタ部を覆うように形成された保護層と、
    前記保護層を貫通し前記キャパシタ部のいずれかの電極層に接続する引き出し導体と、を有する薄膜キャパシタであって、
    前記引き出し導体は前記電極層に接触している側から順に少なくとも密着層と、下地導体層と、アンダーバンプメタル層と、からなり、
    前記密着層は前記下地導体層および前記アンダーバンプメタル層よりも薄く、
    前記下地導体層の外周端と前記アンダーバンプメタル層の外周端がずらされているとともに、前記密着層の外周端は前記下地導体層および前記アンダーバンプメタル層の外周端よりも外側まで延びて形成されていることを特徴とする薄膜キャパシタ。
  2. 前記下地導体層の外周端は、前記アンダーバンプメタル層の外周端よりも外側まで延びて形成されていることを特徴とする請求項1に記載の薄膜キャパシタ。
  3. 前記アンダーバンプメタル層は、Niからなることを特徴とする請求項1あるいは請求項2に記載の薄膜キャパシタ。
  4. 前記保護層は、窒化ケイ素からなる層を備えてなることを特徴とする請求項1ないし請求項3のうちいずれか一項に記載の薄膜キャパシタ。
  5. 前記引き出し導体上に半田バンプを備えることを特徴とする請求項1ないし請求項4のうちいずれか一項に記載の薄膜キャパシタ。
JP2005270704A 2005-09-16 2005-09-16 薄膜キャパシタ Active JP4956947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005270704A JP4956947B2 (ja) 2005-09-16 2005-09-16 薄膜キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270704A JP4956947B2 (ja) 2005-09-16 2005-09-16 薄膜キャパシタ

Publications (2)

Publication Number Publication Date
JP2007081325A true JP2007081325A (ja) 2007-03-29
JP4956947B2 JP4956947B2 (ja) 2012-06-20

Family

ID=37941269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270704A Active JP4956947B2 (ja) 2005-09-16 2005-09-16 薄膜キャパシタ

Country Status (1)

Country Link
JP (1) JP4956947B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990682A (ja) * 1982-11-15 1984-05-25 三菱電機株式会社 郵便番号処理回路
JP2008277520A (ja) * 2007-04-27 2008-11-13 Murata Mfg Co Ltd 薄膜電子部品
JP2010225849A (ja) * 2009-03-24 2010-10-07 Murata Mfg Co Ltd 薄膜キャパシタ
JP2011040571A (ja) * 2009-08-11 2011-02-24 Murata Mfg Co Ltd 誘電体薄膜素子
JP2011044613A (ja) * 2009-08-21 2011-03-03 Tdk Corp 電子部品及びその製造方法
JP2011077343A (ja) * 2009-09-30 2011-04-14 Tdk Corp 薄膜コンデンサ
CN102473521A (zh) * 2009-07-22 2012-05-23 株式会社村田制作所 电介质薄膜元件及其制造方法
CN103700492A (zh) * 2013-12-21 2014-04-02 铜陵源丰电子有限责任公司 一种快捷安装的薄膜电容器
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法
JP2015070058A (ja) * 2013-09-27 2015-04-13 株式会社村田製作所 積層薄膜キャパシタの製造方法
KR101680458B1 (ko) * 2015-03-24 2016-11-29 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
WO2018123926A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
CN109196610A (zh) * 2017-02-17 2019-01-11 株式会社村田制作所 薄膜器件以及薄膜器件的制造方法
KR20190067241A (ko) 2017-02-21 2019-06-14 티디케이가부시기가이샤 박막 커패시터
US10340088B2 (en) 2017-02-21 2019-07-02 Tdk Corporation Thin-film capacitor
JP2019179794A (ja) * 2018-03-30 2019-10-17 Tdk株式会社 薄膜キャパシタ
US10483345B2 (en) 2017-02-13 2019-11-19 Tdk Corporation Electronic component embedded substrate
KR20200012961A (ko) 2017-05-31 2020-02-05 티디케이가부시기가이샤 박막 콘덴서 및 박막 콘덴서의 제조 방법
US10813220B2 (en) 2017-02-13 2020-10-20 Tdk Corporation Electronic component embedded substrate
WO2020230414A1 (ja) * 2019-05-13 2020-11-19 株式会社村田製作所 キャパシタ
WO2022239712A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185444A (ja) * 1999-12-24 2001-07-06 Kyocera Corp 薄膜電子部品
JP2001313295A (ja) * 2000-04-28 2001-11-09 Denso Corp パターン形成方法
JP2001345234A (ja) * 2000-03-29 2001-12-14 Kyocera Corp 薄膜電子部品および積層薄膜電子部品並びに基板
JP2002222925A (ja) * 2001-01-26 2002-08-09 Fujitsu Ltd キャパシタ及び半導体装置
JP2003347157A (ja) * 2002-05-30 2003-12-05 Kyocera Corp 薄膜電子部品
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185444A (ja) * 1999-12-24 2001-07-06 Kyocera Corp 薄膜電子部品
JP2001345234A (ja) * 2000-03-29 2001-12-14 Kyocera Corp 薄膜電子部品および積層薄膜電子部品並びに基板
JP2001313295A (ja) * 2000-04-28 2001-11-09 Denso Corp パターン形成方法
JP2002222925A (ja) * 2001-01-26 2002-08-09 Fujitsu Ltd キャパシタ及び半導体装置
JP2003347157A (ja) * 2002-05-30 2003-12-05 Kyocera Corp 薄膜電子部品
JP2004214589A (ja) * 2002-11-14 2004-07-29 Fujitsu Ltd 薄膜キャパシタおよびその製造方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990682A (ja) * 1982-11-15 1984-05-25 三菱電機株式会社 郵便番号処理回路
JP2008277520A (ja) * 2007-04-27 2008-11-13 Murata Mfg Co Ltd 薄膜電子部品
JP2010225849A (ja) * 2009-03-24 2010-10-07 Murata Mfg Co Ltd 薄膜キャパシタ
US9018732B2 (en) 2009-07-22 2015-04-28 Murata Manufacturing Co., Ltd. Dielectric thin film element and method for producing the same
CN102473521A (zh) * 2009-07-22 2012-05-23 株式会社村田制作所 电介质薄膜元件及其制造方法
JP2011040571A (ja) * 2009-08-11 2011-02-24 Murata Mfg Co Ltd 誘電体薄膜素子
JP2011044613A (ja) * 2009-08-21 2011-03-03 Tdk Corp 電子部品及びその製造方法
JP2011077343A (ja) * 2009-09-30 2011-04-14 Tdk Corp 薄膜コンデンサ
JP2014090077A (ja) * 2012-10-30 2014-05-15 Murata Mfg Co Ltd 薄膜キャパシタおよびその製造方法
JP2015070058A (ja) * 2013-09-27 2015-04-13 株式会社村田製作所 積層薄膜キャパシタの製造方法
CN103700492B (zh) * 2013-12-21 2016-06-15 铜陵源丰电子有限责任公司 一种快捷安装的薄膜电容器
CN103700492A (zh) * 2013-12-21 2014-04-02 铜陵源丰电子有限责任公司 一种快捷安装的薄膜电容器
KR101680458B1 (ko) * 2015-03-24 2016-11-29 앰코 테크놀로지 코리아 주식회사 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
WO2018123926A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
JP6399270B1 (ja) * 2016-12-28 2018-10-03 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
US11587734B2 (en) 2016-12-28 2023-02-21 Murata Manufacturing Co., Ltd. Thin-film device having a close-contact layer covering part of a wiring electrode, and method of manufacturing thin-film device
US10483345B2 (en) 2017-02-13 2019-11-19 Tdk Corporation Electronic component embedded substrate
US10813220B2 (en) 2017-02-13 2020-10-20 Tdk Corporation Electronic component embedded substrate
JPWO2018150781A1 (ja) * 2017-02-17 2019-02-21 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
CN109196610B (zh) * 2017-02-17 2021-01-12 株式会社村田制作所 薄膜器件以及薄膜器件的制造方法
CN109196610A (zh) * 2017-02-17 2019-01-11 株式会社村田制作所 薄膜器件以及薄膜器件的制造方法
US10978249B2 (en) 2017-02-17 2021-04-13 Murata Manufacturing Co, Ltd. Thin-film device and method of manufacturing thin-film device
KR20190067241A (ko) 2017-02-21 2019-06-14 티디케이가부시기가이샤 박막 커패시터
US11114249B2 (en) 2017-02-21 2021-09-07 Tdk Corporation Thin-film capacitor
US10340088B2 (en) 2017-02-21 2019-07-02 Tdk Corporation Thin-film capacitor
KR20200012961A (ko) 2017-05-31 2020-02-05 티디케이가부시기가이샤 박막 콘덴서 및 박막 콘덴서의 제조 방법
US11276531B2 (en) 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor
JP2019179794A (ja) * 2018-03-30 2019-10-17 Tdk株式会社 薄膜キャパシタ
WO2020230414A1 (ja) * 2019-05-13 2020-11-19 株式会社村田製作所 キャパシタ
JPWO2020230414A1 (ja) * 2019-05-13 2020-11-19
CN113841211A (zh) * 2019-05-13 2021-12-24 株式会社村田制作所 电容器
JP7197001B2 (ja) 2019-05-13 2022-12-27 株式会社村田製作所 キャパシタ
CN113841211B (zh) * 2019-05-13 2023-04-14 株式会社村田制作所 电容器
WO2022239712A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
JP4956947B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
JP4956947B2 (ja) 薄膜キャパシタ
JP4611943B2 (ja) 半導体装置
JP5596919B2 (ja) 半導体装置の製造方法
CN100440460C (zh) 半导体器件及其制造方法
US20080145996A1 (en) Method for Manufacturing Dielectric Thin Film Capacitor
JP2005116885A (ja) 半導体装置及びその製造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
WO2008091023A1 (en) Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP5299158B2 (ja) 誘電体薄膜素子
JP5385452B2 (ja) 半導体装置の製造方法
JP5098422B2 (ja) 薄膜電子部品
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP2006165595A (ja) 半導体装置及びその製造方法
JP7134617B2 (ja) 半導体装置及び半導体装置の製造方法
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
KR900007757B1 (ko) 반도체장치 및 그 제조방법
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP2006049427A (ja) 半導体装置の製造方法
JP4725626B2 (ja) 電子装置の製造方法
JP2021068836A (ja) 半導体装置およびその製造方法
JP2020136344A (ja) 半導体装置およびその製造方法
JP2020047775A (ja) 半導体装置の製造方法および半導体装置
US20070085224A1 (en) Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor
JP2013207067A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4956947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150