WO2020230414A1 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
WO2020230414A1
WO2020230414A1 PCT/JP2020/008961 JP2020008961W WO2020230414A1 WO 2020230414 A1 WO2020230414 A1 WO 2020230414A1 JP 2020008961 W JP2020008961 W JP 2020008961W WO 2020230414 A1 WO2020230414 A1 WO 2020230414A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
convex portion
electrode
lower electrode
capacitor according
Prior art date
Application number
PCT/JP2020/008961
Other languages
English (en)
French (fr)
Inventor
弘 松原
真臣 原田
武史 香川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2021519273A priority Critical patent/JP7197001B2/ja
Priority to CN202080035634.4A priority patent/CN113841211B/zh
Publication of WO2020230414A1 publication Critical patent/WO2020230414A1/ja
Priority to US17/516,774 priority patent/US20220059290A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes

Definitions

  • This disclosure relates to capacitors.
  • MIM Metal Insulator Metal
  • the MIM capacitor is a capacitor having a parallel plate type structure in which an insulator is sandwiched between a lower electrode and an upper electrode.
  • a capacitor in which an insulating film 102, a lower electrode 103, a dielectric film 104, and an upper electrode 105 are sequentially formed on a substrate 101, and is formed on these capacitors.
  • a capacitor in which one external electrode 107a is connected to the upper electrode 105 through the protective layer 106, and another external electrode 107b formed through the protective layer 106 is connected to the lower electrode 103.
  • the edge portions 108a and 108b of the external electrodes 107a and 107b may have a convex shape, reflecting the shape of the through opening of the lower protective layer 106.
  • the edge portion of the external electrode may have a convex shape reflecting the shape of the through opening of the protective layer of the lower layer.
  • the external electrodes also have to be made smaller, which makes it difficult to ensure mountability.
  • the present disclosure includes the following aspects.
  • [1] With the board The lower electrode formed on the substrate and The dielectric film formed on the lower electrode and The upper electrode formed on the dielectric film and A protective layer having a through opening formed on the lower electrode, the dielectric film, and the upper electrode.
  • FIG. 1A is a cross-sectional view of the capacitor 1a according to the first embodiment of the present disclosure
  • FIG. 1B is a plan view
  • FIG. 2A is a cross-sectional view of the capacitor 1b according to the second embodiment of the present disclosure
  • FIG. 2B is a plan view
  • FIG. 3A is a cross-sectional view of the capacitor 1c according to the third embodiment of the present disclosure
  • FIG. 3B is a plan view.
  • FIG. 4A is a cross-sectional view of the capacitor 1d according to the fourth embodiment of the present disclosure
  • FIG. 4B is a plan view.
  • 5 (a) is a cross-sectional view of the capacitor 1e according to the fifth embodiment of the present disclosure
  • FIG. 5 (b) is a plan view.
  • FIG. 6 is a cross-sectional view of the capacitor 1f according to the sixth embodiment of the present disclosure.
  • FIG. 7 is a cross-sectional view of the capacitor 1 g according to the seventh embodiment of the present disclosure.
  • FIG. 8 is a cross-sectional view of the capacitor 1h according to the eighth embodiment of the present disclosure.
  • 9 (a) to 9 (i) are cross-sectional views for explaining a method of manufacturing the capacitor 1a according to the first embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view showing the structure of a conventional MIM capacitor.
  • FIG. 1 (a) A cross-sectional view of the capacitor 1a of the first embodiment is shown in FIG. 1 (a), and a plan view is shown in FIG. 1 (b).
  • the capacitor 1a of the present embodiment generally includes a substrate 2, an insulating film 3 provided on the substrate 2, and the insulating film.
  • the lower electrode 4, the dielectric film 5, and the upper electrode 6 are laminated in this order to form a MIM capacitor structure, and a voltage is applied between the lower electrode 4 and the upper electrode 6. Therefore, the electric charge can be accumulated in the dielectric film 5.
  • the current on the external electrode 11a side flows in the order of the external electrode 11a, the seed layer 10a, and the upper electrode 6 (or vice versa).
  • the current on the external electrode 11b side flows in the order of the external electrode 11b-seed layer 10b-lower electrode 4 (or vice versa).
  • the convex portions 9a and 9b are provided at the central portions of the through openings 15a and 15b, respectively.
  • plane view means the case where a capacitor is viewed in a plane perpendicular to the main surface of the substrate from the external electrode side.
  • the external electrodes 11a and 11b are formed up to the outer regions of the through openings 15a and 15b, respectively. That is, the external electrodes 11a and 11b cover the convex portions 9a and 9b, fill the inside of the through openings 15a and 15b, and are also present on the protective layer 8 outside the through openings.
  • the portion on the protective layer and the portion on the convex portion of the external electrode are formed in a convex shape.
  • the outer edge portion and the central portion of the external electrodes 11a and 11b are convex, and the surface of the external electrode has an uneven shape as a whole.
  • the inner edges of the outer edges of the convexly formed outer electrodes 11a and 11b are present inside the inner walls of the through openings 15a and 15b, respectively.
  • the central portions of the convexly formed external electrodes 11a and 11b extend to regions outside the convex portions 9a and 9b, respectively. Since the capacitor of the present disclosure has many irregularities on the surface of the external electrode as compared with the conventional capacitor, the connection area becomes large at the time of solder mounting or the like. Therefore, the capacitor of the present disclosure has a large connection area and is highly mountable.
  • the capacitors of the present disclosure are easy to handle.
  • the external electrode 11a is formed in the forming region of the upper electrode 6, and the external electrodes 11a and 11b and the upper electrode 6 are formed in the forming region of the lower electrode 4.
  • the capacitor 1a as described above is manufactured as follows, for example. Although the following description and FIG. 9 focus on one capacitor element, in reality, a plurality of capacitor elements are simultaneously formed on the substrate. That is, an assembly substrate having a plurality of capacitors is manufactured, and finally each capacitor is individually separated.
  • the substrate 2 is not particularly limited, but is preferably a semiconductor substrate such as a silicon substrate or a gallium arsenide substrate, or an insulating substrate such as glass or alumina.
  • the thickness of the substrate 2 is not particularly limited, but is preferably 50 ⁇ m or more and 300 ⁇ m or less, and more preferably 80 ⁇ m or more and 200 ⁇ m or less.
  • the thickness of the substrate is not particularly limited, but is preferably 50 ⁇ m or more and 300 ⁇ m or less, and more preferably 80 ⁇ m or more and 200 ⁇ m or less.
  • an insulating film 3 is formed on the entire substrate 2 on the substrate 2 (FIG. 9A).
  • the insulating film 3 is provided on the substrate 2 so as to cover the entire substrate.
  • the insulating film 3 can be formed by, for example, a sputtering method or a CVD (chemical vapor deposition) method.
  • the thickness of the insulating film 3 is not particularly limited as long as the substrate 2 and the layer formed on the insulating film can be insulated, and is, for example, 0.05 ⁇ m or more, preferably 0.10 ⁇ m or more.
  • the thickness of the insulating film 3 is preferably 10 ⁇ m or less, more preferably 1.0 ⁇ m or less, still more preferably 0.50 ⁇ m or less, from the viewpoint of reducing the height of the capacitor 1a.
  • the material constituting the insulating film 3 is not particularly limited, but preferred examples thereof include SiO 2 , Si 3 N 4 , Al 2 O 3 , HfO 2 , Ta 2 O 5 , ZrO 2, and the like, SiO 2 , Si. 3 N 4 or Al 2 O 3 is more preferable.
  • the pattern of the lower electrode 4 is formed on the insulating film 3 (FIG. 9 (a)).
  • the lower electrode 4 is provided on the insulating film 3 in a region other than the outer edge portion of the insulating film 3. In other words, when viewed in a plan view, the lower electrode 4 is provided in a region inside the region occupied by the substrate 2 and the insulating film 3. By not forming the lower electrode to the end of the insulating film and the substrate, it is possible to prevent the lower electrode 4 from being exposed on the end face of the capacitor 1a and short-circuiting with other parts or the like.
  • the method of forming the pattern of the lower electrode 4 can be performed by, for example, a lift-off method, a plating method, sputtering, vapor deposition, photolithography, etching or the like.
  • patterning formation is performed by combining sputtering, photolithography, and etching.
  • the thickness of the lower electrode 4 is not particularly limited, but is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 1 ⁇ m or more and 6 ⁇ m or less.
  • the thickness of the lower electrode is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 1 ⁇ m or more and 6 ⁇ m or less.
  • the material constituting the lower electrode 4 is not particularly limited, but preferably Cu, Ag, Au, Al, Ni, Cr, Ti or an alloy thereof, a conductor containing these, or the like, and Cu, Ag, Au or Al are more preferred.
  • the pattern of the dielectric film 5 is formed on the lower electrode 4 (FIG. 9 (b)).
  • the dielectric film 5 is provided on the entire substrate so as to cover the lower electrode 4.
  • the dielectric film 5 does not exist in the region where the external electrode 11b and the lower electrode 4 are connected.
  • the dielectric film 5 can be formed by, for example, a sputtering method, a CVD method, or the like. Further, the method of forming the pattern of the dielectric film 5 can be performed by, for example, photolithography, etching, or the like.
  • the thickness of the dielectric film 5 is not particularly limited, but is preferably 50 nm or more and 10 ⁇ m or less, and more preferably 0.1 ⁇ m or more and 3.0 ⁇ m or less. Dielectric strength can be enhanced by increasing the thickness of the dielectric film to 50 nm or more. By setting the thickness of the dielectric film to 10 ⁇ m or less, it is possible to suppress a decrease in the mechanical strength of the element due to the stress of the dielectric film, and it is possible to suppress deformation of the capacitor.
  • the material constituting the dielectric film 5 is not particularly limited, but preferably oxides or nitrides such as SiO 2 , Si 3 N 4 , Al 2 O 3 , HfO 2 , Ta 2 O 5 , ZrO 2 and the like. Can be mentioned.
  • the pattern of the upper electrode 6 is formed on the dielectric film 5 (FIG. 9 (c)).
  • the upper electrode 6 is provided on a part of the dielectric film 5.
  • the region where the upper electrode 6 is formed serves as a capacitance forming portion and functions as a capacitor.
  • the method of forming the pattern of the upper electrode 6 is the same as that of the lower electrode 4, for example, and can be performed by a lift-off method, a plating method, sputtering, vapor deposition, photolithography, etching, or the like.
  • patterning formation is performed by combining sputtering, photolithography, and etching.
  • the thickness of the upper electrode 6 is not particularly limited, but for the same reason as that of the lower electrode 4, 0.5 ⁇ m or more and 10 ⁇ m or less is preferable, and 1 ⁇ m or more and 6 ⁇ m or less is more preferable. Further, the thickness of the upper electrode 6 is preferably thinner than the thickness of the lower electrode 4. The length of the upper electrode 6 is preferably shorter than the length of the lower electrode 4. This is because when the thickness of the lower electrode 4 is thin, the equivalent series resistance (ESR) becomes large.
  • ESR equivalent series resistance
  • the material constituting the upper electrode 6 is not particularly limited, but preferably Cu, Ag, Au, Al, Ni, Cr, Ti or an alloy thereof, a conductor containing these, or the like, and Cu, Ag, Au or Al are more preferred.
  • the moisture-resistant film 7 is provided so as to cover the dielectric film 5 and the upper electrode 6.
  • the moisture resistant film 7 does not exist in the region where the external electrode 11a and the upper electrode 6 are connected and the region where the external electrode 11b and the lower electrode 4 are connected.
  • the moisture-resistant film 7 can be formed by, for example, a sputtering method, a CVD method, or the like. Patterning can be performed by, for example, photolithography, etching, or the like.
  • the thickness of the moisture-resistant film 7 is not particularly limited, but is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 1 ⁇ m or more and 3 ⁇ m or less. By setting the thickness of the moisture-resistant film 7 to 0.5 ⁇ m or more, moisture resistance can be more reliably ensured. By reducing the thickness of the moisture-resistant film 7 to 10 ⁇ m or less, it is possible to suppress a decrease in mechanical strength due to film stress, and it is possible to suppress deformation of the capacitor.
  • the material constituting the moisture-resistant film 7 is not particularly limited, but preferably, moisture-resistant materials of Si 3 N 4 and SiO 2 can be mentioned.
  • the pattern of the protective layer 8 is formed on the moisture-resistant film 7 (FIG. 9 (e)).
  • the protective layer 8 has through openings 15a and 15b for forming the external electrodes 11a and 11b, and is provided so as to cover a region other than the portion where the through openings exist. ..
  • the through opening 15a is provided on the upper electrode 6, and the through opening 15b is provided in a region where the upper electrode 6 does not exist.
  • the protective layer 8 can be formed by, for example, spin coating. Further, the method of forming the pattern of the protective layer 8 can be performed by, for example, photolithography, etching, or the like.
  • the thickness of the protective layer 8 is not particularly limited, but is preferably 1 ⁇ m or more and 20 ⁇ m or less, and more preferably 3 ⁇ m or more and 15 ⁇ m or less.
  • the thickness of the protective layer 1 ⁇ m or more By making the thickness of the protective layer 1 ⁇ m or more, the capacitance between the external electrodes 11a and 11b sandwiching the protective layer 8 and the lower electrode 4 is between the lower electrode 4 and the upper electrode 6 sandwiching the dielectric film 5. It is possible to reduce the influence of the voltage fluctuation and the frequency characteristic of the capacitance sandwiching the protective layer 8 on the entire capacitor.
  • By reducing the thickness of the protective layer 8 to 20 ⁇ m or less it becomes possible to use a protective layer material having a low viscosity, the thickness can be easily controlled, and variations in the capacitor capacity can be suppressed.
  • the material constituting the protective layer 8 is not particularly limited, but a resin material such as polyimide is preferable.
  • convex portions 9a and 9b are formed in the through openings 15a and 15b, respectively (FIG. 9 (f)).
  • the convex portions 9a and 9b are provided in the through openings 15a and 15b, respectively.
  • Each convex portion is provided in a columnar shape at the central portion of each through opening.
  • the height of the convex portion is not particularly limited, but is preferably 0.5 ⁇ m or more and 20 ⁇ m or less, and more preferably 2 ⁇ m or more and 15 ⁇ m or less.
  • the height of the convex portion is preferably 0.5 ⁇ m or more and 20 ⁇ m or less, and more preferably 2 ⁇ m or more and 15 ⁇ m or less.
  • the height of the convex portion 9a is equal to the sum of the thicknesses of the moisture-resistant film 7 and the protective layer 8 in the through opening 15a, and the height of the convex portion 9b is in the through opening 15b. It is equal to the sum of the thicknesses of the moisture-resistant film 7, the protective layer 8, and the dielectric film 5.
  • the upper surface of the protective layer 8 and the upper surface of the convex portion 9 are preferably flush with each other.
  • the upper surface of the convex portion is located above the upper surface of the protective layer.
  • the height of the convex portion may be preferably 1.1 times or more and 2.0 times or less, and more preferably 1.2 times or more and 1.5 times or less the height of the through opening.
  • the upper surface of the convex portion is located below the upper surface of the protective layer.
  • the height of the convex portion may be preferably 0.3 times or more and 0.9 times or less, and more preferably 0.5 times or more and 0.8 times or less the height of the through opening.
  • the convex portions 9a and 9b can be formed by, for example, a sputtering method, a CVD method, a spin coating method, or the like. Further, the method of forming the pattern of the convex portions 9a and 9b can be performed by, for example, photolithography, etching or the like.
  • the convex portions 9a and 9b may be formed after the protective layer 8 is formed, or the protective layer 8 may be formed after the convex portions 9a and 9b are formed first. Further, if possible, the convex portions 9a and 9b and the protective layer 8 may be formed at the same time.
  • the material constituting the convex portions 9a and 9b is not particularly limited, and examples thereof include a resin material such as polyimide, a metal material such as Cu, and an inorganic material such as SiO 2 .
  • a resin material such as polyimide
  • a metal material such as Cu
  • an inorganic material such as SiO 2 .
  • the metal material a metal having a low Young's modulus is preferable.
  • the inorganic material a moisture-resistant inorganic material is preferable, and an inorganic material having a low Young's modulus is preferable.
  • the material constituting the convex portions 9a and 9b is a resin material such as polyimide.
  • the resin material when a load is applied to the capacitor 1a, the convex portion exists in the external electrode and the MIM structure, so that the load on the MIM structure is relaxed and the impact resistance is improved.
  • the material constituting the convex portions 9a and 9b may be the same as the material constituting the protective layer 8.
  • the protective layer and the convex portion can be formed at the same time.
  • the material constituting the convex portions 9a and 9b is a metal material such as Cu.
  • a metal material By using a metal material, the contact area of the current path between the external electrode and the upper electrode can be increased, and the Q value can be further increased. Further, by using a metal material having a low Young's modulus, when a load is applied to the capacitor 1a, the convex portion exists in the external electrode and the MIM structure, so that the load on the MIM structure is relaxed and the impact resistance is reduced. Improves sex.
  • the materials constituting the convex portions 9a and 9b are the same as the materials constituting the seed layer described below.
  • the seed formation and the convex portion can be formed at the same time, and the connection between different materials is reduced, so that the contact resistance is reduced.
  • the material constituting the convex portions 9a and 9b is an inorganic material such as SiO 2 .
  • an inorganic material such as SiO 2 .
  • a moisture-resistant inorganic material it is possible to prevent corrosion of the upper electrode due to moisture.
  • an inorganic material having a low Young's modulus when a load is applied to the capacitor 1a, the convex portion exists in the external electrode and the MIM structure, so that the load on the MIM structure is relaxed and the impact resistance is reduced. Sex improves.
  • the convex portion has a square columnar shape, but the capacitor of the present disclosure is not limited to this, and may have an arbitrary shape such as a columnar shape or a triangular columnar shape.
  • a seed layer 10 is formed on the protective layer 8 and the convex portion 9 (FIG. 9 (g)).
  • the seed layer is formed so as to cover the protective layer 8 and the convex portion, and other layers exposed to the through opening.
  • the seed layer forming method can be performed by, for example, a sputtering method, electroless plating, or the like.
  • the thickness of the seed layer is not particularly limited, but is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 1 ⁇ m or more and 3 ⁇ m or less.
  • the thickness of the seed layer is preferably 0.5 ⁇ m or more and 10 ⁇ m or less, and more preferably 1 ⁇ m or more and 3 ⁇ m or less.
  • the material constituting the seed layer is not particularly limited to the material, but Ti and Cu are preferable.
  • the patterns of the external electrodes 11a and 11b are formed at predetermined locations on the seed layer (FIG. 9 (h)).
  • the external electrodes 11a and 11b are formed so as to cover the through openings 15a and 15b and the convex portions 9a and 9b, respectively.
  • the outer edge of the external electrode exists on the upper surface of the protective layer 8. That is, the external electrode covers the convex portion, further covers the bottom surface and the side surface of the through opening, and extends to the upper surface of the protective layer.
  • a semi-additive method can be used as the method for forming the patterns of the external electrodes 11a and 11b.
  • the material constituting the external electrodes 11a and 11b is not particularly limited, but Cu or Al is preferable.
  • the external electrode may have a plating layer of Ni, Au or the like, and preferably has an Au plating layer on the outermost surface.
  • the materials constituting the external electrodes 11a and 11b are materials having a resistivity lower than that of the materials of the lower electrode 4 and the upper electrode 6, and may be, for example, Cu or Al.
  • the unnecessary seed layer is removed so that the external electrodes 11a and 11b are not connected to each other by the seed layer (FIG. 9 (i)).
  • the seed layer is separated into seed layers 10a and 10b located at the respective portions of the external electrodes 11a and 11b.
  • the seed layer can be removed by etching or the like.
  • a collective substrate having a plurality of capacitor elements is manufactured by the above series of steps.
  • the collective substrate is thinned to a desired element thickness by backgrinding. After that, it is individualized by any one of blade dicing, stealth dicing, plasma dicing and the like. That is, it is cut into individual capacitor sizes from the assembly board. In this way, the capacitor 1a of the present disclosure can be obtained.
  • the capacitor 1a according to the first embodiment is manufactured.
  • the thickness of the entire obtained capacitor 1a (including the substrate 2) is preferably 10 ⁇ m or more and 300 ⁇ m or less, and more preferably 20 ⁇ m or more and 200 ⁇ m or less.
  • FIG. 2A A cross-sectional view of a portion of the capacitor 1b of the second embodiment in which the MIM structure exists is shown in FIG. 2A, and a plan view is shown in FIG. 2B.
  • the capacitor 1b of the second embodiment has the same configuration as the capacitor 1a of the first embodiment except that a plurality of convex portions 9a are present.
  • a plurality of convex portions 9b may also be present.
  • the same number of convex portions are provided vertically and horizontally at equal intervals (that is, three each, for a total of nine).
  • the external electrode also has a convex shape.
  • the number and arrangement of the plurality of convex portions are not limited to the illustrated example.
  • the number of convex portions may be 2 or more, preferably 4 or more, and more preferably 9 or more.
  • the convex portion may be arranged in any shape such as a straight line or an annular shape.
  • the region occupied by the convex portion is within the region of the convex portion of the external electrode.
  • the distance between the convex portions may be preferably 1 ⁇ m or more, more preferably 5 ⁇ m or more, and further preferably 10 ⁇ m or more. By setting the distance between the convex portions to 1 ⁇ m or more, it is possible to prevent the unevenness of the surface of the external electrode from being crushed when the external electrode is formed.
  • FIG. 3A A cross-sectional view of a portion of the capacitor 1c of the third embodiment in which the MIM structure exists is shown in FIG. 3A, and a plan view is shown in FIG. 3B.
  • the capacitor 1c of the third embodiment has the first embodiment except that the convex portion 9a is formed in a loop shape in a plan view. It has the same configuration as the capacitor 1a of.
  • the convex portion 9b may also be formed in a loop shape in a plan view.
  • the convex portion is provided in a square closed shape in a plan view.
  • the external electrode also has a convex portion formed in a square closed shape in a plan view.
  • the shape and size of the loop formed by the convex portion are not limited to the illustrated example.
  • the loop may be formed in any shape such as a circle, an ellipse, and a triangle.
  • FIG. 4A A cross-sectional view of a portion of the capacitor 1d of the fourth embodiment in which the MIM structure exists is shown in FIG. 4A, and a plan view is shown in FIG. 4B.
  • the capacitor 1d of the fourth embodiment has a plurality of convex portions 9a, and the plurality of convex portions are the through openings in a plan view. It has the same configuration as the capacitor 1a of the first embodiment, except that it is provided on the outer peripheral portion. Although not shown, a plurality of convex portions 9b may also be present on the outer peripheral portion of the through opening portion, similarly to the convex portions 9a. Such an embodiment is the same as the embodiment in which the plurality of convex portions of the second embodiment are provided on the outer peripheral portion of the through opening in a plan view.
  • the convex portion 9a and 9b By providing a plurality of convex portions 9a and 9b, the number of irregularities on the surface of the external electrodes 11a and 11b increases, and the surface area of the external electrodes increases, so that the mountability is further improved. Further, since the convex portion is arranged on the outer peripheral portion of the through opening, the external electrode formed above the convex portion also has a convex portion on the outer peripheral portion, and the central portion thereof is flat. Become. This facilitates probing.
  • FIG. 5A A cross-sectional view of a portion of the capacitor 1e of the fifth embodiment in which the MIM structure exists is shown in FIG. 5A, and a plan view is shown in FIG. 5B.
  • the convex portion 9a is provided on the outer peripheral portion of the through opening in a loop shape in a plan view.
  • the convex portion 9b may also be formed on the outer peripheral portion of the through opening in a loop shape in a plan view.
  • Such an embodiment is the same as the embodiment in which the loop-shaped convex portion of the third embodiment is provided on the outer peripheral portion of the through opening in a plan view.
  • the "outer peripheral portion of the through opening” is a region located on the most side surface side of the through opening when the through openings are viewed in a plan view and the surfaces facing each other are divided into six equal parts, or the through openings. A region in which a part of a convex portion is formed within 30 ⁇ m from the side surface of the above.
  • FIG. 6 shows a cross-sectional view of a portion of the capacitor 1f of the sixth embodiment in which the MIM structure exists.
  • the capacitor 1f of the sixth embodiment has the fourth embodiment or the fourth embodiment except that the moisture-resistant film 17a is provided between the convex portion 9a and the upper electrode 6. It has the same configuration as the capacitor of the form.
  • a moisture resistant film 17b may be similarly provided between the convex portion 9b and the lower electrode 4.
  • the moisture-resistant films 17a and 17b may be formed at the same time as the moisture-resistant film 7, or may be formed separately.
  • the materials constituting the moisture-resistant films 17a and 17b are the same as those listed as the materials constituting the moisture-resistant film 7.
  • the moisture-resistant films 17a and 17b and the moisture-resistant film 7 may be the same material or different materials, but are preferably the same material.
  • FIG. 7 shows a cross-sectional view of a portion of the capacitor 1 g of the seventh embodiment in which the MIM structure exists.
  • the capacitor 1g of the seventh embodiment has the same configuration as the capacitor of the sixth embodiment except that the moisture resistant film 17a is changed to the metal film 18a.
  • a metal film 18b may be similarly provided between the convex portion 9b and the lower electrode 4.
  • the metal films 18a and 18b are preferably in contact with the seed layers 10a and 10b, respectively, and are electrically connected to each other.
  • the metal films 18a and 18b may be formed at the same time as the seed layer, or may be formed separately. Further, the materials constituting the metal films 18a and 18b may be the same as those mentioned as the materials constituting the lower electrode or the seed layer. In a preferred embodiment, the material constituting the metal films 18a, 18b can be a metal having a low Young's modulus. By using a metal material having a low Young's modulus, when a load is applied to 1 g of the capacitor, the load on the MIM structure is relaxed and the impact resistance is improved.
  • the capacitor 1h of the eighth embodiment has the same configuration as the capacitor 1a of the first embodiment except that the convex portions 21a and 21b have a reverse taper shape.
  • the convex portions 21a and 21b have a reverse taper shape.
  • Example The capacitor shown in FIG. 4 was manufactured according to the manufacturing method shown in FIG. 9, except that the number and arrangement locations of the convex portions were adjusted to the structure shown in FIG.
  • the configuration of the manufactured capacitor is shown below.
  • Substrate Silicon substrate, 200 ⁇ m Insulating film: SiO 2 , 1 ⁇ m Lower electrode: Cu, 3 ⁇ m Dielectric film: Si 3 N 4 , 3 ⁇ m Upper electrode: Cu, 3 ⁇ m Moisture resistant film: SiO 2 , 2 ⁇ m
  • Protective layer Polyimide convex part: Polyimide seed layer: Cu, 1 ⁇ m External electrode: Ni, Au plating
  • Comparative Example As a comparative example, a capacitor was manufactured in the same manner as in the examples except that the convex portion was not formed. The capacitor of the comparative example did not have unevenness due to the convex portion on the surface of the external electrode.
  • Test Example The failure rate when the capacitors of the Examples and Comparative Examples obtained above were mounted on a substrate by reflow processing was investigated. Specifically, the capacitance was measured after reflowing the capacitor with a mounter, and the capacitor deviating from the reference value was counted as a failure. The results are shown in the table below.
  • capacitors of the present disclosure are highly mountable, they are suitably used in various electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極と、前記下部電極、前記誘電体膜および前記上部電極上に形成された、貫通開口部を有する保護層と、前記貫通開口部内に形成された凸状部と、前記貫通開口部および前記凸状部を覆うように形成された外部電極とを有することを特徴とするキャパシタを提供する。

Description

キャパシタ
　本開示は、キャパシタに関する。
　半導体集積回路に用いられる代表的なキャパシタ素子として、例えばＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）キャパシタがよく知られている。ＭＩＭキャパシタは、絶縁体を下部電極と上部電極とで挟んだ平行平板型の構造を有するキャパシタである。
　例えば、特許文献１には、図１０に示すように、基板１０１上に絶縁膜１０２、下部電極１０３、誘電体膜１０４、上部電極１０５が順次形成されたキャパシタであって、これらの上に形成された保護層１０６を貫通して、一の外部電極１０７ａが上記上部電極１０５に、上記保護層１０６を貫通して形成された別の外部電極１０７ｂが上記下部電極１０３に、それぞれ接続されたキャパシタが開示されている。このようなキャパシタは、外部電極１０７ａ，１０７ｂのそれぞれのエッジ部分１０８ａ，１０８ｂが、下層の保護層１０６の貫通開口部の形状を反映して、凸形状となり得る。
国際公開第２０１８／００３４４５号
　上記したように、特許文献１に記載のようなキャパシタは、外部電極のエッジ部分が、下層の保護層の貫通開口部の形状を反映して、凸形状となり得る。チップ小型化に伴い、外部電極も小さくせざるを得なくなり、実装性を確保することが困難になる。
　従って、本開示は、実装性が高いＭＩＭキャパシタを提供することを目的とする。
　本開示は以下の態様を含む。
［１］　基板と、
　前記基板上に形成された下部電極と、
　前記下部電極上に形成された誘電体膜と、
　前記誘電体膜上に形成された上部電極と、
　前記下部電極、前記誘電体膜および前記上部電極上に形成された、貫通開口部を有する保護層と、
　前記貫通開口部内に形成された凸状部と、
　前記貫通開口部および前記凸状部を覆うように形成された外部電極と
を有することを特徴とするキャパシタ。
［２］　前記凸状部は、柱状である、上記［１］に記載のキャパシタ。
［３］　前記柱状の凸状部は、前記貫通開口部内に複数設けられている、上記［２］に記載のキャパシタ。
［４］　前記柱状の凸状部は、前記貫通開口部の外周部に設けられている、上記［３］に記載のキャパシタ。
［５］　前記凸状部は、ループ状である、上記［１］に記載のキャパシタ。
［６］　前記ループ状の凸状部は、前記貫通開口部の外周部に設けられている、上記［５］に記載のキャパシタ。
［７］　前記凸状部は、逆テーパーを有する、上記［１］～［６］のいずれか１つに記載のキャパシタ。
［８］　前記凸状部の下に金属膜が設けられている、上記［１］～［７］のいずれか１つに記載のキャパシタ。
［９］　前記凸状部の下に耐湿膜が設けられている、上記［１］～［８］のいずれか１つに記載のキャパシタ。
［１０］　前記凸状部は、樹脂により形成されている、上記［１］～［９］のいずれか１つに記載のキャパシタ。
［１１］　前記凸状部は、金属により形成されている、上記［１］～［９］のいずれか１つに記載のキャパシタ。
［１２］　前記凸状部は、耐湿性材料により形成されている、上記［１］～［９］のいずれか１つに記載のキャパシタ。
［１３］　前記保護層の下に耐湿膜が設けられている、上記［１］～［１２］のいずれか１つに記載のキャパシタ。
［１４］　前記外部電極の下にシード層が設けられている、上記［１］～［１３］のいずれか１つに記載のキャパシタ。
［１５］　平面視において、前記下部電極が存在する領域内に前記上部電極が存在し、前記上部電極が存在する領域内に前記外部電極が存在する、上記［１］～［１４］のいずれか１つに記載のキャパシタ。
　本開示によれば、実装性が高いＭＩＭキャパシタを提供することができる。
図１（ａ）は、本開示の第１実施形態であるキャパシタ１ａの断面図であり、図１（ｂ）は、平面図である。 図２（ａ）は、本開示の第２実施形態であるキャパシタ１ｂの断面図であり、図２（ｂ）は、平面図である。 図３（ａ）は、本開示の第３実施形態であるキャパシタ１ｃの断面図であり、図３（ｂ）は、平面図である。 図４（ａ）は、本開示の第４実施形態であるキャパシタ１ｄの断面図であり、図４（ｂ）は、平面図である。 図５（ａ）は、本開示の第５実施形態であるキャパシタ１ｅの断面図であり、図５（ｂ）は、平面図である。 図６は、本開示の第６実施形態であるキャパシタ１ｆの断面図である。 図７は、本開示の第７実施形態であるキャパシタ１ｇの断面図である。 図８は、本開示の第８実施形態であるキャパシタ１ｈの断面図である。 図９（ａ）～（ｉ）は、本開示の第１実施形態であるキャパシタ１ａの製造方法を説明するための断面図である。 図１０は、従来のＭＩＭキャパシタの構造を示す断面図である。
　以下、本開示のキャパシタについて、図面を参照しながら詳細に説明する。但し、本開示のキャパシタおよび各構成要素の形状および配置等は、図示する例に限定されない。
（第１実施形態）
　第１実施形態のキャパシタ１ａの断面図を図１（ａ）に、平面図を図１（ｂ）に示す。
　図１（ａ）および図１（ｂ）に示されるように、本実施形態のキャパシタ１ａは、概略的には、基板２と、該基板２上に設けられた絶縁膜３と、該絶縁膜３上に設けられた下部電極４と、該下部電極４上に設けられた誘電体膜５と、該誘電体膜５上に設けられた上部電極６と、該誘電体膜５および該上部電極６上に設けられた耐湿膜７と、該耐湿膜７上に設けられた貫通開口部１５ａ，１５ｂを有する保護層８と、該貫通開口部１５ａ，１５ｂのそれぞれの中に設けられた凸状部９ａ，９ｂと、該貫通開口部１５ａ，１５ｂの側面上および凸状部９ａ，９ｂ上に設けられたシード層１０ａ，１０ｂと、該シード層１０ａ，１０ｂ上に設けられた外部電極１１ａ，１１ｂを有する。キャパシタ１ａにおいて、下部電極４と誘電体膜５と上部電極６とは、この順に積層されており、ＭＩＭキャパシタ構造を構成しており、下部電極４と上部電極６の間に電圧を印加することにより、誘電体膜５に電荷を蓄積することができる。外部電極１１ａ側の電流は、外部電極１１ａ－シード層１０ａ－上部電極６の順（またはこの逆）に流れる。一方、外部電極１１ｂ側の電流は、外部電極１１ｂ－シード層１０ｂ－下部電極４の順（またはこの逆）に流れる。
　平面視において、凸状部９ａ，９ｂは、それぞれ、貫通開口部１５ａ，１５ｂの中央部に設けられている。尚、本明細書において、「平面視」とは、キャパシタを外部電極側から基板の主面に垂直に平面視した場合をいう。外部電極１１ａ，１１ｂは、それぞれ、貫通開口部１５ａ，１５ｂの外側の領域まで形成されている。即ち、外部電極１１ａ，１１ｂは、凸状部９ａ，９ｂを覆い、貫通開口部１５ａ，１５ｂの内部を埋め、さらに貫通開口部の外側の保護層８上にも存在する。外部電極の保護層上の部分および凸状部上の部分は、凸状に形成されている。即ち、外部電極１１ａ，１１ｂの外縁部および中央部は、凸状になっており、外部電極表面は、全体として凹凸形状を有している。凸状に形成された外部電極１１ａ，１１ｂの外縁部の内側の縁は、それぞれ、貫通開口部１５ａ，１５ｂの内壁よりも内側に存在する。また、凸状に形成された外部電極１１ａ，１１ｂの中央部は、それぞれ、凸状部９ａ，９ｂよりも外側の領域まで存在する。本開示のキャパシタは、従来のキャパシタと比較して、外部電極表面の凹凸が多く存在するので、はんだ実装時等に接続面積が大きくなる。従って、本開示のキャパシタは、接続面積が大きく、実装性が高い。また、実装時などに、外部電極に荷重がかかる場合には、図１０に記載のような従来のキャパシタは、外部電極の外縁部に存在する凸形状部分に上記荷重が集中し、耐荷重性が低くなり得る。一方、本開示のキャパシタは、凸形状部分が外縁部だけではなく、中央部にも存在することから、荷重が外縁部だけではなく中央部にも分散され、耐荷重性が高くなる。従って、本開示のキャパシタは、取り扱いが容易である。
　また、平面視において、外部電極１１ａは、上部電極６の形成領域内に形成されており、外部電極１１ａ，１１ｂおよび上部電極６は、下部電極４の形成領域内に形成されている。このような外部電極、上部電極および下部電極をこのような形状に形成することにより、浮遊容量を抑制し、キャパシタ１ａの容量精度を高めることが可能になる。
　上記のようなキャパシタ１ａは、例えば以下のようにして製造される。尚、下記の説明および図９においては、１つのキャパシタ素子に着目して記載しているが、実際には、基板上に複数のキャパシタ素子が同時に形成される。即ち、キャパシタを複数有する集合基板が製造され、最後に各キャパシタに個片化される。
　まず、基板２を準備する。
　上記基板２は、特に限定されないが、好ましくは、シリコン基板またはガリウム砒素基板等の半導体基板、ガラスまたはアルミナ等の絶縁性基板であり得る。
　上記基板２の厚さは、特に限定されないが、好ましくは５０μｍ以上３００μｍ以下、より好ましくは８０μｍ以上２００μｍ以下である。基板の厚さを５０μｍ以上にすることにより、基板の機械的強度を高くすることができ、キャパシタの製造において、バックグラインドまたはダイシング時に、基板に割れまたは欠けが生じにくくなる。基板の厚さを３００μｍ以下とすることにより、キャパシタの縦、横の長さよりも薄くすることが可能になり、キャパシタの実装時のハンドリングが容易になる。
　次に、上記基板２上に基板全体に絶縁膜３を形成する（図９（ａ））。
　本実施形態において、上記絶縁膜３は、上記基板２上に基板全体を覆うように設けられている。
　上記絶縁膜３の形成は、例えば、スパッタリング法やＣＶＤ（化学的気相堆積）法などで行うことができる。
　上記絶縁膜３の厚さは、基板２と絶縁膜の上に形成される層が絶縁できる限り特に限定されず、例えば、０．０５μｍ以上、好ましくは０．１０μｍ以上である。また、絶縁膜３の厚さは、キャパシタ１ａの低背化の観点から、好ましくは１０μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．５０μｍ以下である。
　上記絶縁膜３を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２等が挙げられ、ＳｉＯ２、Ｓｉ３Ｎ４またはＡｌ２Ｏ３がより好ましい。
　次に、上記絶縁膜３上に、下部電極４のパターンを形成する（図９（ａ））。
　本実施形態において、上記下部電極４は、上記絶縁膜３上に、絶縁膜３の外縁部以外の領域に設けられている。換言すれば、平面視した場合に、下部電極４は、基板２および絶縁膜３が占める領域よりも内側の領域に設けられている。下部電極を絶縁膜および基板の端まで形成しないことにより、キャパシタ１ａの端面に下部電極４が露出し、他の部品などとショートすることを防止することができる。
　上記下部電極４のパターン形成の方法は、例えばリフトオフ法、めっき法、スパッタ、蒸着、フォトリソグラフィー、エッチング等により行うことができる。例えば、パターニング形成は、スパッタ、フォトリソグラフィー、およびエッチングを組み合わせて行われる。
　上記下部電極４の厚さは、特に限定されないが、０．５μｍ以上１０μｍ以下が好ましく、１μｍ以上６μｍ以下がさらに好ましい。下部電極の厚さを０．５μｍ以上にすることにより、電極の抵抗を低減することができ、キャパシタの高周波特性への影響を抑制することができる。下部電極の厚さを１０μｍ以下とすることにより、電極の応力による素子の機械的強度の低下を抑制することができ、キャパシタの変形を抑制することができる。
　上記下部電極４を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、もしくはＴｉまたはこれらの合金、あるいはこれらを含む導電体等が挙げられ、Ｃｕ、Ａｇ、ＡｕまたはＡｌがより好ましい。
　次に、上記下部電極４上に、誘電体膜５のパターンを形成する（図９（ｂ））。
　本実施形態において、上記誘電体膜５は、上記下部電極４を覆うように基板全体に設けられている。ただし、誘電体膜５は、外部電極１１ｂと下部電極４とが接続される領域には存在しない。下部電極の外部電極との接続領域以外の領域を、誘電体膜で覆うことにより、下部電極が意図しない部材と電気的に接触することを防止することができる。
　上記誘電体膜５の形成は、例えば、スパッタリング法、ＣＶＤ法などで行うことができる。また、上記誘電体膜５のパターン形成の方法は、例えばフォトリソグラフィー、エッチング等により行うことができる。
　上記誘電体膜５の厚さは、特に限定はないが、好ましくは５０ｎｍ以上１０μｍ以下、より好ましくは０．１μｍ以上３．０μｍ以下である。誘電体膜の厚さを５０ｎｍ以上にすることにより、絶縁耐性を高めることができる。誘電体膜の厚さを１０μｍ以下とすることにより、誘電体膜の応力による素子の機械的強度の低下を抑制することができ、キャパシタの変形を抑制することができる。
　上記誘電体膜５を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２等の酸化物または窒化物が挙げられる。
　次に、上記誘電体膜５上に、上部電極６のパターンを形成する（図９（ｃ））。
　本実施形態において、上記上部電極６は、上記誘電体膜５上の一部に設けられている。かかる上部電極６が形成された領域が、静電容量形成部となりキャパシタとして機能する。
　上記上部電極６のパターン形成の方法は、例えば、上記下部電極４と同様であり、リフトオフ法、めっき法、スパッタ、蒸着、フォトリソグラフィー、エッチング等により行うことができる。例えば、パターニング形成は、スパッタ、フォトリソグラフィー、およびエッチングを組み合わせて行われる。
　上記上部電極６の厚さは、特に限定されないが、下部電極４と同様の理由から、０．５μｍ以上１０μｍ以下が好ましく、１μｍ以上６μｍ以下がさらに好ましい。また、上部電極６の厚さは、下部電極４の厚さよりも薄いことが好ましい。上部電極６の長さは下部電極４の長さより短いことが好ましい。下部電極４の厚さが薄い場合、等価直列抵抗（ＥＳＲ）が大きくなるためである。
　上記上部電極６を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、もしくはＴｉまたはこれらの合金、あるいはこれらを含む導電体等が挙げられ、Ｃｕ、Ａｇ、ＡｕまたはＡｌがより好ましい。
　次に、上記誘電体膜５および上部電極６上に、耐湿膜７のパターンを形成する（図９（ｄ））。
　本実施形態において、上記耐湿膜７は、上記誘電体膜５および上部電極６を覆うように設けられている。ただし、耐湿膜７は、外部電極１１ａと上部電極６とが接続される領域および外部電極１１ｂと下部電極４とが接続される領域には存在しない。
　上記耐湿膜７の形成は、例えば、スパッタリング法、ＣＶＤ法などで行うことができる。パターニングは、例えばフォトリソグラフィー、エッチング等により行うことができる。
　上記耐湿膜７の厚さは、特に限定されないが、好ましくは０．５μｍ以上１０μｍ以下、より好ましくは１μｍ以上３μｍ以下である。耐湿膜７の厚さを０．５μｍ以上にすることにより、耐湿性をより確実に確保することができる。耐湿膜７の厚さを１０μｍ以下にすることにより、膜応力による機械的強度の低下を抑制することができ、キャパシタの変形を抑制することができる。
　上記耐湿膜７を構成する材料は、特に限定されないが、好ましくは、Ｓｉ３Ｎ４、ＳｉＯ２の耐湿性材料が挙げられる。
　次に、上記耐湿膜７上に、保護層８のパターンを形成する（図９（ｅ））。
　本実施形態において、上記保護層８は、外部電極１１ａ，１１ｂを形成するための貫通開口部１５ａ，１５ｂを有し、当該貫通開口部が存在する箇所以外の領域を覆うように設けられている。上記貫通開口部１５ａは、上部電極６上に設けられ、貫通開口部１５ｂは、上部電極６が存在しない領域に設けられる。
　上記保護層８の形成は、例えば、スピンコートなどで行うことができる。また、上記保護層８のパターン形成の方法は、例えばフォトリソグラフィー、エッチング等により行うことができる。
　上記保護層８の厚さは、特に限定されないが、好ましくは１μｍ以上２０μｍ以下、より好ましくは３μｍ以上１５μｍ以下である。保護層の厚さを１μｍ以上にすることにより、保護層８を挟んだ外部電極１１ａ，１１ｂと下部電極４の間の容量が、誘電体膜５を挟んだ下部電極４と上部電極６の間の容量と比較して小さくなり、保護層８を挟んだ容量の電圧変動や周波数特性がキャパシタ全体に及ぼす影響を小さくすることができる。保護層８の厚さを２０μｍ以下にすることにより、低粘度の保護層材料を使用することが可能になり、厚さの制御が容易になり、キャパシタ容量のばらつきを抑制することができる。
　上記保護層８を構成する材料は、特に限定されないが、好ましくは、ポリイミド等の樹脂材料が挙げられる。
　次に、上記貫通開口部１５ａ，１５ｂ内に、それぞれ、凸状部９ａ，９ｂを形成する（図９（ｆ））。
　本実施形態において、上記凸状部９ａ，９ｂは、それぞれ、貫通開口部１５ａ，１５ｂ内に設けられる。各凸状部は、各貫通開口部の中央部に、柱状に設けられる。
　上記凸状部の高さは、特に限定されないが、好ましくは０．５μｍ以上２０μｍ以下、より好ましくは２μｍ以上１５μｍ以下である。凸状部の高さを０．５μｍ以上にすることにより、外部電極の凹凸による表面積拡大効果を高めることができる。凸状部の高さを２０μｍ以下にすることにより、低粘度の保護層材料を使用することが可能になり、厚さの制御が容易になり、キャパシタ容量のばらつきを抑制することができる。
　好ましい態様において、上記凸状部９ａの高さは、上記貫通開口部１５ａにおける耐湿膜７と保護層８の厚さの和と等しく、上記凸状部９ｂの高さは、貫通開口部１５ｂにおける耐湿膜７と保護層８と誘電体膜５の厚さの和と等しい。換言すれば、保護層８の上面と凸状部９の上面は、面一であることが好ましい。
　別の態様において、上記凸状部の上面は、保護層の上面よりも上方に位置する。かかる態様において、凸状部の高さは、貫通開口部の高さの好ましくは１．１倍以上２．０倍以下、より好ましくは１．２倍以上１．５倍以下であり得る。
　さらに別の態様において、上記凸状部の上面は、保護層の上面よりも下方に位置する。かかる態様において、凸状部の高さは、貫通開口部の高さの好ましくは０．３倍以上０．９倍以下、より好ましくは０．５倍以上０．８倍以下であり得る。
　上記凸状部９ａ，９ｂの形成は、例えば、スパッタリング法、ＣＶＤ法、スピンコート法などで行うことができる。また、上記凸状部９ａ，９ｂのパターン形成の方法は、例えばフォトリソグラフィー、エッチング等により行うことができる。
　尚、上記凸状部９ａ，９ｂは、上記保護層８を形成した後に形成してもよく、あるいは先に凸状部９ａ，９ｂを形成した後に保護層８を形成してもよい。さらに、可能である場合、凸状部９ａ，９ｂおよび保護層８を同時に形成してもよい。
　上記凸状部９ａ，９ｂを構成する材料は、特に限定されないが、例えばポリイミド等の樹脂材料、Ｃｕ等の金属材料、ＳｉＯ２等の無機材料が挙げられる。該金属材料としては、低ヤング率の金属が好ましい。該無機材料としては、耐湿性の無機材料が好ましく、また、低ヤング率の無機材料が好ましい。
　一の態様において、上記凸状部９ａ，９ｂを構成する材料は、ポリイミド等の樹脂材料である。樹脂材料を用いることにより、キャパシタ１ａに荷重がかかった場合に、該凸状部が外部電極とＭＩＭ構造に存在することにより、ＭＩＭ構造への荷重が緩和され、耐衝撃性が向上する。
　かかる態様において、上記凸状部９ａ，９ｂを構成する材料は、保護層８を構成する材料と同じであってもよい。凸状部材料と保護層の材料を同じものとすることにより、保護層と凸状部の形成を同時に行うことができる。
　一の態様において、上記凸状部９ａ，９ｂを構成する材料は、Ｃｕ等の金属材料である。金属材料を用いることにより、外部電極と上部電極との間の電流パスのコンタクト面積を大きくすることができ、Ｑ値をより高めることができる。また、低ヤング率の金属材料を用いることにより、キャパシタ１ａに荷重がかかった場合に、該凸状部が外部電極とＭＩＭ構造に存在することにより、ＭＩＭ構造への荷重が緩和され、耐衝撃性が向上する。
　かかる態様において、上記凸状部９ａ，９ｂを構成する材料は、下記するシード層を構成する材料と同じである。凸状部材料とシード層の材料を同じものとすることにより、シード形成と凸状部の形成を同時に行うことができ、さらに異種材料間の接続が少なくなることから接触抵抗が小さくなる。
　一の態様において、上記凸状部９ａ，９ｂを構成する材料は、ＳｉＯ２等の無機材料である。耐湿性の無機材料を用いることにより、水分による上部電極の腐食を防止することができる。また、低ヤング率の無機材料を用いることにより、キャパシタ１ａに荷重がかかった場合に、該凸状部が外部電極とＭＩＭ構造に存在することにより、ＭＩＭ構造への荷重が緩和され、耐衝撃性が向上する。
　尚、図示する例において、凸状部は四角柱状であるが、本開示のキャパシタはこれに限定されず、例えば円柱状、三角柱状等の任意の形状であり得る。
　次に、上記保護層８および凸状部９上に、シード層１０を形成する（図９（ｇ））。
　本実施形態において、上記シード層は、保護層８および凸状部、ならびに貫通開口部に露出した他の層を覆うように形成される。
　上記シード層の形成方法は、例えば、スパッタリング法、無電解めっきなどで行うことができる。
　上記シード層の厚さは、特に限定されないが、好ましくは０．５μｍ以上１０μｍ以下、より好ましくは１μｍ以上３μｍ以下である。シード層の厚さを０．５μｍ以上にすることにより、その後の外部電極の形成が容易になる。シード層の厚さを１０μｍ以下にすることにより、シード層の応力による素子の機械的強度の低下を抑制することができ、キャパシタの変形を抑制することができる。
　上記シード層を構成する材料は、特に材料に限定されないが、好ましくは、Ｔｉ、Ｃｕが挙げられる。
　次に、上記シード層上の所定の箇所に、外部電極１１ａ，１１ｂのパターンを形成する（図９（ｈ））。
　本実施形態において、上記外部電極１１ａ，１１ｂは、それぞれ、上記貫通開口部１５ａ，１５ｂおよび上記凸状部９ａ，９ｂを覆うように形成される。外部電極の外縁は、保護層８の上面に存在する。即ち、外部電極は、凸状部を覆い、さらに貫通開口部の底面および側面を覆って、保護層の上面まで延在している。
　上記外部電極１１ａ，１１ｂのパターン形成の方法は、例えば、セミアディティブ工法を使用することができる。
　上記外部電極１１ａ，１１ｂを構成する材料は、特に限定されないが、好ましくは、ＣｕまたはＡｌが挙げられる。
　好ましい態様において、外部電極は、Ｎｉ、Ａｕ等のめっき層を有していてもよく、好ましくは最表面にはＡｕめっき層を有する。
　好ましい態様において、上記外部電極１１ａ，１１ｂを構成する材料は、下部電極４および上部電極６の材料よりも抵抗率の低い材料であり、例えばＣｕまたはＡｌであり得る。
　次いで、外部電極１１ａ，１１ｂがシード層により互いに接続されないように、不要なシード層を除去する（図９（ｉ））。その結果、シード層は、外部電極１１ａ，１１ｂのそれぞれの部分に位置するシード層１０ａ，１０ｂに分離する。シード層の除去は、エッチング等により行うことができる。
　上記一連の工程により、複数のキャパシタ素子を有する集合基板が製造される。かかる集合基板を、バックグラインドを行なうことにより、所望の素子厚さにまで薄くする。その後、ブレードダイシング、ステルスダイシング、プラズマダイシングなどのうちのいずれかの方法により個片化する。すなわち、集合基板から個別のキャパシタのサイズに切り分ける。このようにして、本開示のキャパシタ１ａを得ることができる。
　以上のようにして実施形態１に係るキャパシタ１ａが製造される。
　得られたキャパシタ１ａ全体（基板２も含める）の厚さは、好ましくは１０μｍ以上３００μｍ以下、より好ましくは２０μｍ以上２００μｍ以下である。
（第２実施形態）
　第２実施形態のキャパシタ１ｂのＭＩＭ構造が存在する部分の断面図を図２（ａ）に、平面図を図２（ｂ）に示す。
　図２（ａ）および図２（ｂ）に示されるように、第２実施形態のキャパシタ１ｂは、凸状部９ａが複数存在すること以外は、上記第１実施形態のキャパシタ１ａと同様の構成を有する。なお、図示していないが、凸状部９ｂも複数存在してもよい。凸状部９ａ，９ｂを複数設けることにより、外部電極１１ａ，１１ｂの表面の凹凸の数が増え、外部電極の表面積が増えることから、実装性がより向上する。また、キャパシタ１ｂに負荷された荷重がより分散しやすくなることから、耐荷重性がより向上する。
　図示する例においては、凸状部は、等間隔に縦横に同じ数ずつ（即ち、３つずつ計９つ）設けられている。各凸状部の上方において、外部電極も同様に凸形状となっている。尚、本実施形態において、複数の凸状部の数および配置は、図示した例に限定されない。例えば、凸状部の数は、２以上であり、好ましくは４以上、より好ましくは９以上であり得る。また、凸状部の配置は、直線状、環状等、任意の形状に配置してもよい。
　平面視において、凸状部が占める領域は、外部電極の凸形状部分の領域内にある。
　上記凸状部間の距離は、好ましくは１μｍ以上、より好ましくは５μｍ以上、さらに好ましくは１０μｍ以上であり得る。凸状部間の距離を１μｍ以上にすることにより、外部電極形成の際に、外部電極表面の凹凸が潰れることを抑制することができる。
（第３実施形態）
　第３実施形態のキャパシタ１ｃのＭＩＭ構造が存在する部分の断面図を図３（ａ）に、平面図を図３（ｂ）に示す。
　図３（ａ）および図３（ｂ）に示されるように、第３実施形態のキャパシタ１ｃは、凸状部９ａが平面視においてループ状に形成されていること以外は、上記第１実施形態のキャパシタ１ａと同様の構成を有する。なお、図示していないが、凸状部９ｂも同様に平面視においてループ状に形成されていてもよい。凸状部９ａ，９ｂをループ状に設けることにより、外部電極１１ａ，１１ｂの凹凸領域が増え、外部電極の表面積が増えることから、実装性がより向上する。
　図示する例においては、凸状部は、平面視において、四角に閉じた形状に設けられている。各凸状部の上方において、外部電極も同様に、平面視において四角に閉じた形状に凸形状部分が形成されている。尚、本実施形態において、凸状部が為すループの形状および大きさは、図示した例に限定されない。例えば、ループは、円状、楕円状、三角状等の任意の形状に形成してもよい。
（第４実施形態）
　第４実施形態のキャパシタ１ｄのＭＩＭ構造が存在する部分の断面図を図４（ａ）に、平面図を図４（ｂ）に示す。
　図４（ａ）および図４（ｂ）に示されるように、第４実施形態のキャパシタ１ｄは、凸状部９ａが複数存在し、該複数の凸状部が、平面視において貫通開口部の外周部に設けられていること以外は、上記第１実施形態のキャパシタ１ａと同様の構成を有する。なお、図示していないが、凸状部９ｂも、凸状部９ａと同様に、貫通開口部の外周部に複数存在してもよい。かかる実施形態は、第２実施形態の複数の凸状部が、平面視において貫通開口部の外周部に設けられている態様と同様である。凸状部９ａ，９ｂを複数設けることにより、外部電極１１ａ，１１ｂの表面の凹凸の数が増え、外部電極の表面積が増えることから、実装性がより向上する。また、凸状部を、貫通開口部の外周部に配置していることから、その上方に形成される外部電極も同様に、外周部に凸形状部分を有することとなり、その中央部が平坦となる。これによりプロービングが容易になる。
（第５実施形態）
　第５実施形態のキャパシタ１ｅのＭＩＭ構造が存在する部分の断面図を図５（ａ）に、平面図を図５（ｂ）に示す。
　図５（ａ）および図５（ｂ）に示されるように、第５実施形態のキャパシタ１ｅは、凸状部９ａが平面視においてループ状に貫通開口部の外周部に設けられていること以外は、上記第１実施形態のキャパシタ１ａと同様の構成を有する。なお、図示していないが、凸状部９ｂも同様に平面視においてループ状に貫通開口部の外周部に形成されていてもよい。かかる実施形態は、第３実施形態のループ状の凸状部が、平面視において貫通開口部の外周部に設けられている態様と同様である。凸状部９ａ，９ｂをループ状に設けることにより、外部電極１１ａ，１１ｂの凹凸領域が増え、外部電極の表面積が増えることから、実装性がより向上する。また、凸状部を、貫通開口部の外周部に配置していることから、その上方に形成される外部電極も同様に、外周部に凸形状部分を有することとなり、その中央部が平坦となる。これによりプロービングが容易になる。
　尚、上記「貫通開口部の外周部」とは、貫通開口部を平面視し、互いに向き合う面を６等分した場合の、貫通開口部の最も側面側に位置する領域、あるいは、貫通開口部の側面から３０μｍ以内に凸状部の一部が形成されている領域をいう。
（第６実施形態）
　第６実施形態のキャパシタ１ｆのＭＩＭ構造が存在する部分の断面図を図６に示す。
　図６に示されるように、第６実施形態のキャパシタ１ｆは、凸状部９ａと上部電極６との間に耐湿膜１７ａが設けられていること以外は、上記第４実施形態または第４実施形態のキャパシタと同様の構成を有する。なお、図示していないが、凸状部９ｂと下部電極４との間にも、同様に耐湿膜１７ｂを設けてもよい。凸状部と上部電極または下部電極との間に耐湿膜を設けることにより、凸状部から上部電極または下部電極への水分の浸入を防止することができ、耐湿性が向上し、信頼性が向上する。
　かかる耐湿膜１７ａ，１７ｂは、耐湿膜７と同時に形成してもよく、また、別個に形成してもよい。また、耐湿膜１７ａ，１７ｂを構成する材料は、上記耐湿膜７を構成する材料として挙げたものと同様である。耐湿膜１７ａ，１７ｂと耐湿膜７は、同じ材料であっても、異なる材料であってもよいが、好ましくは同じ材料である。
（第７実施形態）
　第７実施形態のキャパシタ１ｇのＭＩＭ構造が存在する部分の断面図を図７に示す。
　図７に示されるように、第７実施形態のキャパシタ１ｇは、耐湿膜１７ａが金属膜１８ａに変更されていること以外は、上記第６実施形態のキャパシタと同様の構成を有する。なお、図示していないが、凸状部９ｂと下部電極４との間にも、同様に金属膜１８ｂを設けてもよい。かかる金属膜１８ａ，１８ｂは、好ましくは、それぞれシード層１０ａ，１０ｂに接触し、電気的に接続されている。凸状部と上部電極または下部電極との間に金属膜を設けることにより、外部電極と上部電極または下部電極間のコンタクト面積を増やすことができ、キャパシタのＱ値が向上する。
　かかる金属膜１８ａ，１８ｂは、シード層と同時に形成してもよく、また、別個に形成してもよい。また、金属膜１８ａ，１８ｂを構成する材料は、上記下部電極またはシード層を構成する材料として挙げたものと同様であり得る。好ましい態様において、金属膜１８ａ，１８ｂを構成する材料は、低ヤング率の金属であり得る。低ヤング率の金属材料を用いることにより、キャパシタ１ｇに荷重がかかった場合に、ＭＩＭ構造への荷重が緩和され、耐衝撃性が向上する。
（第８実施形態）
　第８実施形態のキャパシタ１ｈの断面図を図８に示す。
　図８に示されるように、第８実施形態のキャパシタ１ｈは、凸状部２１ａ，２１ｂが逆テーパー状であること以外は、上記第１実施形態のキャパシタ１ａと同様の構成を有する。凸状部２１ａ，２１ｂを逆テーパー状に形成することにより、外部電極１１ａ，１１ｂと、シード層１０ａ，１０ｂとのコンタクト面積を大きくすることができ、Ｑ値が向上する。
　実施例
　凸状部の数および配置箇所を図４に示す構造に合わせた以外は、図９に示す製造方法に従って、図４に示すキャパシタを製造した。製造したキャパシタの構成を下記に示す。
基板：シリコン基板，２００μｍ
絶縁膜：ＳｉＯ２，１μｍ
下部電極：Ｃｕ，３μｍ
誘電体膜：Ｓｉ３Ｎ４，３μｍ
上部電極：Ｃｕ，３μｍ
耐湿膜：ＳｉＯ２，２μｍ
保護層：ポリイミド
凸状部：ポリイミド
シード層：Ｃｕ，１μｍ
外部電極：Ｎｉ，Ａｕめっき
　比較例
　比較例として、凸状部を形成しないこと以外は実施例と同様にキャパシタを製造した。比較例のキャパシタは、外部電極表面に、凸状部に起因する凹凸を有しなかった。
　試験例
　上記で得られた実施例および比較例のキャパシタを、基板にリフロー処理により実装した場合の故障率を調査した。具体的には、キャパシタをマウンタでリフロー実装後に容量測定を実施し、基準値から外れるキャパシタを故障としてカウントした。結果を下記表に示す。
Figure JPOXMLDOC01-appb-T000001
　本開示のキャパシタは、実装性が高いことから、種々の電子機器に好適に用いられる。
　　１…キャパシタ
　　２…基板
　　３…絶縁膜
　　４…下部電極
　　５…誘電体膜
　　６…上部電極
　　７…耐湿膜
　　８…保護層
　　９ａ，９ｂ…凸状部
　　１０ａ，１０ｂ…シード層
　　１１ａ，１１ｂ…外部電極
　　１５ａ，１５ｂ…貫通開口部
　　１７ａ，１７ｂ…耐湿膜
　　１８ａ，１８ｂ…金属膜
　　１９ａ，１９ｂ…テーパー状凸状部
　　１０１…基板
　　１０２…絶縁膜
　　１０３…下部電極
　　１０４…誘電体膜
　　１０５…上部電極
　　１０６…保護層
　　１０７ａ，１０７ｂ…外部電極
　　１０８ａ，１０８ｂ…エッジ部分

Claims (15)

  1. 　基板と、
    　前記基板上に形成された下部電極と、
    　前記下部電極上に形成された誘電体膜と、
    　前記誘電体膜上に形成された上部電極と、
    　前記下部電極、前記誘電体膜および前記上部電極上に形成された、貫通開口部を有する保護層と、
    　前記貫通開口部内に形成された凸状部と、
    　前記貫通開口部および前記凸状部を覆うように形成された外部電極と
    を有することを特徴とするキャパシタ。
  2. 　前記凸状部は、柱状である、請求項１に記載のキャパシタ。
  3. 　前記柱状の凸状部は、前記貫通開口部内に複数設けられている、請求項２に記載のキャパシタ。
  4. 　前記柱状の凸状部は、前記貫通開口部の外周部に設けられている、請求項３に記載のキャパシタ。
  5. 　前記凸状部は、ループ状である、請求項１に記載のキャパシタ。
  6. 　前記ループ状の凸状部は、前記貫通開口部の外周部に設けられている、請求項５に記載のキャパシタ。
  7. 　前記凸状部は、逆テーパーを有する、請求項１～６のいずれか１項に記載のキャパシタ。
  8. 　前記凸状部の下に金属膜が設けられている、請求項１～７のいずれか１項に記載のキャパシタ。
  9. 　前記凸状部の下に耐湿膜が設けられている、請求項１～８のいずれか１項に記載のキャパシタ。
  10. 　前記凸状部は、樹脂により形成されている、請求項１～９のいずれか１項に記載のキャパシタ。
  11. 　前記凸状部は、金属により形成されている、請求項１～９のいずれか１項に記載のキャパシタ。
  12. 　前記凸状部は、耐湿性材料により形成されている、請求項１～９のいずれか１項に記載のキャパシタ。
  13. 　前記保護層の下に耐湿膜が設けられている、請求項１～１２のいずれか１項に記載のキャパシタ。
  14. 　前記外部電極の下にシード層が設けられている、請求項１～１３のいずれか１項に記載のキャパシタ。
  15. 　平面視において、前記下部電極が存在する領域内に前記上部電極が存在し、前記上部電極が存在する領域内に前記外部電極が存在する、請求項１～１４のいずれか１項に記載のキャパシタ。
PCT/JP2020/008961 2019-05-13 2020-03-03 キャパシタ WO2020230414A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021519273A JP7197001B2 (ja) 2019-05-13 2020-03-03 キャパシタ
CN202080035634.4A CN113841211B (zh) 2019-05-13 2020-03-03 电容器
US17/516,774 US20220059290A1 (en) 2019-05-13 2021-11-02 Capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-090617 2019-05-13
JP2019090617 2019-05-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/516,774 Continuation US20220059290A1 (en) 2019-05-13 2021-11-02 Capacitor

Publications (1)

Publication Number Publication Date
WO2020230414A1 true WO2020230414A1 (ja) 2020-11-19

Family

ID=73289559

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/008961 WO2020230414A1 (ja) 2019-05-13 2020-03-03 キャパシタ

Country Status (4)

Country Link
US (1) US20220059290A1 (ja)
JP (1) JP7197001B2 (ja)
CN (1) CN113841211B (ja)
WO (1) WO2020230414A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024111510A1 (ja) * 2022-11-25 2024-05-30 Tdk株式会社 電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302466A (ja) * 1993-04-15 1994-10-28 Mitsubishi Materials Corp チップ形シリコンコンデンサ
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2008252011A (ja) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd 誘電体キャパシタ
WO2008149622A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ，共振器、フィルタ装置，通信装置、並びに電気回路
JP2017195322A (ja) * 2016-04-22 2017-10-26 ローム株式会社 チップコンデンサ
WO2019026641A1 (ja) * 2017-07-31 2019-02-07 株式会社村田製作所 薄膜コンデンサ及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003445A1 (ja) * 2016-06-28 2018-01-04 株式会社村田製作所 キャパシタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302466A (ja) * 1993-04-15 1994-10-28 Mitsubishi Materials Corp チップ形シリコンコンデンサ
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2008252011A (ja) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd 誘電体キャパシタ
WO2008149622A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation キャパシタ，共振器、フィルタ装置，通信装置、並びに電気回路
JP2017195322A (ja) * 2016-04-22 2017-10-26 ローム株式会社 チップコンデンサ
WO2019026641A1 (ja) * 2017-07-31 2019-02-07 株式会社村田製作所 薄膜コンデンサ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024111510A1 (ja) * 2022-11-25 2024-05-30 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
JPWO2020230414A1 (ja) 2020-11-19
US20220059290A1 (en) 2022-02-24
JP7197001B2 (ja) 2022-12-27
CN113841211A (zh) 2021-12-24
CN113841211B (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
US20220028602A1 (en) Inductor component
KR100647180B1 (ko) 반도체 장치 및 그 제조 방법, 캐패시터 구조체 및 그 제조방법
US10283269B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor mount structure
US10424440B2 (en) Capacitor having an auxiliary electrode
US10867743B2 (en) Coil component
US20110044011A1 (en) Electronic component and manufacturing method thereof
US8324509B2 (en) Electronic component and manufacturing method thereof
JP6856095B2 (ja) キャパシタ
JP6372640B2 (ja) キャパシタ
WO2020230414A1 (ja) キャパシタ
JP7243752B2 (ja) インターポーザー
JP6788847B2 (ja) キャパシタ
JP2017195322A (ja) チップコンデンサ
US20220059646A1 (en) Capacitor
JPWO2019244382A1 (ja) 配線基板および半導体装置
JP7439392B2 (ja) キャパシタ
JP2001284168A (ja) 薄膜電子部品および基板
US11271074B2 (en) Capacitor and method for manufacturing the same
WO2022239722A1 (ja) 半導体装置、マッチング回路及びフィルタ回路
WO2022239717A1 (ja) 半導体装置
WO2024101272A1 (ja) 集積化受動部品、及び集積化受動部品の製造方法
CN112041954B (zh) 电容器集合体
KR20200094716A (ko) 인덕터
JP2020202307A (ja) キャパシタ
JP2003347156A (ja) 薄膜電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20806544

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021519273

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20806544

Country of ref document: EP

Kind code of ref document: A1