JP2020202307A - キャパシタ - Google Patents

Abstract

【課題】複数のキャパシタ構造を含み、各キャパシタ構造のキャパシタンスのばらつきを低減できる薄膜キャパシタの提供。【解決手段】基板と、第１キャパシタおよび第２キャパシタとを有する薄膜キャパシタであって、前記第１キャパシタは、前記基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有し、前記第２キャパシタは、前記基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有し、前記第２電極と第４電極は、互いに大きさまたは形状が異なることを特徴とする、薄膜キャパシタ。【選択図】図１

Description

本開示は、薄膜キャパシタに関する。

携帯電話等、種々の電子機器において、パワーアンプ（以下、「ＰＡ」ともいう）が用いられている。このパワーアンプのおけるインピーダンス整合（以下、「ＰＡマッチング」ともいう）には、複数のキャパシタを含む薄膜キャパシタが用いられる。

上記のような薄膜キャパシタとして、例えば特許文献１には、金属−絶縁体−金属（ＭＩＭ）キャパシタ構造を含む薄膜キャパシタが開示されている。特許文献１の薄膜キャパシタは、ウエハ上に金属層のパターンを形成し、次いで、金属層上に誘電体膜を形成し、さらに誘電体膜上に金属層のパターンを形成することにより得られている。

米国特許出願公開第２０１８／０３３１１７２号明細書

ＰＡマッチング用途では、インピーダンスの不整合が、ＰＡの効率やＰＡモジュール回路の歩留まりに影響する。従って、薄膜キャパシタにおいて、各キャパシタのキャパシタンスを所望の値に合わせることが求められる。

特許文献１のように、ウエハにおいて金属層上に誘電体膜を形成する場合、誘電体膜の膜厚および誘電率は、一般的に所望の値に揃えることは困難である。従って、特許文献１に記載のような薄膜キャパシタにおいては、個々の薄膜キャパシタのキャパシタンスはばらつき、所望の値に揃えることが困難となる。

従って、本開示は、複数のキャパシタ構造を含み、各キャパシタのキャパシタンスを所望の値に合わせることができる薄膜キャパシタを提供することを目的とする。

本開示は以下の態様を含む。
［１］ 基板と、第１キャパシタおよび第２キャパシタとを有する薄膜キャパシタであって、
前記第１キャパシタは、前記基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有し、
前記第２キャパシタは、前記基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有し、
前記第２電極と第４電極は、互いに大きさまたは形状が異なることを特徴とする、薄膜キャパシタ。
［２］ 前記第２電極と第４電極は、互いに形状が異なることを特徴とする、上記［１］に記載の薄膜キャパシタ。
［３］ 前記第１キャパシタと前記第２キャパシタは、電気的に直列に接続されている、上記［１］または［２］に記載の薄膜キャパシタ。
［４］ 前記第１キャパシタと前記第２キャパシタは、電気的に並列に接続されている、上記［１］または［２］に記載の薄膜キャパシタ。
［５］ 前記第１電極と第３電極は、共通する一の電極である、上記［１］〜［４］のいずれか１つに記載の薄膜キャパシタ。
［６］ 前記第１キャパシタと前記第２キャパシタは、電気的に独立している、上記［１］または［２］に記載の薄膜キャパシタ。
［７］ 前記第２電極および第４電極は、断面視してテーパー形状を有する、上記［１］〜［６］のいずれか１つに記載の薄膜キャパシタ。
［８］ 前記誘電体膜は、前記第２電極および前記第４電極の間の部分に凹部を有する、上記［１］〜［７］のいずれか１つに記載の薄膜キャパシタ。
［９］ 基板と、
前記基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有する第１キャパシタと、
前記基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有する第２キャパシタと
を有する薄膜キャパシタの製造方法であって、
前記基板上に、前記第１電極および前記第３電極となる金属層を形成し、
前記金属層上に、上記第１誘電体膜および上記第２誘電体膜となる誘電体膜を形成し、
次いで、大きさの異なる上記第２電極および上記第４電極を形成すること
を含む、製造方法。
［１０］ さらに、前記誘電体膜の膜質の平面分布を測定することを含む、上記［９］に記載の製造方法。

本開示によれば、キャパシタンスのばらつきが小さな薄膜キャパシタを提供することができる。

図１（ａ）は、本開示の第１実施形態である薄膜キャパシタ１ａの平面図であり、図１（ｂ）は、上記薄膜キャパシタ１ａの断面図である。 図２（ａ）は、本開示の第２実施形態である薄膜キャパシタ１ｂの平面図であり、図２（ｂ）は、上記薄膜キャパシタ１ｂの断面図である。 図３（ａ）は、本開示の第３実施形態である薄膜キャパシタ１ｃの平面図であり、図３（ｂ）は、上記薄膜キャパシタ１ｃの断面図である。 図４（ａ）は、本開示の第４実施形態である薄膜キャパシタ１ｄの平面図であり、図４（ｂ）は、上記薄膜キャパシタ１ｄの断面図である。 図５は、本開示の第５実施形態である薄膜キャパシタ１ｅの断面図である。

以下、本開示の薄膜キャパシタについて、図面を参照しながら詳細に説明する。但し、本開示の薄膜キャパシタおよび各構成要素の形状および配置等は、図示する例に限定されない。

（第１実施形態）
第１実施形態の薄膜キャパシタ１ａの平面図を図１（ａ）に、ａ−ａに沿った断面図を図１（ｂ）に示す。

図１（ａ）および図１（ｂ）に示されるように、本実施形態の薄膜キャパシタ１ａは、基板２上に２つのＭＩＭキャパシタ構造である第１キャパシタおよび第２キャパシタが設けられ、第１キャパシタと第２キャパシタは、直列に接続されている。より詳細には、薄膜キャパシタ１ａは、基板２と、該基板２上に設けられた絶縁膜３と、該絶縁膜３上に設けられた下部電極４と、該下部電極４上に設けられた誘電体膜５と、該誘電体膜５上に設けられた第２電極６および第４電極７と、該第２電極６および第４電極７にそれぞれ接続された第１端子電極８および第２端子電極９を有する。第１キャパシタは、基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有し、第２キャパシタは、基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有するが、本実施形態においては、下部電極４が、第１キャパシタの第１電極および第２キャパシタの第３電極の両方を兼ねている。換言すれば、第１キャパシタの第１電極と第２キャパシタの第３電極は、共通する一の電極（金属層）である。また、本実施形態においては、誘電体膜５が、第１誘電体膜および第２誘電体膜の両方を兼ねている。換言すれば、第１キャパシタの第１誘電体膜と第２キャパシタの第２誘電体膜は、共通する一の誘電体膜である。

図１（ａ）に示されるように、本実施形態の薄膜キャパシタ１ａにおいて、第２電極６と第４電極７は、薄膜キャパシタを端子電極側から平面視した場合、いずれも長方形の形状を有するが、その面積が異なる。このように第２電極６と第４電極７の面積を異なるものとすることにより、誘電体膜の膜質のばらつきによる第１キャパシタと第２キャパシタ間のキャパシタンス値を所望の値に調整することができる。

上記のような薄膜キャパシタ１ａは、例えば以下のようにして製造される。尚、以下、一の薄膜キャパシタに注目して説明するが、本開示の薄膜キャパシタは、通常、一の基板上に複数の薄膜キャパシタを同時に形成する。

まず、基板２を準備する。

上記基板２は、特に限定されないが、好ましくは、シリコン基板またはガリウム砒素基板等の半導体基板、ガラスまたはアルミナ等の絶縁性基板であり得る。

上記基板２の厚さは、特に限定されないが、好ましくは５０μｍ以上３００μｍ以下、より好ましくは８０μｍ以上２００μｍ以下である。基板の厚さを５０μｍ以上にすることにより、基板の機械的強度を高くすることができ、キャパシタの製造において、バックグラインドまたはダイシング時に、基板に割れまたは欠けが生じにくくなる。基板の厚さを３００μｍ以下とすることにより、キャパシタの縦、横の長さよりも薄くすることが可能になり、キャパシタの実装時のハンドリングが容易になる。

次に、上記基板２上に基板全体に絶縁膜３を形成する。

上記絶縁膜３の形成は、例えば、スパッタリング、ＰＶＤ（物理蒸着）法、ＣＶＤ（化学的気相堆積）法などで行うことができる。

上記絶縁膜３の厚さは、基板２と絶縁膜の上に形成される層が絶縁できる限り特に限定されず、例えば、０．０５μｍ以上、好ましくは０．１０μｍ以上である。また、絶縁膜３の厚さは、薄膜キャパシタ１ａの低背化の観点から、好ましくは１０μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．５０μｍ以下である。

上記絶縁膜３を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ_２、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｔａ_２Ｏ_５、ＺｒＯ_２等が挙げられ、ＳｉＯ_２、Ｓｉ_３Ｎ_４またはＡｌ_２Ｏ_３がより好ましい。

次に、上記絶縁膜３上に、下部電極４のパターンを形成する。

上記下部電極４のパターン形成にはフォトリソグラフィーを用いる。例えばリフトオフ法、めっき法、フォトリソグラフィー、エッチング等により下部電極４を形成することができる。

上記下部電極４の厚さは、特に限定されないが、０．５μｍ以上１０μｍ以下が好ましく、１μｍ以上６μｍ以下がさらに好ましい。下部電極の厚さを０．５μｍ以上にすることにより、電極の抵抗を低減することができ、キャパシタのＱ特性（Quality Factor）への影響を抑制することができる。下部電極の厚さを１０μｍ以下とすることにより、電極の応力による素子の機械的強度の低下を抑制することができ、キャパシタの変形を抑制することができる。

上記下部電極４を構成する材料は、特に材料に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、もしくはＴｉまたはこれらの合金、あるいはこれらを含む導電体等が挙げられ、Ｃｕ、Ａｇ、ＡｕまたはＡｌがより好ましい。

次に、上記下部電極４上に、誘電体膜５を形成する。

本実施形態において、上記誘電体膜５は、上記下部電極４を覆うように基板上面全体に形成される。

上記誘電体膜５の形成は、例えば、スパッタリング、ＰＶＤ法、ＣＶＤ法などで行うことができる。

上記誘電体膜５の厚さは、特に限定はないが、好ましくは５０ｎｍ以上１０μｍ以下、より好ましくは０．１μｍ以上３．０μｍ以下である。誘電体膜の厚さを５０ｎｍ以上にすることにより、絶縁耐性を高めることができる。誘電体膜の厚さを１０μｍ以下とすることにより、誘電体膜の応力による素子の機械的強度の低下を抑制することができ、キャパシタの変形を抑制することができる。

上記誘電体膜５を構成する材料は、特に限定されないが、好ましくは、ＳｉＯ_２、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３、ＨｆＯ_２、Ｔａ_２Ｏ_５、ＺｒＯ_２等の酸化物または窒化物が挙げられる。

次に、上記で形成された誘電体膜５の膜質の平面分布を測定する。上記膜質としては、例えば膜厚、誘電率などが挙げられる。

かかる誘電体膜の膜質の平面分布を測定し、その分布に応じて、上部電極である第２電極および／または第４電極の面積を調整することにより、第１キャパシタと第２キャパシタ間のキャパシタンス値を所望の値に調整することができる。例えば、第２電極を形成する領域の膜厚が第４電極を形成する領域の膜厚よりも大きい場合、第２電極の面積よりも第４電極の面積を小さくすることにより、第１キャパシタと第２キャパシタ間のキャパシタンスのばらつきを小さくすることができる。

上記膜厚の分布は、例えばエリプソメトリ法、ＸＰＳ法（Ｘ線光電分光法）により測定することができる。

上記誘電率の分布は、例えばエリプソメトリ法、ＸＰＳ法により測定することができる。

次に、上記誘電体膜５上に、上部電極のパターンを形成する。本実施形態においては、第２電極６および第４電極７のパターンを形成する。

かかる上部電極の形成において、第２電極６および第４電極７の面積を調整することにより、第１キャパシタと第２キャパシタ間のキャパシタンスのばらつきを低減できる。

上記第２電極６および第４電極７は、第２電極６または第４電極７のいずれか一方を形成し、次いで、他方を形成してもよく、あるいは、両方同時に形成してもよい。

一の態様において、上記誘電体膜の膜質の測定を、第２電極６または第４電極７のいずれか一方を形成した後に行い、その結果に応じて、他方を所定の面積に形成してもよい。

上記第２電極６および第４電極７のパターン形成の方法は、上記下部電極４と同様である。

本実施形態においては、上記第２電極および第４電極は、断面視してテーパー形状を有する。ここにテーパー形状とは、第２電極６および第４電極７の側面において、誘電体膜５から遠ざかるにつれて（即ち、図面上側に向かうにつれて）、内側に向かって傾いている形状をいう。かかる形状とすることにより、誘電体膜５に接する電極下部においては広い面積を確保することができ、高いキャパシタンスを得ることができる。また、電極上部に向かうに従い、第２電極および第４電極間の距離が大きくなることから、両電極間の浮遊容量を小さくすることができる。

尚、本実施形態においてはテーパー形状を採用しているが、本開示の薄膜キャパシタはかかる態様に限定されず、テーパーが存在しない、即ち電極の側面が誘電体膜５に対して垂直、あるいは逆テーパー形状であってもよい。

上記第２電極６および第４電極７の厚さは、特に限定されないが、下部電極４と同様の理由から、０．５μｍ以上１０μｍ以下が好ましく、１μｍ以上６μｍ以下がさらに好ましい。また、上部電極６の厚さは、下部電極４の厚さよりも薄いことが好ましい。上部電極６の長さは下部電極４の長さより短いことが好ましい。下部電極４の厚さが薄い場合、等価直列抵抗（ＥＳＲ）が大きくなるためである。

上記第２電極６および第４電極７を構成する材料は、特に限定されないが、好ましくは、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、もしくはＴｉまたはこれらの合金、あるいはこれらを含む導電体等が挙げられ、Ｃｕ、Ａｇ、ＡｕまたはＡｌがより好ましい。

最後に、第１端子電極８および第２端子電極９のパターンを形成することにより、本第１実施形態に係る薄膜キャパシタ１ａが製造される。

本開示の薄膜キャパシタは、第２電極６と第４電極７の面積が異なる。このように第２電極６と第４電極７の面積を異なるものとすることにより、各電極の面積を調整して、第１キャパシタと第２キャパシタのそれぞれのキャパシタンスを所望の値にすることが可能になり、第１キャパシタと第２キャパシタ間のキャパシタンスのばらつきを抑制することができる。したがって、キャパシタンスのスパッタとのずれに起因するインピーダンス特性の不整合が小さくなり、特に、ＰＡマッチング用途での使用に有利となる。

本開示の薄膜キャパシタは、薄膜キャパシタに含まれる少なくとも２つのキャパシタ間のキャパシタンスの差は、基板上の複数の薄膜キャパシタに対して同一である必要はなく、誘電体膜３の膜質ばらつきに応じて個々に異なっていてもよい。

本開示の薄膜キャパシタは、キャパシタンスが所望の値になるように、第２電極６と第４電極７の面積を調整して製造される。従って、本開示は、さらに、
基板と、
上記基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有する第１キャパシタと、
上記基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有する第２キャパシタと
を有する薄膜キャパシタの製造方法であって、
上記基板上に、上記第１電極および上記第３電極となる金属層を形成し、
上記金属層上に、上記第１誘電体膜および上記第２誘電体膜となる誘電体膜を形成し、
次いで、大きさの異なる上記第２電極および上記第４電極を形成すること
を含む、製造方法を提供する。

一の態様において、上記誘電体膜の膜質の平面分布を測定することを含む。さらに、上記製造方法は、かかる測定により得られた膜質の平面分布に応じて、上記第２電極および上記第４電極の大きさ（平面視した場合の面積）を決定することを含む。上記膜質の平面分布の測定は、上記第２電極および上記第４電極の形成前に行ってもよく、あるいは、上記膜質の平面分布の測定は、上記第２電極および上記第４電極の形成後に行い、その後、測定結果に応じて第２電極および上記第４電極の大きさが調整してもよく、あるいは、上記膜質の平面分布の測定は、上記第２電極および上記第４電極のいずれか一方の形成後に行い、その後、測定結果に応じて他方の電極を形成してもよい。好ましい態様において、上記膜質の平面分布の測定は、上記第２電極および上記第４電極は形成の前に行われる。

上記第２電極６および第４電極７は、第２電極６または第４電極７のいずれか一方を形成し、次いで、他方を形成してもよく、あるいは、両方同時に形成してもよい。好ましい態様において、最初に第２電極６を形成し、次いで、第４電極７を形成する。なお、第２電極６を基板内の複数の薄膜キャパシタにおいて、同一形状としてもよい。これにより第２電極６の形成コストを下げることができる。

上記第２電極６および第４電極７は、所定の大きさに直接形成してもよく、あるいは、各電極を誘電体膜上に形成した後、エッチングなどにより大きさを調整してもよい。好ましい態様において、上記第２電極６および第４電極７は、所定の大きさに直接形成される。

（第２実施形態）
第２実施形態の薄膜キャパシタ１ｂの平面図を図２（ａ）に、ｂ−ｂに沿った断面図を図２（ｂ）に示す。

図２（ａ）および図２（ｂ）に示されるように、第２実施形態の薄膜キャパシタ１ｂは、第４電極７の形状が異なること以外は、上記第１実施形態の薄膜キャパシタ１ａと同様の構成を有する。

本実施形態の薄膜キャパシタ１ｂにおいて、上記第２電極６と第４電極７は、互いに形状が異なる。第２電極６と第４電極７を異なる形状とすることにより、両電極の面積を異ならせることができ、第１キャパシタと第２キャパシタ間のキャパシタンスを所望の値にすることが可能になる。

（第３実施形態）
第３実施形態の薄膜キャパシタ１ｃの平面図を図３（ａ）に、ｃ−ｃに沿った断面図を図３（ｂ）に示す。

図３（ａ）および図３（ｂ）に示されるように、第３実施形態の薄膜キャパシタ１ｃは、基板２上に２つのＭＩＭキャパシタ構造である第１キャパシタおよび第２キャパシタが設けられ、第１キャパシタと第２キャパシタは、並列に接続されている。より詳細には、薄膜キャパシタ１ｃは、基板２と、該基板２上に設けられた絶縁膜３と、該絶縁膜３上に設けられた下部電極４と、該下部電極４上に設けられた誘電体膜５と、該誘電体膜５上に設けられた第２電極１１および第４電極１２と、該第２電極１１および第４電極１２にそれぞれ接続された第１端子電極８および第２端子電極９、および下部電極４に接続された第３端子電極１０を有する。上記第１実施形態では、下部電極４は誘電体膜５に完全に覆われていたが、本実施形態においては、下部電極４の一部上には、誘電体膜５が存在せず、下部電極４が露出している。該下部電極４の露出部分に、第３端子電極１０が接続され、これにより第１キャパシタおよび第２キャパシタは、並列に接続された状態となる。第１キャパシタは、基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有し、第２キャパシタは、基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有するが、本実施形態においては、下部電極４が、第１キャパシタの第１電極および第２キャパシタの第３電極の両方を兼ねている。換言すれば、第１キャパシタの第１電極と第２キャパシタの第３電極は、共通する一の電極（金属層）である。また、本実施形態においては、誘電体膜５が、第１誘電体膜および第２誘電体膜の両方を兼ねている。換言すれば、第１キャパシタの第１誘電体膜と第２キャパシタの第２誘電体膜は、共通する一の誘電体膜である。

図３（ａ）に示されるように、本実施形態の薄膜キャパシタ１ｃにおいて、第２電極１１と第４電極１２は、薄膜キャパシタを端子電極側から平面視した場合、いずれも長方形の形状を有するが、その面積が異なる。このように第２電極１１と第４電極１２の面積を異ならせることにより、誘電体膜の膜質のばらつきによる第１キャパシタと第２キャパシタ間のキャパシタンスを所望の値にすることができる。

上記のような薄膜キャパシタ１ｃは、例えば、誘電体膜５の形成において、下部電極４の一部を露出させるようにパターニングし、かかる露出部に第３端子電極１０を接続すること以外は、第１実施形態の薄膜キャパシタ１ａと同様に製造することができる。

（第４実施形態）
第４実施形態の薄膜キャパシタ１ｄの平面図を図４（ａ）に、ｄ−ｄに沿った断面図を図４（ｂ）に示す。

図４（ａ）および図４（ｂ）に示されるように、第４実施形態の薄膜キャパシタ１ｄは、基板２上に２つのＭＩＭキャパシタ構造である第１キャパシタおよび第２キャパシタが設けられ、第１キャパシタと第２キャパシタは、それぞれ独立している。より詳細には、薄膜キャパシタ１ｄは、基板２と、該基板２上に設けられた絶縁膜３と、該絶縁膜３上に設けられた第１電極１４および第３電極１６と、該第１電極１４および第３電極１６上に設けられた誘電体膜５と、該誘電体膜５上に、上記第１電極１４および第３電極１６に対向するようにそれぞれ設けられた第２電極１３および第４電極１５と、上記第１電極１４、第２電極１３、第３電極１６および第４電極１５にそれぞれ接続された第３端子電極１７、第１端子電極８、第４端子電極１８および第２端子電極９を有する。第１キャパシタは、基板２上に設けられた第１電極１４と、該第１電極１４上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極１３とを有する。第２キャパシタは、基板２上に設けられた第３電極１６と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極１５とを有する。本実施形態においては、誘電体膜５が、第１誘電体膜および第２誘電体膜の両方を兼ねている。換言すれば、第１キャパシタの第１誘電体膜と第２キャパシタの第２誘電体膜は、共通する一の誘電体膜である。本実施形態は、上記第３実施形態の薄膜キャパシタ１ｃの下部電極４が第１電極１４および第３電極１６に分かれ、それぞれに第３端子電極１７および第４端子電極１８が接続されている形態である。これにより、第１キャパシタと第２キャパシタは、電気的に離隔することとなる。

図４（ａ）に示されるように、本実施形態の薄膜キャパシタ１ｄにおいて、第２電極１１３と第４電極１５は、薄膜キャパシタを端子電極側から平面視した場合、いずれも長方形の形状を有するが、その面積が異なる。このように第２電極１３と第４電極１５の面積を異ならせることにより、誘電体膜の膜質のばらつきによる第１キャパシタと第２キャパシタ間のキャパシタンスを所望の値にすることができる。

上記のような薄膜キャパシタ１ｄにおいて、第１キャパシタと第２キャパシタは、電気的に離隔していることから、薄膜キャパシタ１ｄ外の配線に応じて、直接または並列のいずれにも接続することができる。

上記のような薄膜キャパシタ１ｄは、例えば、下部電極の形成において、第１電極１４および第３電極１６に分かれるようにパターニングし、誘電体膜５の形成において、第１電極１４および第３電極１６の一部を露出させるようにパターニングし、かかる露出部に、それぞれ第３端子電極１７および第４端子電極１８を接続すること以外は、第１実施形態の薄膜キャパシタ１ａと同様に製造することができる。

（第５実施形態）
第５実施形態の薄膜キャパシタ１ｅの断面図を図５に示す。

図５に示されるように、第５実施形態の薄膜キャパシタ１ｅは、第２電極６と第４電極７の間において、誘電体膜５が凹部２１を有すること以外は、上記第１実施形態の薄膜キャパシタ１ａと同様の構成を有する。

本実施形態の薄膜キャパシタ１ｅは、第２電極６と第４電極７の間において、誘電体膜５が凹部２１を有することにより、かかる領域が空間となる。第１実施形態においてはかかる領域に誘電体膜が存在するが、該領域を空間とすることにより誘電率が低くなり、第２電極６と第４電極７間の浮遊容量を小さくすることができる。

上記凹部２１の深さは、特に限定されないが、例えば０．０１μｍ以上下部電極が露出しない程度、例えば０．１μｍ以下であればよい。

上記凹部２１は、例えば、誘電体膜を形成する際に形成してもよく、または上部電極のパターニングの際のエッチング時に同時に形成してもよい。

以上、本開示の薄膜キャパシタについていくつかの実施形態を挙げて説明したが、本開示のキャパシタは、種々の改変が可能である。

例えば、本開示の薄膜キャパシタは、端子電極を除いて、保護層により保護することができる。

上記保護層の厚さは、特に限定されないが、好ましくは１μｍ以上２０μｍ以下、より好ましくは３μｍ以上１５μｍ以下である。

上記保護層を構成する材料は、特に限定されないが、好ましくは、ポリイミド等の樹脂材料が挙げられる。

本開示の薄膜キャパシタは、キャパシタ間のキャパシタンス値において、所望のキャパシタンス値とのずれが小さいことから、種々の用途、特にパワーアンプなどに好適に用いられる。

１ａ〜１ｅ…薄膜キャパシタ
２…基板
３…絶縁膜
４…下部電極
５…誘電体膜
６…第２電極
７…第４電極
８…第１端子電極
９…第２端子電極
１１…第２電極
１２…第４電極
１３…第２電極
１４…第１電極
１５…第４電極
１６…第３電極
１７…第３端子電極
１８…第４端子電極

Claims (10)

1. 基板と、第１キャパシタおよび第２キャパシタとを有する薄膜キャパシタであって、
   前記第１キャパシタは、前記基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有し、
   前記第２キャパシタは、前記基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有し、
   前記第２電極と第４電極は、互いに大きさが異なることを特徴とする、薄膜キャパシタ。
2. 前記第２電極と第４電極は、互いに形状が異なることを特徴とする、請求項１に記載の薄膜キャパシタ。
3. 前記第１キャパシタと前記第２キャパシタは、電気的に直列に接続されている、請求項１または２に記載の薄膜キャパシタ。
4. 前記第１キャパシタと前記第２キャパシタは、電気的に並列に接続されている、請求項１または２に記載の薄膜キャパシタ。
5. 前記第１電極と第３電極は、共通する一の電極である、請求項１〜４のいずれか１項に記載の薄膜キャパシタ。
6. 前記第１キャパシタと前記第２キャパシタは、電気的に独立している、請求項１または２に記載の薄膜キャパシタ。
7. 前記第２電極および第４電極は、断面視してテーパー形状を有する、請求項１〜６のいずれか１項に記載の薄膜キャパシタ。
8. 前記誘電体膜は、前記第２電極および前記第４電極の間の部分に凹部を有する、請求項１〜７のいずれか１項に記載の薄膜キャパシタ。
9. 基板と、
   前記基板上に設けられた第１電極と、該第１電極上に設けられた第１誘電体膜と、該第１誘電体膜上に設けられた第２電極とを有する第１キャパシタと、
   前記基板上に設けられた第３電極と、該第３電極上に設けられた第２誘電体膜と、該第２誘電体膜上に設けられた第４電極とを有する第２キャパシタと
   を有する薄膜キャパシタの製造方法であって、
   前記基板上に、前記第１電極および前記第３電極となる金属層を形成し、
   前記金属層上に、上記第１誘電体膜および上記第２誘電体膜となる誘電体膜を形成し、
   次いで、大きさの異なる上記第２電極および上記第４電極を形成すること
   を含む、製造方法。
10. さらに、前記誘電体膜の膜質の平面分布を測定することを含む、請求項９に記載の製造方法。

Images