JP2010153855A - キャパシタ及びその製造方法 - Google Patents

キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2010153855A
JP2010153855A JP2009280591A JP2009280591A JP2010153855A JP 2010153855 A JP2010153855 A JP 2010153855A JP 2009280591 A JP2009280591 A JP 2009280591A JP 2009280591 A JP2009280591 A JP 2009280591A JP 2010153855 A JP2010153855 A JP 2010153855A
Authority
JP
Japan
Prior art keywords
film
dielectric film
upper electrode
capacitor according
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009280591A
Other languages
English (en)
Inventor
Jin-Youn Cho
ジン ヨン チョ
Youn Su Kang
ヨン ス カン
Jong-Il Kim
ジョン イル キム
Sang-Geun Koo
サン グン ク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2010153855A publication Critical patent/JP2010153855A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】MIMキャパシタの製造工程時においてポリマーや導電性残留物の発生を最小化し、これにより、上部電極と下部電極との間または隣り合う導電層(配線)との短絡を防止し、リーク電流を改善させることができるキャパシタ及びその製造方法を提供すること。
【解決手段】本発明は、下部電極と、前記下部電極の一部を覆うように前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極と、前記上部電極上に形成されたハードマスクパターンと、前記ハードマスクパターン、前記上部電極、及び前記誘電体膜の側壁にスペーサ状に形成された分離膜と、を備えるキャパシタを提供する。
【選択図】図7E

Description

本発明は、半導体製造技術に関し、特に、キャパシタの製造方法、より詳細には、MIM(Metal−Insulator−Metal)キャパシタ及びその製造方法に関する。
MIMキャパシタは、アナログ回路及びRF(Radio Frequency)回路において非常に重要である。MIMキャパシタは、直列抵抗が低く、Q(Quality factor)値が高いキャパシタを具現することができる。また、サーマルバジェット(thermal budget)が低く、電源電圧が低く、寄生成分が少ないため、アナログキャパシタの代表的な構造として採用されている。
図1Aないし図1Eは、従来技術に係るMIMキャパシタの製造方法を説明するための断面図である。
まず、図1Aに示すように、基板101上に形成された下部配線102上に、下部電極103と、誘電体膜104と、上部電極105とを形成する。
その後、図1Bに示すように、上部電極105をエッチングして上部電極パターン105Aを形成する。この過程において、誘電体膜104の一部もエッチングされて第1誘電体膜パターン104Aが形成される。ここで、第1誘電体膜パターン104Aは、下部電極103上に一定の厚さ残留し得る。
次に、図1Cに示すように、残留する第1誘電体膜パターン104Aをエッチングして第2誘電体膜パターン104Bを形成する。
次に、図1Dに示すように、下部電極103及び下部配線102をエッチングして、下部電極パターン103A及び下部配線パターン102Aを形成する。
次に、図1Eに示すように、層間絶縁膜106を形成した後、配線工程により、層間絶縁膜106内に孤立した第1ビア107及び第2ビア108を形成し、その上に上部配線111を形成する。上部配線111は、積層膜109、110で形成される。
しかしながら、従来技術に係るMIMキャパシタの製造方法では、製造工程の過程で発生するポリマーや各種導電性残留物により、上部電極パターン105Aと下部電極パターン103A、または下部電極パターン103Aの一部として作用する下部配線パターン102Aとが電気的に分離されることなく、相互に短絡してしまう。これにより、リーク電流が発生するという問題がある。
なお、関連する技術としては、例えば、米国特許第6461914号明細書(特許文献1)、韓国公開特許第2007−0028392号公報(特許文献2)、韓国公開特許第2004−0045695号公報(特許文献3)、及び、韓国公開特許第2006−0114056号公報(特許文献4)に記載されている。
米国特許第6461914号明細書 韓国公開特許第2007−0028392号公報 韓国公開特許第2004−0045695号公報 韓国公開特許第2006−0114056号公報
そこで、本発明は、従来技術の問題を解決するためになされたものであって、その目的は、MIMキャパシタの製造工程時においてポリマーや導電性残留物の発生を最小化し、これにより、上部電極と下部電極との間または隣り合う導電層(配線)との短絡を防止し、リーク電流を改善させることができるキャパシタ及びその製造方法を提供することにある。
上記の目的を達成するための一形態に係る本発明は、下部電極と、前記下部電極の一部を覆うように前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極と、前記上部電極上に形成されたハードマスクパターンと、前記ハードマスクパターン、前記上部電極、及び前記誘電体膜の側壁にスペーサ状に形成された分離膜と、を備えるキャパシタを提供する。
また、上記の目的を達成するための他の形態に係る本発明は、基板上の下部電極上に誘電体膜を形成するステップと、前記誘電体膜上に上部電極を形成するステップと、前記上部電極上にハードマスクを形成するステップと、前記ハードマスクをエッチングしてハードマスクパターンを形成するステップと、前記誘電体膜が下部電極上に一定の厚さ残留するように前記上部電極をエッチングするステップと、前記ハードマスクパターン及び前記残留する誘電体膜の上面に沿って分離膜を形成するステップと、前記分離膜及び残留する誘電体膜をエッチングして、前記ハードマスクパターン、前記上部電極、及び前記誘電体膜の側壁にスペーサ状に前記分離膜を残留させるステップと、前記下部電極をエッチングして分離させるステップと、を含むキャパシタの製造方法を提供する。
上記の構成を備える本発明によれば、次の効果が得られる。
第一に、上部電極及び誘電体膜の側壁にスペーサ状に分離膜を形成して上部電極と下部電極とを電気的に分離させることにより、上部電極と下部電極との短絡を根本的に防止し、キャパシタのリーク電流特性を改善させることができる。
第二に、上部配線と重ならない下部電極上に残留する誘電体膜をすべて除去した状態で上部配線と下部電極とを接続するビア形成工程を行うことにより、残留する誘電体膜によるビア抵抗を改善させることができる。
第三に、上部電極上にハードマスクパターンを形成し、側壁にはスペーサ状の分離膜を共に形成して上部電極を外部環境から完全に隔離させることにより、キャパシタのリーク電流特性を改善させて信頼性を向上させることができる。
第四に、ハードマスクパターンを形成した後、上部電極のエッチングに先立って感光膜パターンを除去し、感光膜パターンが存在しない状態で上部電極のエッチングを行うことにより、前記エッチング工程時において感光膜パターンによるポリマーの発生を抑えることができる。
第五に、上部電極のエッチング工程時において、メインエッチング工程のエッチング時間をオーバーエッチング工程のエッチング時間より長くすることにより、上部電極のエッチング後、下部電極の上部に残留する誘電体膜の厚さをウエハ内において20Åの偏差範囲内で均一に形成することができる。
従来技術に係るMIMキャパシタの製造方法を説明するための断面図である。 従来技術に係るMIMキャパシタの製造方法を説明するための断面図である。 従来技術に係るMIMキャパシタの製造方法を説明するための断面図である。 従来技術に係るMIMキャパシタの製造方法を説明するための断面図である。 従来技術に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第1実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第1実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第1実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第1実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 従来技術及び本発明の第1実施形態に係るMIMキャパシタのリーク電流特性を示す図である。 本発明の第1実施形態に係るMIMキャパシタの製造方法によって製造された金属配線を示す平面図である。 本発明の第1実施形態に係るMIMキャパシタの製造方法によって製造されたビアを示す平面図である。 従来技術及び本発明の第1実施形態に係るMIMキャパシタの製造方法によって製造されたビア抵抗特性を示す図である。 本発明の第2実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第2実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第2実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第2実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第2実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 本発明の第2実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。 従来技術、第1及び第2実施形態に係るMIMキャパシタのリーク電流特性を示す図である。 従来技術、第1及び第2実施形態に係るMIMキャパシタによって製造されたビア抵抗特性を示す図である。
以下、本発明の好ましい実施形態を添付図面を参照して説明する。また、図面において、層及び領域の厚さと間隔は、説明の便宜及び明確化のために誇張され得、層が、他の層、領域または基板の「上」または「上部」にあると言及された場合、それは、他の層、領域または基板上に直接形成され得るか、またはそれらの間に第3の層が介在し得るものである。また、明細書全体にわたって同じ図面番号で付された部分は同じ層を表し、各図面番号に英字を含む場合、同じ層がエッチングまたは研磨工程などによって一部変形されたことを意味する。
<第1実施形態>
図2Aないし図2Dは、本発明の第1実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。
まず、図2Aに示すように、基板201上に下部配線202を形成する。ここで、下部配線202は、遷移金属からなる群より選択されたいずれか1つの金属で形成する。好ましくは、Al、Cu及びPtのいずれか1つの金属で形成する。下部配線202の厚さは、当該層の配線工程において必要な比抵抗(Rs)値(specific resistance)によって変化し得る。
次に、下部配線202上に下部電極203を形成する。ここで、下部電極203は、反射防止特性を有する膜であって、Ru、SrRuO、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf及びこれらの合金からなる群より選択されたいずれか1つからなり得る。
次に、下部電極203上に誘電体膜204を形成する。ここで、誘電体膜204は、絶縁膜であって、SiN、SiO、Al、HfO、Ta、SrTiO、CaTiO、LaAlO、BaZrO、BaZrTiO及びSrZrTiOからなる群より選択されたいずれか1つからなり得る。
次に、誘電体膜204上に上部電極205を形成する。ここで、上部電極205は、下部電極203と同じ物質で形成する。例えば、Ru、SrRuO、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf及びこれらの合金からなる群より選択されたいずれか1つからなり得る。
その後、図2Bに示すように、上部電極205をエッチングして上部電極パターン205Aを形成する。このときのエッチングは、オーバーエッチング工程として行う。すなわち、エッチング工程により、上部電極205がすべてエッチングされる一方、その下に形成されていた誘電体膜204も、一定の厚さにエッチングされて一部のみが下部電極203の上部に残留する第1誘電体膜パターン204Aを形成する。例えば、エッチング工程では、メインガスとして塩素系ガスを使用し、添加ガスとして窒素及びアルゴンガスからなる群より選択されたいずれか1つのガスを使用する。塩素系ガスとしては、Cl、BCl、CCl、HCl、CFCl、SiCl及びこれらの組合せからなる群より選択されたいずれか1つを使用することができる。
次に、図2Cに示すように、図2Bにおいて残留する第1誘電体膜パターン204A、下部電極203、及び下部配線202を順次エッチングして、基板201を局所的に露出させる第2誘電体膜パターン204B、下部電極パターン203A、及び下部配線パターン202Aを形成する。これにより、図2Cのように、目標とするMIMキャパシタの形状(profile)が形成される。
また、図2Dに示すように、配線工程を行う。配線工程は、次のとおりである。まず、MIMキャパシタを含む基板201上に層間絶縁膜206を形成した後、エッチング工程により、上部電極パターン205A及び下部電極パターン203Aがそれぞれ局所的に露出する第1ホール及び第2ホール(図示せず)を形成する。その後、前記第1ホール及び第2ホールが埋め込まれるように第1ビア207及び第2ビア208を形成する。続いて、第1ビア207及び第2ビア208に電気的に接続されるように、層間絶縁膜206上に複数の上部配線211を形成する。
上部配線211は、実質的に金属配線として機能する第1導電層209と、第1導電層209上に形成された第2導電層210とを備える。第1導電層209は、遷移金属からなる群より選択されたいずれか1つの金属で形成する。例えば、Al、CuまたはPtで形成する。第2導電層210は、Ru、SrRuO、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf及びこれらの合金からなる群より選択されたいずれか1つからなり得る。
本発明の第1実施形態に係るMIMキャパシタの製造方法では、図2Cに示すように、下部電極パターン203Aの上部に第2誘電体膜パターン204Bを一定の厚さ残留させ、上部電極パターン205Aと下部電極パターン203Aとを電気的に分離させることにより、製造工程で発生する種々の残留物による上部電極パターン205Aと下部電極パターン203Aとの短絡を防止することができる。
図3は、従来技術及び本発明の第1実施形態によって製造されたMIMキャパシタのリーク電流特性を示す図である。
図3に示すように、本発明の第1実施形態によって製造されたMIMキャパシタのリーク電流特性は、従来技術に比べて改善されていることが分かる。
本発明の第1実施形態では、図2Cのように、誘電体膜の一部が下部電極上に残留する。また、誘電体膜がHfO、Al、Taのような高誘電率(dielectric constant)の金属酸化物で形成された場合、残留する誘電体膜は、後続の工程に悪影響を及ぼし得る。
図4は、金属配線を示す平面図である。図4に示すように、下部電極上に誘電体膜が残留する場合は、誘電体膜をさらにエッチングしなければならないため、感光膜マージンが不足し、金属性ポリマーの発生によって金属配線の形状が不良となる。
図5は、ビアを示す平面図である。図5に示すように、下部電極上に誘電体膜が残留する場合、接続配線が形成されるビアを形成するためのエッチング工程時に、ビアの内部に金属性ポリマーが残留する。このようにビアの内部に金属性ポリマーが残留すると、図6に示すように、ビア抵抗が増加して素子特性を低下させる。
図6は、従来技術及び本発明の第1実施形態に係るビア抵抗を示す図である。図6に示すように、従来技術に比べて、第1実施形態ではビア抵抗が増加していることが分かる。すなわち、下部電極上に誘電体膜を残留させた場合、ビア抵抗が増加する。
以下では、第1実施形態よりも特性を改善させた、第2実施形態に係るMIMキャパシタについて説明する。
<第2実施形態>
図7Aないし図7Fは、本発明の第2実施形態に係るMIMキャパシタの製造方法を説明するための断面図である。
まず、図7Aに示すように、第1実施形態と同様の方法により、下部配線302が形成された基板301上に、下部電極303と、誘電体膜304と、上部電極305とを形成する。
次に、上部電極305上にハードマスク306を形成する。ここで、ハードマスク306は、酸化膜または窒化膜で形成する。酸化膜は、USG(Undoped Silicate Glass)、TEOS(Tetra Ethyl Ortho Silicate)またはHDP(High Density Plasma)で形成し、窒化膜は、LPCVD(Low Pressure Chemical Vapor Deposition)法を用いてSiNまたはSiONで形成する。また、ハードマスク306は、100Å〜4000Åの範囲の厚さに形成する。
その後、図7Bに示すように、感光膜パターン(図示せず)を形成した後、前記感光膜パターンをエッチングマスクとして用いたエッチング工程により、ハードマスクパターン306Aを形成する。このときのエッチング工程では、メインガスとしてフルオロカーボン(fluorocarbon)ガスを使用し、添加ガスとして酸素(O)、窒素(N)及びアルゴン(Ar)ガスからなる群より選択されたいずれか1つのガスを使用する。フルオロカーボンガスとしては、CF、CHF、C、C、C及びこれらの組合せからなる群より選択されたいずれか1つを使用することができる。前記ハードマスクパターンを形成した後、前記感光膜パターンを除去し、洗浄工程を行うステップをさらに含むことができる。
次に、上部電極305をエッチングして上部電極パターン305Aを形成する。このときのエッチング工程は、前記感光膜パターンをエッチングマスクとして用いるか、またはハードマスクパターン306Aのみをエッチングマスクとして用いて実施可能である。エッチング工程では、メインガスとして塩素系ガスを使用し、添加ガスとして窒素及びアルゴンガスからなる群より選択されたいずれか1つのガスを使用する。塩素系ガスとしては、Cl、BCl、CCl、HCl、CFCl、SiCl及びこれらの組合せからなる群より選択されたいずれか1つを使用することができる。
エッチング工程時において、ハードマスクパターン306Aのみをエッチングマスクとして用いた場合は、上部電極305をエッチングする前に、ストリップ(strip)工程を用いて前記感光膜パターンを除去する。このときのストリップ工程は、酸素プラズマを用いて実施可能である。このように、上部電極305のエッチングに先立って前記感光膜パターンを除去する理由は、前記感光膜パターンの原料がポリマーを発生させるソースとして作用するからである。
一方、前記感光膜パターンを上部電極305のエッチング前に除去するのではなく、エッチング後に除去することもできるが、この場合、上部電極305のエッチング過程において上部電極305の周辺部にポリマーが多量発生し、こうして発生したポリマーは、後続の洗浄工程によっても除去されず、MIMキャパシタのリーク電流のソースとして作用し得る。したがって、上部電極305のエッチングに先立って前記感光膜パターンを除去することが好ましい。
別の例として、上部電極305をエッチングするためのエッチング工程は、メインエッチングと、オーバーエッチングとの2つの工程として行う。メインエッチング工程は、オーバーエッチング工程より長くする。好ましくは、メインエッチング工程は100秒〜130秒間行い、オーバーエッチング工程は20秒〜30秒間行う。メインエッチング工程では、塩素(Cl)及び窒素(N)ガスを使用し、オーバーエッチング工程では、三塩化ホウ素(BCl)及びアルゴン(Ar)ガスを使用する。また、メインエッチング工程は、露出する誘電体膜304が一定の厚さエッチングされて誘電体膜パターン304Aになるまで行うことが好ましい。
この方法にてエッチング工程を行う理由は、上部電極305のエッチング後に残留する誘電体膜パターン304Aの厚さの均一性を確保するためである。誘電体膜パターン304Aは、高誘電率の金属酸化物、すなわち、高誘電率膜で形成するが、高誘電率膜は、シリコン酸化膜に比べてエッチング率が顕著に減少し、エッチングの均一性が低下する。
上部電極305のエッチング工程時において、メインエッチング工程では、塩素及び窒素を使用するが、この工程では、ウエハの周辺部のエッチング率がウエハ中央部よりも高い。一方、同じ条件下において上部電極305をエッチングした後、露出する誘電体膜パターン304Aをエッチングする場合は、ウエハの中央部のエッチング率がウエハ周辺部よりも高い。オーバーエッチング工程では、三塩化ホウ素及びアルゴンガスを使用するが、この工程では、高誘電率膜のエッチング率がウエハの周辺部で高くなる。結局、これを組合せて最終的な高誘電率膜、すなわち、誘電体膜パターン304Aが残留する厚さの均一性が決定される。従来の方法では、上部電極をエッチングする際、上部電極のエッチングが完了した時点を基準としてオーバーエッチングを行う。一方、本実施形態では、メインエッチング工程により高誘電率膜のエッチングを続けた後に、オーバーエッチング工程を行ってエッチングを完了することで、均一性が調整され、高誘電率膜の残留厚みの均一性を改善させることができる。
上部電極305のエッチング工程において、メインエッチング工程及びオーバーエッチング工程を経て残留する誘電体膜パターン304Aの厚さ、すなわち、誘電体膜パターン304Aのうち、図7Dにおいて、スペーサ状に形成された分離膜パターン307Aの下部まで拡張した部位の厚さは、そうでない部位、すなわち、上部電極パターン305Aと下部電極303との間に形成された部位よりも薄く形成される。誘電体膜パターン304Aのうち分離膜パターン307Aの下部まで拡張した部位の厚さは、好ましくは、30Å〜100Åの範囲になるように形成され、ウエハ内において10Å〜20Åの偏差範囲内で均一な厚さを有するように形成される。
次に、図7Cに示すように、残留する誘電体膜パターン304A及びハードマスクパターン306Aの上面に沿って分離膜307を形成する。ここで、分離膜307は、ハードマスクパターン306Aに対するエッチング選択比を有する物質で形成する。分離膜307は、例えば、ハードマスクパターン306Aが酸化膜で形成された場合には窒化膜で形成し、窒化膜で形成された場合には酸化膜で形成する。あるいは、分離膜307とハードマスクパターン306Aとも、酸化膜または窒化膜で形成可能である。ここで、酸化膜は、USG、TEOSまたはHDPで形成し、窒化膜は、SiNまたはSiONで形成する。また、分離膜307は、100Å〜4000Åの範囲の厚さに形成する。
また、図7Dに示すように、分離膜307をエッチングして、ハードマスクパターン306A、上部電極パターン305A、及び誘電体膜パターン304Aの側壁にスペーサ状に分離膜パターン307Aを残留させる。このときのエッチングは、ドライエッチング工程として行う。好ましくは、エッチバック工程またはブランケット(blanket)工程によって行う。また、エッチング工程は、図7Cにおいて、下部電極303上に残留する誘電体膜パターン304Aも共にエッチングされるように行うことが好ましい。これにより、図7Dにおいて、誘電体膜パターン304Aの分離膜パターン307Aの下部まで拡張した部位の側面は、分離膜パターン307Aの側面(上部電極パターン305Aとは逆方向の外側壁)にそろえられる(アラインされる)。
次に、図7Eに示すように、下部電極303及び下部配線302をエッチングして、下部電極パターン303A及び下部配線パターン302Aを形成する。
次に、図7Fに示すように、配線工程により、第1接続配線309及び第2接続配線310、並びに上部配線313を順次形成する。このときの配線工程は、次の方法にて行われる。まず、層間絶縁膜308を形成した後、エッチングして、上部電極パターン305A及び下部電極パターン303Aがそれぞれ局所的に露出する第1ビア及び第2ビア(図示せず)を形成する。その後、前記第1ビア及び第2ビアがそれぞれ埋め込まれるように第1接続配線309及び第2接続配線310を形成した後、これら第1接続配線309及び第2接続配線310にそれぞれ接続された上部配線313を形成する。第1実施形態と同様に、上部配線313は、第1導電層311及び第2導電層312からなる。第1導電層311は、遷移金属のいずれか1つの金属からなり得、第2導電層312は、Ru、SrRuO、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf及びこれらの合金からなる群より選択されたいずれか1つからなり得る。
図8は、従来技術、第1及び第2実施形態によってそれぞれ製造されたMIMキャパシタのリーク電流特性を示す図である。図8に示すように、本発明の第2実施形態によって製造されたMIMキャパシタのリーク電流特性が、第1実施形態と同様に改善されていることが分かる。
図9は、従来技術、第1及び第2実施形態に係るビア抵抗を示す図である。図9に示すように、従来技術及び第1実施形態に比べてビア抵抗が改善されていることが分かる。
以上説明したように、本発明の技術思想は、好ましい実施形態で具体的に記述されたが、上記実施形態は、それを説明するためのものであって、それを制限するためのものではないことに留意しなければならない。このように、この技術分野における通常の専門家であれば、本発明の技術思想の範囲内で種々の実施形態が可能であることを理解することができる。
101、201、301 基板
102、202、302 下部配線
103、203、303 下部電極
104、204、304 誘電体膜
105、205、305 上部電極
106、206、308 層間絶縁膜
107、207 第1ビア
108、208 第2ビア
111、211、313 上部配線
306 ハードマスク
307 分離膜
309 第1接続配線
310 第2接続配線
306A ハードマスクパターン

Claims (42)

  1. 下部電極と、
    前記下部電極の一部を覆うように前記下部電極上に形成された誘電体膜と、
    前記誘電体膜上に形成された上部電極と、
    前記上部電極上に形成されたハードマスクパターンと、
    前記ハードマスクパターン、前記上部電極、及び前記誘電体膜の側壁にスペーサ状に形成された分離膜と、
    を備えることを特徴とするキャパシタ。
  2. 前記誘電体膜の一部は、前記分離膜の下部まで拡張していることを特徴とする請求項1に記載のキャパシタ。
  3. 前記分離膜の下部まで拡張した誘電体膜の一部の側面は、前記分離膜の側面にそろっていることを特徴とする請求項2に記載のキャパシタ。
  4. 前記分離膜の下部まで拡張した誘電体膜の一部は、ウエハ内において10Å〜20Åの偏差範囲内で均一な厚さを有することを特徴とする請求項2に記載のキャパシタ。
  5. 前記分離膜の下部まで拡張した誘電体膜の一部の厚さは、前記上部電極と前記下部電極との間に形成された誘電体膜の厚さよりも薄く形成されていることを特徴とする請求項2に記載のキャパシタ。
  6. 前記分離膜の下部まで拡張した誘電体膜の一部は、30Å〜100Åの範囲の厚さに形成されていることを特徴とする請求項2に記載のキャパシタ。
  7. 前記ハードマスクパターンは、酸化膜または窒化膜からなることを特徴とする請求項1に記載のキャパシタ。
  8. 前記分離膜は、酸化膜または窒化膜からなることを特徴とする請求項1に記載のキャパシタ。
  9. 前記分離膜によって前記上部電極から分離され、前記下部電極に接続された第1ビアと、
    前記ハードマスクパターンを貫通して前記上部電極に接続された第2ビアと、
    をさらに備えることを特徴とする請求項1に記載のキャパシタ。
  10. 前記下部電極は、基板上に形成された下部配線上に形成されていることを特徴とする請求項1に記載のキャパシタ。
  11. 前記下部電極及び前記上部電極は、それぞれ、Ru、SrRuO、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf及びこれらの合金からなる群より選択されたいずれか1つからなることを特徴とする請求項1に記載のキャパシタ。
  12. 前記誘電体膜は、SiN、SiO、Al、HfO、Ta、SrTiO、CaTiO、LaAlO、BaZrO、BaZrTiO及びSrZrTiOからなる群より選択されたいずれか1つからなることを特徴とする請求項1に記載のキャパシタ。
  13. 前記分離膜は、前記誘電体膜によって前記下部電極から分離されていることを特徴とする請求項1に記載のキャパシタ。
  14. 基板上の下部電極上に誘電体膜を形成するステップと、
    前記誘電体膜上に上部電極を形成するステップと、
    前記上部電極上にハードマスクを形成するステップと、
    前記ハードマスクをエッチングしてハードマスクパターンを形成するステップと、
    前記誘電体膜が下部電極上に所定の厚さ残留するように前記上部電極をエッチングするステップと、
    前記ハードマスクパターン及び前記残留する誘電体膜の上面に沿って分離膜を形成するステップと、
    前記分離膜及び残留する誘電体膜をエッチングして、前記ハードマスクパターン、前記上部電極、及び前記誘電体膜の側壁にスペーサ状に前記分離膜を残留させるステップと、
    前記下部電極をエッチングして分離させるステップと、
    を含むことを特徴とするキャパシタの製造方法。
  15. 前記分離膜を残留させるステップにおいて、
    前記誘電体膜の一部は、前記分離膜の下部まで拡張するように形成されることを特徴とする請求項14に記載のキャパシタの製造方法。
  16. 前記分離膜の下部まで拡張した誘電体膜の一部の側面は、前記分離膜の側面にそろうように形成されることを特徴とする請求項15に記載のキャパシタの製造方法。
  17. 前記分離膜の下部まで拡張した誘電体膜の一部は、ウエハ内において10Å〜20Åの偏差範囲内で均一な厚さを有するように形成されることを特徴とする請求項15に記載のキャパシタの製造方法。
  18. 前記分離膜の下部まで拡張した誘電体膜の一部の厚さは、前記上部電極と前記下部電極との間に形成された部位よりも薄く形成されることを特徴とする請求項15に記載のキャパシタの製造方法。
  19. 前記分離膜の下部まで拡張した誘電体膜の一部の厚さは、30Å〜100Åの範囲に形成されることを特徴とする請求項15に記載のキャパシタの製造方法。
  20. 前記ハードマスクパターンを形成するステップにおいて、
    感光膜パターンをエッチングマスクとして用いることを特徴とする請求項14に記載のキャパシタの製造方法。
  21. 前記ハードマスクパターンを形成するステップの後、
    前記感光膜パターンを除去するステップをさらに含むことを特徴とする請求項20に記載のキャパシタの製造方法。
  22. 前記感光膜パターンを除去するステップの後、
    洗浄工程を行うステップをさらに含むことを特徴とする請求項21に記載のキャパシタの製造方法。
  23. 前記上部電極をエッチングするステップにおいて、
    前記上部電極のエッチングは、メインエッチング工程及びオーバーエッチング工程によってなされ、
    前記メインエッチング工程のエッチング時間は、前記オーバーエッチング工程より長いことを特徴とする請求項14に記載のキャパシタの製造方法。
  24. 前記メインエッチング工程は、100秒〜130秒間行われることを特徴とする請求項23に記載のキャパシタの製造方法。
  25. 前記オーバーエッチング工程は、20秒〜30秒間行われることを特徴とする請求項23に記載のキャパシタの製造方法。
  26. 前記メインエッチング工程は、塩素及び窒素ガスを使用して行われることを特徴とする請求項23に記載のキャパシタの製造方法。
  27. 前記オーバーエッチング工程は、三塩化ホウ素及びアルゴンガスを使用して行われることを特徴とする請求項23に記載のキャパシタの製造方法。
  28. 前記メインエッチング工程は、前記誘電体膜の一部がエッチングされるまで行われることを特徴とする請求項23に記載のキャパシタの製造方法。
  29. 前記ハードマスクは、酸化膜または窒化膜で形成されることを特徴とする請求項14に記載のキャパシタの製造方法。
  30. 前記分離膜は、酸化膜または窒化膜で形成されることを特徴とする請求項14に記載のキャパシタの製造方法。
  31. 前記分離膜を残留させるステップは、エッチバックまたはブランケット工程によって行われることを特徴とする請求項14に記載のキャパシタの製造方法。
  32. 前記下部電極をエッチングして分離するステップの後、
    前記上部電極を含む前記基板を覆うように層間絶縁膜を形成するステップと、
    前記層間絶縁膜及び前記ハードマスクパターンをエッチングして、前記下部電極及び前記上部電極が局所的にそれぞれ露出する第1ホール及び第2ホールを形成するステップと、
    前記第1ホール及び第2ホールがそれぞれ埋め込まれるように第1ビア及び第2ビアを形成するステップと、
    前記第1ビア及び第2ビアにそれぞれ接続されるように、前記層間絶縁膜上に上部配線を形成するステップと、
    をさらに含むことを特徴とする請求項14に記載のキャパシタの製造方法。
  33. 前記下部電極及び上部電極は、それぞれ、Ru、SrRuO、Pt、TaN、WN、TiN、TiAlN、Co、Cu、Hf及びこれらの合金からなる群より選択されたいずれか1つからなることを特徴とする請求項14に記載のキャパシタの製造方法。
  34. 前記誘電体膜は、SiN、SiO、Al、HfO、Ta、SrTiO、CaTiO、LaAlO、BaZrO、BaZrTiO及びSrZrTiOからなる群より選択されたいずれか1つからなることを特徴とする請求項14に記載のキャパシタの製造方法。
  35. 前記分離膜を残留させるステップでは、前記分離膜が前記誘電体膜によって前記下部電極から分離されるように形成されることを特徴とする請求項14に記載のキャパシタの製造方法。
  36. 前記ハードマスクパターンを形成するステップは、
    メインガスとしてフルオロカーボンガスを使用し、添加ガスとして酸素、窒素及びアルゴンガスからなる群より選択されたいずれか1つのガスを使用して行われることを特徴とする請求項14に記載のキャパシタの製造方法。
  37. 前記フルオロカーボンガスとしては、CF、CHF、C、C及びCからなる群より選択されたいずれか1つを使用することを特徴とする請求項36に記載のキャパシタの製造方法。
  38. 前記上部電極をエッチングするステップは、
    メインガスとして塩素系ガスを使用し、添加ガスとして窒素及びアルゴンガスからなる群より選択されたいずれか1つのガスを使用して行われることを特徴とする請求項14に記載のキャパシタの製造方法。
  39. 前記塩素系ガスとしては、Cl、BCl、CCl、HCl、CFCl、SiCl及びこれらの組合せからなる群より選択されたいずれか1つを使用することを特徴とする請求項38に記載のキャパシタの製造方法。
  40. 下部電極と、
    前記下部電極の一部を覆うように前記下部電極上に形成された誘電体膜と、
    前記誘電体膜上に形成された上部電極と、
    前記上部電極上に形成されたハードマスクパターンと、
    を備え、
    前記誘電体膜は、前記下部電極上に、前記下部電極と前記上部電極の間に形成された部位から、厚さが前記部位より薄く拡張した拡張部位を有することを特徴とするキャパシタ。
  41. 基板上の下部電極上に誘電体膜を形成するステップと、
    前記誘電体膜上に上部電極を形成するステップと、
    前記上部電極上にハードマスクを形成するステップと、
    前記ハードマスクをエッチングしてハードマスクパターンを形成するステップと、
    前記誘電体膜が下部電極上に所定の厚さ残留するように前記上部電極をエッチングするステップと、
    前記下部電極をエッチングして分離させるステップと、
    を含み、
    前記所定の厚さは、前記誘電体膜における前記下部電極と前記上部電極の間の部位よりも薄いことを特徴とするキャパシタの製造方法。
  42. 前記上部電極のエッチングは、メインエッチング工程及びオーバーエッチング工程によってなされ、
    前記メインエッチング工程は、前記誘電体膜の一部がエッチングされるまで行われ、
    前記オーバーエッチング工程は、前記メインエッチング工程の後に行われる請求項41に記載のキャパシタの製造方法。
JP2009280591A 2008-12-24 2009-12-10 キャパシタ及びその製造方法 Pending JP2010153855A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133890A KR101090932B1 (ko) 2008-12-24 2008-12-24 캐패시터 및 그의 제조방법

Publications (1)

Publication Number Publication Date
JP2010153855A true JP2010153855A (ja) 2010-07-08

Family

ID=41467294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009280591A Pending JP2010153855A (ja) 2008-12-24 2009-12-10 キャパシタ及びその製造方法

Country Status (4)

Country Link
US (2) US8159046B2 (ja)
EP (1) EP2202783B1 (ja)
JP (1) JP2010153855A (ja)
KR (1) KR101090932B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202307A (ja) * 2019-06-11 2020-12-17 株式会社村田製作所 キャパシタ
EP4354476A1 (fr) * 2022-10-14 2024-04-17 STMicroelectronics (Tours) SAS Procede de fabrication d'un condensateur

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445991B2 (en) 2008-12-24 2013-05-21 Magnachip Semiconductor, Ltd. Semiconductor device with MIM capacitor and method for manufacturing the same
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
KR101718356B1 (ko) * 2010-09-01 2017-03-22 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
US9059192B2 (en) * 2011-04-01 2015-06-16 Himax Technologies Limited Metal-insulation-metal device
EP2711984A1 (en) 2012-09-21 2014-03-26 Nxp B.V. Metal-insulator-metal capacitor formed within an interconnect metallisation layer of an integrated circuit and manufacturing method thereof
CN103021813A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 Mim电容及其制作方法
US9257496B2 (en) * 2013-01-16 2016-02-09 United Microelectronics Corporation Method of fabricating capacitor structure
US9484220B2 (en) 2013-03-15 2016-11-01 International Business Machines Corporation Sputter etch processing for heavy metal patterning in integrated circuits
CN104392897A (zh) * 2014-04-30 2015-03-04 上海华力微电子有限公司 Mim电容的制作方法
JP6342728B2 (ja) * 2014-06-26 2018-06-13 ラピスセミコンダクタ株式会社 半導体装置の製造方法および半導体装置
CN105321836B (zh) * 2015-10-19 2018-06-26 上海华力微电子有限公司 Mim电容器的测试结构和测试方法
WO2018137051A1 (zh) * 2017-01-24 2018-08-02 周虎 一种离子储能方法及装置
US11621318B2 (en) * 2021-06-25 2023-04-04 Nanya Technology Corporation Capacitor, semiconductor device, and method for preparing capacitor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344964B1 (en) * 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
JP4947849B2 (ja) * 2001-05-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6576526B2 (en) 2001-07-09 2003-06-10 Chartered Semiconductor Manufacturing Ltd. Darc layer for MIM process integration
US6458650B1 (en) * 2001-07-20 2002-10-01 Taiwan Semiconductor Manufacturing Company CU second electrode process with in situ ashing and oxidation process
US6461914B1 (en) 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
KR100929626B1 (ko) 2002-11-25 2009-12-03 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
US6897501B2 (en) * 2003-02-28 2005-05-24 Infineon Technologies Aktiengesellschaft Avoiding shorting in capacitors
US7301752B2 (en) 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
KR20060114056A (ko) 2005-04-27 2006-11-06 삼성전자주식회사 평판형 금속-절연체-금속 캐패시터의 제조방법
KR100838370B1 (ko) 2006-03-31 2008-06-13 주식회사 하이닉스반도체 하드마스크 형성 방법 및 그를 이용한 스토리지노드홀 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202307A (ja) * 2019-06-11 2020-12-17 株式会社村田製作所 キャパシタ
EP4354476A1 (fr) * 2022-10-14 2024-04-17 STMicroelectronics (Tours) SAS Procede de fabrication d'un condensateur
FR3140984A1 (fr) * 2022-10-14 2024-04-19 Stmicroelectronics (Tours) Sas Procédé de fabrication d'un condensateur

Also Published As

Publication number Publication date
US8159046B2 (en) 2012-04-17
US20100155889A1 (en) 2010-06-24
EP2202783A3 (en) 2010-12-22
KR20100075248A (ko) 2010-07-02
KR101090932B1 (ko) 2011-12-08
US8530323B2 (en) 2013-09-10
EP2202783A2 (en) 2010-06-30
US20120171840A1 (en) 2012-07-05
EP2202783B1 (en) 2017-09-20

Similar Documents

Publication Publication Date Title
JP2010153855A (ja) キャパシタ及びその製造方法
JP2006191036A (ja) 半導体素子及びその形成方法
KR100587635B1 (ko) 반도체소자의 제조 방법
KR102403619B1 (ko) 반도체 장치 및 그 제조 방법
KR20040024443A (ko) 캐패시터를 구비한 반도체 장치
TWI403235B (zh) 埋藏式電路結構之製作方法
KR20110136473A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4425707B2 (ja) 半導体装置およびその製造方法
JP2006332514A (ja) 半導体装置およびその製造方法
JP4943008B2 (ja) 半導体素子の形成方法
JP2006148052A (ja) 半導体素子の格納電極形成方法
KR100598983B1 (ko) 반도체 소자의 스토리지노드 전극 제조 방법
JP2006191053A (ja) 半導体メモリ装置の製造方法
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2007005756A (ja) 半導体素子のコンタクト孔の形成方法
TWI278035B (en) Method for fabricating semiconductor device
JP2002208633A (ja) 半導体装置およびその製造方法
TWI479600B (zh) 半導體裝置之製造方法
KR101076884B1 (ko) 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크
KR100679827B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
JP4604686B2 (ja) 半導体装置及びその製造方法
JP3821120B2 (ja) 半導体装置の製造方法
KR0155621B1 (ko) 반도체 장치의 적층형 캐패시터 제조방법
KR100787713B1 (ko) 반도체 장치 제조 방법
KR20100001865A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110225