CN103021813A

CN103021813A - Mim电容及其制作方法

Info

Publication number: CN103021813A
Application number: CN2012105644186A
Authority: CN
Inventors: 黎坡
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-12-21
Filing date: 2012-12-21
Publication date: 2013-04-03

Abstract

一种MIM电容及其制作方法。其中制作方法通过在第二导电层（用于形成MIM电容上极板）上设置覆盖层，在干法刻蚀形成各自暴露第一导电层（下极板）、第二导电层的通孔过程中，刻蚀气体选择满足对该覆盖层的刻蚀速率慢于对介电层的刻蚀速率，使得从相同高度位置同时对包埋第二导电层及第一导电层的介电层进行刻蚀过程中，避免对第二导电层（上极板）进行过度刻蚀，从而降低MIM电容被击穿的几率，提高MIM电容的可靠性。

Description

MIM电容及其制作方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种MIM电容及其制作方法。

背景技术

电阻、电容等无源器件被广泛地应用于集成电路制作技术中，这些器件通常采用标准的集成电路工艺，利用掺杂单晶硅、掺杂多晶硅等导电材质及氧化膜或氮氧化膜等绝缘材质制成，例如PIP（Poly-Insulator-Poly）电容。这些器件比较接近硅衬底，器件与衬底之间的寄生电容会影响器件的性能，尤其在射频（RF）电路中，随着频率的上升，器件的性能下降较快。

MIM（Metal-Insulator-Metal）电容技术的提出为解决这一问题提供了有效途径。这是因为：MIM电容一般制作在金属互连层，即后段制程（back-endof line，BEOL），使得无源器件与硅衬底之间的距离得以拉开，克服了寄生电容大、性能随频率升高而明显下降的弊端。此外，MIM电容的制作与现有集成电路工艺兼容，这些使得MIM电容逐渐成为RF集成电路制作过程中无源器件的主流。

图1所示为现有的一种MIM电容的结构，该电容包括：上极板102，下极板101及夹设在两极板之间的介电层103。其中，上极板102、下极板101分别通过设置在绝缘层105内的导电插塞107、106与外界电连接。更多关于MIM电容的内容可以参考2008年1月8日公开的美国专利文献US7317221B2。

该MIM电容在制作过程中存在一些问题，例如：1）为形成各自极板101、102连接的导电插塞106、107，需涉及通孔（via）的刻蚀，该干法刻蚀一般是同时在绝缘层105的等高度处开始的，因而，必然存在上极板102过刻蚀问题，该过刻蚀会导致上极板102会被过度刻蚀甚至导致上极板102和介电层103被刻蚀穿直至下极板101和上极板102直接短路。2）其次，由于通孔一般深宽比较大，随着刻蚀的进行，等离子中的电子会被吸附在通孔上部的光阻表面，而正离子则深入通孔的底部，当通孔刻蚀至暴露上极板102时，会造成大量的正电荷积累在上极板102，也称阴影效应（shadowing effect）。随着制程的进行，由于上下极板102、101高度差的存在，会导致通孔刻蚀在接触到下极板101之前，上极板102通过通孔收集到大量的正电荷会通过介电层103放电，上下极板102、101的电势差直至通孔刻蚀接触到下电极板101后开始降低，严重情况下，上述放电过程会击穿介电层103，导致MIM电容短路。上述两方面问题都会严重影响MIM电容的性能和可靠性，尤其是对于有些产品，MIM电容数量较多，其面积达到器件整体面积的10%以上，任何一个MIM电容出现短路或可靠性问题都会严重影响整个产品的良率及可靠性。

有鉴于此，实有必要提出一种新的MIM电容及其制作方法，以提供一种可靠性高的MIM电容。

发明内容

本发明实现的目的是提出一种新的MIM电容及其制作方法，以提供一种可靠性高的MIM电容。

为实现上述目的，本发明提供一种MIM电容的制作方法，包括：

在基底上淀积第一导电层；

在所述第一导电层上淀积电容介电层；

在所述电容介电层上淀积第二导电层；

在所述第二导电层上淀积覆盖层；

去除部分区域的所述覆盖层及第二导电层以形成窗口；

在所述窗口及窗口外的所述覆盖层上形成介电层并平坦化所述介电层；

在所述介电层上进行干法刻蚀以形成暴露所述第一导电层的第一通孔与暴露所述第二导电层的第二通孔，其中，第一通孔位于所述窗口所在区域内，第二通孔位于所述窗口所在区域外；所述干法刻蚀采用的气体对所述介电层的刻蚀速率大于对所述覆盖层的刻蚀速率。

可选地，所述干法刻蚀在暴露第一导电层时同时暴露第二导电层。

可选地，所述覆盖层与所述电容介电层的材质相同。

可选地，所述介电层的材质为氧化硅，所述电容介电层的材质为氮化硅。

可选地，所述第二导电层的材质为氮化钛。

可选地，所述覆盖层的材质为氮化硅、氮氧化硅或碳化硅。

可选地，所述覆盖层的材质为氮化硅或氮氧化硅，形成窗口步骤中的刻蚀气体及流量分别为Cl₂：10-100sccm，BCl₃：10-90sccm，CHF₃：1-10sccm，功率为：500-1000W。

可选地，所述覆盖层的材质为碳化硅，形成窗口步骤中刻蚀气体及流量分别为CF₄：20-150sccm，CHF₃：10-90sccm，O₂：1-10sccm，Ar：50-200sccm，功率为：1000-2000W。

可选地，所述介电层包括低K或超低K材质。

可选地，所述窗口暴露部分所述电容介电层，所述覆盖层的厚度大于所述电容介电层的厚度。

此外，本发明还提供了基于上述制作方法形成的MIM电容。

与现有技术相比，本发明具有以下优点：1）在第二导电层（上极板）上设置一层覆盖层，且在干法刻蚀形成各自暴露第一导电层（下极板）、第二导电层的通孔过程中，刻蚀气体选择满足对该覆盖层的刻蚀速率慢于对介电层的刻蚀速率，使得从相同高度位置同时对包埋第二导电层及第一导电层的介电层进行刻蚀过程中，避免对第二导电层（上极板）进行过度刻蚀，从而降低MIM电容被击穿的几率（这是一种最严重的可靠性问题），提高MIM电容的可靠性。

2）可选方案中，电容介电层、第二导电层及覆盖层各层材质及厚度、介电层的厚度及材质、通孔干法刻蚀气体的选择，使得满足：干法刻蚀形成的两通孔在暴露第一导电层时同时暴露第二导电层，避免对上极板及下极板过度刻蚀，进一步提高了MIM电容的可靠性。

3）可选方案中，第二导电层的材质为氮化钛，覆盖层的材质为氮化硅或氮氧化硅，上述材质选择可以使得相同的刻蚀气体对该两层处理以形成窗口，如此降低了工艺复杂性。

附图说明

图1是现有技术的一种MIM电容截面示意图；

图2至图6是本实施例一中的MIM电容的制作方法的结构示意图。

具体实施方式

如背景技术所述，现有的MIM电容在制作过程中，由于同时在相同高度处对介电层开始刻蚀以形成暴露上极板与下极板的通孔，而上极板与刻蚀开始位置、下极板与刻蚀开始位置两者之间存在高度差，因而，势必存在距离刻蚀开始位置近的上极板被过度刻蚀的问题。针对上述问题，本发明提出在第二导电层（上极板）上设置一层覆盖层，在干法刻蚀形成各自暴露第一导电层（下极板）、第二导电层的通孔过程中，刻蚀气体选择满足对该覆盖层的刻蚀速率慢于对介电层的刻蚀速率，使得从相同高度位置同时对介电层进行刻蚀过程中，避免对第二导电层（上极板）进行过度刻蚀，从而降低MIM电容被击穿的几率，提高MIM电容的可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

实施例一

图2至图6所示为一种MIM电容制作方法的结构截面示意图。以下结合图2至图6对本实施例的技术方案进行具体说明。

首先，参照图2所示，执行步骤S11：提供基底200，在基底200上自下而上依次淀积第一导电层201、电容介电层202、第二导电层203及覆盖层204。

本步骤提供的基底200可以为其上形成有前介电层（Premetal dielectric，PMD）的半导体衬底，也可以为其上形成有各种器件或金属互连结构的半导体衬底，该第一导电层201与预先形成的各种器件或金属互连结构电绝缘。

本步骤形成的第一导电层201用于形成MIM电容的下极板，其材质可以为现有的MIM电容下极板材质，本实施例中为铝（Al）。电容介电层202用于形成MIM电容两极板之间的介电层，其材质可以为现有的MIM电容介电层材质，本实施例中为氮化硅（SiN）。第二导电层203用于形成MIM电容的上极板，其材质可以为现有的MIM电容上极板材质，本实施例中为氮化钛（TiN）。通孔刻蚀过程中（请参见步骤S14），覆盖层204利用刻蚀气体对其与对介电层206（请参见步骤S13）的选择比不同，从而起保护上极板的作用，因而其材质与介电层206的材质不同，具体地，该覆盖层204材质可以与电容介电层202的材质相同，都为氮化硅（SiN），也可以不同，例如为碳化硅（SiC）或氮氧化硅（SiON）。

步骤S12：如图3所示，去除部分区域的覆盖层204及第二导电层203以形成窗口205。

本步骤对覆盖层204及第二导电层203进行部分区域去除，该去除的区域对应窗口205的位置，该位置根据MIM电容的密度及电路布局图形等需要进行选择。窗口205的形状根据MIM电容周围其它的器件需要，可以为各种形状的沟槽。

本步骤形成窗口205可以通过光刻后进行干法刻蚀实现，干法刻蚀中，电容介电层202可以作为刻蚀终止层（etch stop layer）。在具体实施过程中，基于现有的刻蚀终点检测技术，作为刻蚀终止层的电容介电层202会存在部分厚度被刻蚀，也即窗口205存在过刻蚀现象。

此外，针对第二导电层203（上极板）材质为氮化钛，覆盖层204为氮化硅的情况，上述窗口205可以通过一步干法刻蚀实现，即刻蚀过程中不更换刻蚀气体，均采用Cl₂、BCl₃及CHF₃的混合气体进行刻蚀，优选地，各气体流量为：Cl₂：10-100sccm（流量大小），BCl₃：10-90sccm，CHF₃：1-10sccm，功率为500-1000W。氮氧化硅的性质大致与氮化硅的性质相同，也可以采用上述相同刻蚀气体及流量一步干法刻蚀实现。针对第二导电层203（上极板）材质为氮化钛，覆盖层204为碳化硅的情况，刻蚀过程中需更换刻蚀气体，例如首先采用CF₄、CHF₃及O₂的混合气体刻蚀碳化硅，优选地，各气体流量为：CF₄：20-150sccm，CHF₃：10-90sccm，O₂：1-10sccm，Ar：50-200sccm，功率为1000-2000W，然后采用Cl₂、BCl₃及CHF₃的混合气体刻蚀氮化钛，优选地，各气体流量为：Cl₂：10-100sccm，BCl₃：10-90sccm，CHF₃：1-10sccm，功率为500-1000W。

步骤S13：如图4所示，在窗口205及窗口205外的覆盖层204上形成介电层206并平坦化该介电层206。

本步骤中的介电层206可以选择常用的介电材质，例如氧化硅，另外，考虑到减小寄生电容的目的，该氧化硅优选低K（2.0≤k≤4.0）或超低K（k<2.0）材质。考虑到介电层206的上表面需进行平坦化工艺，该平坦化工艺一般为化学机械研磨（CMP），而低K或超低K材质比较松软，不利于CMP，因而该介电层206自上而下可以采用过渡式的氧化硅（k>4.0）、低K（2.0≤k≤4.0）材质、超低K（k<2.0）材质三层结构。

步骤S14：如图5所示，在介电层206上进行干法刻蚀以形成暴露所述第一导电层201的第一通孔208与暴露第二导电层203的第二通孔207，干法刻蚀采用的气体对介电层206的刻蚀速率大于对覆盖层204的刻蚀速率。

第一通孔208位于窗口205所在区域内，第二通孔207位于窗口205所在区域外，第一通孔208与第二通孔207的具体位置及大小可以通过光刻形成图形化光刻胶（未图示）实现。之后的干法刻蚀以该图形化的光刻胶为掩膜进行。

参照图5所示，由于形成第一通孔208与第二通孔207是同时从介电层206的相同高度开始的，因而，为形成第一通孔208，需刻蚀的介电层的厚度为h2，为形成第二通孔207，需刻蚀的介电层的厚度为h1，h1小于h2。为避免刻蚀过程中h1与h2之间的高度差引起上极板的过度刻蚀和由此带来的等离子损伤，本发明提出在上极板（第二导电层203）上设置覆盖层204，该覆盖层204的材质选择以及刻蚀气体的配合使用，使得该覆盖层204的刻蚀速率慢于介电层206的刻蚀速率，如此，减弱对上极板的过度刻蚀。此外，阴影效应（shadowing effect）中的正电荷是聚集在通孔的底部，因而，减小对上极板的过度刻蚀量也可以减弱阴影效应中的正电荷积累程度，降低由此造成的电容电击穿几率或可靠性变差的程度。

具体地，本实施例中，针对介电层206的材质为氧化硅，覆盖层204材质为氮化硅或氮氧化硅时，刻蚀所用气体为C₄F₈、O₂、Ar的混合气体，优选地，各气体流量为C₄F₈：10-100sccm，O₂：1-20sccm，Ar：50-400sccm，功率为1200-1800W。针对介电层206的材质为氧化硅，覆盖层204材质为碳化硅的情况，刻蚀所用气体及流量为C₄F₈：10-100sccm，O₂：10-50sccm，Ar：50-400sccm，功率为1200-1800W。

考虑到形成窗口205过程中会存在过刻蚀现象，但该过刻蚀的量一般较小，即刻蚀掉电容介电层202的厚度较小，因而，电容介电层202与覆盖层204选择材质相同的情况下，为克服介电层206刻蚀过程中的h1与h2之间的高度差，覆盖层204的厚度需大于电容介电层202的厚度。

考虑到MIM的电连接，还可以执行步骤S15：如图6所示，在该第一通孔208与第二通孔207内填入导电材质并分别CMP两通孔外多余的导电材质以分别形成导电插塞210、209。

至此，MIM电容已经制作完毕。

可以理解的是，本实施例一由于采用了相对介电层206刻蚀速率较慢的覆盖层204，因而相对于现有技术，即无覆盖层204的方案，可以减缓上极板被刻蚀的程度，从而降低了阴影效应中上极板中正电荷的积累程度，从而提高MIM电容的可靠性。

实施例二

本实施例二提供的MIM电容的结构及其制作方法与实施例一大致相同。区别在于：步骤S11中淀积的电容介电层202及覆盖层204各层材质及厚度、步骤S13中形成的介电层206的厚度及材质、及步骤S14中的干法刻蚀气体选择，使得满足：步骤S13的干法刻蚀形成的两通孔208、207在暴露第一导电层201时同时暴露第二导电层203。换言之，上述刻蚀过程不会对上极板及下极板造成损伤，上极板中正电荷的积累程度进一步降低，从而进一步提高MIM电容的可靠性。

具体地，对于电容介电层202与覆盖层204材质相同的情况，例如但不限于都为氮化硅，步骤S13中的刻蚀气体对介电层206的刻蚀速率V_介电层与对电容介电层202（覆盖层204）的刻蚀速率V_{电容介电层}满足下述关系：V_介电层：V_{电容介电层}=（h2-h1）/（h3-h4）。

对于电容介电层202与覆盖层204材质不同的情况，例如但不限于前者为氮化硅，后者为氮氧化硅或碳化硅，步骤S13中的刻蚀气体对介电层206的刻蚀速率V_介电层、对电容介电层202的刻蚀速率V_{电容介电层}与覆盖层204的刻蚀速率V_覆盖层满足下述关系：（h2-h1）/V_介电层=h3/V_覆盖层-h4/V_{电容介电层}。

本发明中，各实施例采用递进式写法，重点描述与前述实施例的不同之处，各实施例中的相同结构及制作方法参照前述实施例的相同部分。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种MIM电容的制作方法，其特征在于，包括：

在基底上淀积第一导电层；

在所述第一导电层上淀积电容介电层；

在所述电容介电层上淀积第二导电层；

在所述第二导电层上淀积覆盖层；

去除部分区域的所述覆盖层及第二导电层以形成窗口；

在所述介电层上进行干法刻蚀以形成暴露所述第一导电层的第一通孔与暴露所述第二导电层的第二通孔，其中，第一通孔位于所述窗口所在区域内，第二通孔位于所述窗口所在区域外；所述干法刻蚀采用的气体对所述介电层的刻蚀速率大于对所述覆盖层的刻蚀速率；

在所述第一通孔与第二通孔内填入导电材质以形成导电插塞。

2.根据权利要求1所述的制作方法，其特征在于，所述干法刻蚀在暴露第一导电层时同时暴露第二导电层。

3.根据权利要求1所述的制作方法，其特征在于，所述覆盖层与所述电容介电层的材质相同。

4.根据权利要求1所述的制作方法，其特征在于，所述介电层的材质为氧化硅，所述电容介电层的材质为氮化硅。

5.根据权利要求1所述的制作方法，其特征在于，所述第二导电层的材质为氮化钛。

6.根据权利要求5所述的制作方法，其特征在于，所述覆盖层的材质为氮化硅、氮氧化硅或碳化硅。

7.根据权利要求6所述的制作方法，其特征在于，所述覆盖层的材质为氮化硅或氮氧化硅，形成窗口步骤中的刻蚀气体及流量分别为Cl₂：10-100sccm，BCl₃：10-90sccm，CHF₃：1-10sccm，功率为：500-1000W。

8.根据权利要求6所述的制作方法，其特征在于，所述覆盖层的材质为碳化硅，形成窗口步骤中刻蚀气体及流量分别为CF₄：20-150sccm，CHF₃：10-90sccm，O₂：1-10sccm，Ar：50-200sccm，功率为：1000-2000W。

9.根据权利要求1所述的制作方法，其特征在于，所述介电层包括低K或超低K材质。

10.根据权利要求3所述的制作方法，其特征在于，所述窗口暴露部分所述电容介电层，所述覆盖层的厚度大于所述电容介电层的厚度。

11.一种根据上述任一项所述的制作方法形成的MIM电容。