CN102074588A - Mim电容器及其制造方法、集成电路的制造方法 - Google Patents

Mim电容器及其制造方法、集成电路的制造方法 Download PDF

Info

Publication number
CN102074588A
CN102074588A CN2009101992287A CN200910199228A CN102074588A CN 102074588 A CN102074588 A CN 102074588A CN 2009101992287 A CN2009101992287 A CN 2009101992287A CN 200910199228 A CN200910199228 A CN 200910199228A CN 102074588 A CN102074588 A CN 102074588A
Authority
CN
China
Prior art keywords
lead plate
battery lead
layer
capacitor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101992287A
Other languages
English (en)
Inventor
陈真
林永锋
黄琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101992287A priority Critical patent/CN102074588A/zh
Priority to US12/950,973 priority patent/US8395200B2/en
Publication of CN102074588A publication Critical patent/CN102074588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种MIM电容器及其制造方法、集成电路的制造方法，所述MIM电容器包括第一电极板、第二电极板、第一电极板和第二电极板之间的电容器电介质层，以及位于第二电极板以及电容器电介质层的两侧的侧墙。通过在MIM电容器的两侧形成侧墙，可以防止第一电极板和第二电极板在电极板的边缘形成击穿而形成漏电流，从而影响MIM电容器的可靠性。

Description

MIM电容器及其制造方法、集成电路的制造方法
技术领域
本发明涉及半导体器件及其制造方法，尤其涉及一种MIM电容器及其制造方法、集成电路的制造方法。
背景技术
为了增加需要高速工作的模拟电路和射频器件的性能，研究了用于在半导体器件中集成具有大容量的电容器的方法。当电容器的上电极和下电极由掺杂的多晶硅形成时，在下电极和电介质层的界面以及上电极和电介质层的界面容易发生氧化反应形成自然氧化层，这样电容器的电容量减少。为了防止这种电容器减少的现象，通常使用金属-绝缘体-硅(MIS)电容器或者金属-绝缘体-金属(MIM)电容器，MIM电容器通常用于高性能半导体器件，因为MIM电容器显示出低电阻率和缺少由耗尽引起的寄生电容的特性。
现有的MIM电容器的形成方法多较为复杂，例如申请号为200410100720.1的中国发明专利申请公开的一种MIM电容器的制造方法，并且形成的MIM电容器容易发生漏电。
图3a～3f为现有的一种制造MIM电容器及其互连结构的方法流程的剖面结构示意图，该方法得到的MIM电容器容易发生漏电现象，而且该方法需要进行三次掩膜工艺，因此制造成本高。
参考图3a，提供半导体衬底310，在该半导体衬底310上形成金属间介质层(IMD)320，覆盖于该衬底310的表面，在该金属间介质层(IMD)320形成电容器底层，其中该电容器底层包括第一电容器底层331和第二电容器底层332，该第一电容器底层331为导体，该第二电容器底层332为绝缘体。
参考图3b，形成电介质层341，342，351，352，利用沉积工艺沉积电介质层，沉积之后利用光刻工艺刻蚀形成该电介质层341，342，351，352，该步骤中为了完成刻蚀需要进行掩膜，此为第一次掩膜，其中，电介质层341，342的材料为硅氮化物，电介质层351，352为非掺杂硅酸盐玻璃和/或氟硅酸盐玻璃。
参考图3c，利用沉积工艺形成两层金属层360，380以及两层金属层360，380之间的电介质层370，其中，金属层360，380的材料可以为钽，氮化钽，钛，氮化钛或铝。
参考图3d，刻蚀去除金属层380以及电介质层370的一部分，形成第二电极板380′和电容器电介质层370′，在该步骤中，为了刻蚀去除部分的金属层380以及电容器电介质层370需要在金属层380上进行掩膜，此为第二次掩膜。
参考图3e，刻蚀去除阻挡层金属360和电容器电介质层370′的一部分，形成第一电极板360′，同样为了完成刻蚀工艺，在该步骤中需要在电容器电介质层370′上进行掩膜，此为第三次掩膜。
参考图3f，利用双大马士革工艺形成通孔391，392，393，394和顶部金属层395，396，以此来完成由第一电极板380′、第二电极板360′和电容器电介质层370′组成的电容器与其他器件或电路的电连接。
通过上述方法形成的MIM电容器由于在第二电极板380′与第一电极板360′在边缘位置381、361(参考图3f)之间的电容及介质层比夹在第一电极板和第二电极板之间的电容器电介质层薄，因此容易发生击穿现象，形成漏电流，影响器件性能；而且该方法需要用到三次掩膜工艺，成本高。
发明内容
本发明要解决的技术问题是现有的MIM电容器的边缘容易发生击穿、形成漏电流的现象。
本发明解决的另一个技术问题是现有的MIM电容器的制造工艺复杂，成本高的问题。
为解决以上技术问题，本发明提供一种MIM电容器，包括：第一电极板、第二电极板、第一电极板和第二电极板之间的电容器电介质层，以及位于第二电极板和电容器电介质层两侧的侧墙。
可选的，所述MIM电容器还包括硬掩膜，形成于所述第二电极板的表面。
可选的，所述电容器电介质层呈帽状，包括帽顶部和帽檐部，所述第二电极板覆盖所述帽顶部；所述两侧墙分别覆盖所述帽檐部。
可选的，所述第一电极板通过第一栓塞与下层金属互连层耦合。
可选的，所述第二电极板与第一上层金属互连层耦合，所述下层金属互连层通过第二栓塞与第二上层金属互连层耦合。
为解决以上技术问题，本发明还提供一种MIM电容器的制造方法，包括步骤：
提供半导体衬底；
在所述半导体衬底上形成第一电极板、电容器电介质层、第二电极板，以及位于所述第二电极板和电容器电介质层的两侧的侧墙。
可选的，所述形成第一电极板、电容器电介质层、第二电极板，以及位于所述第二电极板和电容器电介质层两侧的侧墙包括：
在所述半导体衬底上依次形成第一金属层、第一电介质层、第二金属层和硬掩膜层；
刻蚀所述硬掩膜层、第二金属层和部分厚度的第一电介质层，以去除部分硬掩膜层、第二金属层和第一电介质层，形成硬掩膜和第二电极板；
在所述硬掩膜、第二电极板、第一电介质层和第一金属层的表面沉积第二电介质层；
去除部分第二电介质层、第一电介质层和第一金属层，分别形成侧墙、电容器电介质层和第一电极板。
可选的，所述去除部分第二电介质层、第一电介质层和第一金属层，形成侧墙、电容器电介质层和第一电极板采用干法刻蚀。
为解决以上技术问题，本发明还提供一种包括上述MIM电容器制造方法的集成电路的制造方法。
可选的，所述集成电路的制造方法在形成第一电极板、电容器电介质层、第二电极板以及侧墙之前，还包括：
在所述半导体衬底上依次形成金属间介质层和底层，所述底层包括下层金属互连层和绝缘层；
在所述底层上沉积第一层间介质层；
在所述第一层间介质层中形成第一栓塞和第二栓塞，分别与所述下层金属互连层耦合，其中，所述第一栓塞形成于所述下层金属互连层和MIM电容器的第一电极板之间。
可选的，所述集成电路的制造方法在形成第一电极板、电容器电介质层、第二电极板以及侧墙之后，还包括：
在所述硬掩膜的表面、侧墙的表面以及第一层间介质层未被第一电极板覆盖的表面沉积第二层间介质层；
在所述第二层间介质层上形成第一上层金属互连层和第二上层金属互连层，所述第一上层金属互连层与所述第二电极板耦合，所述第二上层金属互连层与所述第二栓塞耦合。
与现有技术相比，本发明具有以下优点：
上述技术方案通过在MIM电容器的第二电极板和电容器电介质层的两侧形成侧墙，防止第一电极板和第二电极板在电极板的边缘形成击穿，形成漏电流而影响电容器的可靠性。
另外，上述技术方案在形成MIM电容器的过程中只用到一次掩膜，有利于简化工艺、节约成本和提高效率。
附图说明
图1为本发明实施例的包括MIM电容器的集成电路的制造方法的流程示意图；
图2a至图2g对应图1所示的制造方法流程的剖面结构示意图；
图3a至图3f为现有的MIM电容器及其互连结构的制造流程的剖面结构示意图。
具体实施方式
本发明实施例通过在MIM电容器的两侧形成侧墙，以防止电容器的电极板边缘容易击穿而形成漏电流的现象，从而影响电容器的可靠性；并且，所述MIM电容器的制造过程中只用到一次掩膜，有利于简化工艺、节约成本和提高效率。
本发明实施方式的MIM电容器包括：第一电极板、第二电极板、第一电极板和第二电极板之间的电容器电介质层，以及位于第二电极板和电容器电介质层的两侧的侧墙。
上述MIM电容器的制造方法包括：提供半导体衬底；在所述半导体衬底上形成第一电极板、电容器电介质层、第二电极板，以及位于所述第二电极板和电容器电介质层的两侧的侧墙。
本发明实施方式还提供一种包括上述MIM电容器的制造方法的集成电路的制造方法。
下面以制造包括上述MIM电容器的集成电路为例，结合附图对本发明的具体实施方式进行详细介绍。
本实施例的包括MIM电容器的集成电路的制造方法包括：
提供半导体衬底；
在所述半导体衬底上依次形成金属间介质层和底层，所述底层包括下层金属互连层和绝缘层；
在所述底层上沉积第一层间介质层；
在所述第一层间介质层中形成第一栓塞和第二栓塞，分别与所述下层金属互连层耦合；
在所述半导体衬底上形成第一电极板、电容器电介质层、第二电极板，以及位于所述第二电极板和电容器电介质层的两侧的侧墙，所述第一电极板与所述第一栓塞耦合；
在所述侧墙、电容器电介质层、第一电极板以及半导体衬底组成的表面沉积第二层间介质层；
在所述第二层间介质层上形成第一上层金属互连层和第二上层金属互连层，所述第一上层金属互连层与所述第二电极板耦合，所述第二上层金属互连层与所述第二栓塞耦合。
图1为本发明实施例的集成电路的制造方法的流程示意图，图2a至2g为对应图1所示的制造集成电路的方法的剖面结构示意图。其中图1中的步骤s3、s4为制造MIM电容器的流程示意图，以及图2c至图2f为制造MIM电容器的剖面结构示意图。下面结合附图1、图2a至2g对本实施例的集成电路制造方法以及MIM电容器的制造方法做详细的介绍。
结合图1和图2a，执行步骤s1，提供半导体衬底210，该半导体衬底210可以为已经形成有其他的半导体元件的衬底；在该半导体衬底210的表面形成金属间介质层220，在该金属间介质层220上形成底层；其中，底层包括下层金属互连层231和绝缘层232，该下层金属互连层231的材料为导体，在本实施例中为铜Cu，该绝缘层232的材料为绝缘体，在本实施例中为非掺杂硅酸玻璃或者氟硅酸玻璃；该形成金属间介质层220以及底层的工艺步骤与公知的工艺步骤相同，在此不做介绍。
结合图1和图2b，执行步骤s2，形成栓塞241，242，243，244，该些栓塞241，242，243，244形成于所述下层金属互连层231上方，其可以利用大马士革工艺形成，具体为：在所述底层上依次形成第一刻蚀阻挡层233和第一层间介质层234，利用刻蚀形成通孔，之后用钨或铜填充通孔，形成栓塞241，242，243，244，以形成与下层金属互连层231的耦合。
结合图1、图2c和图2d，执行步骤s3，形成第二电极板和硬掩膜。
参考图2c，形成栓塞之后，在第一层间介质层234上依次沉积形成第一金属层251′，第一电介质层252′和第二金属层253′，并在第二金属层253′上形成硬掩膜层254′，该硬掩膜层254′在以下的工艺中的作用主要包括：在侧墙形成时保证侧墙的高度满足要求，以及在下面图2e的刻蚀步骤中作为保护层，以保护图2e中显示的第二电极板253；其中第一金属层251′和第二金属层253′的材料选自钽，氮化钽，钛，氮化钛或者铝；
参考图2d，利用掩膜工艺在所述硬掩膜层254′上进行图案化，刻蚀所述硬掩膜层254′，第二金属层253′和部分高度的第一电介质层252′，以去除部分硬掩膜层254′、第二金属层253′和第一电介质层252′，形成第二电极板253和硬掩膜254；刻蚀去除部分第一电介质层252′后，该第一电介质层252′为台阶状的第一电介质层252″，被第二电极板253覆盖的第一电介质层的厚度高于未被第二电极板253覆盖的第一电介质层的厚度；在完成本工艺步骤后，栓塞241，242，243位于硬掩膜254和第二电极板253的下方，而栓塞244不在其下方；此步骤中进行刻蚀时，利用了掩膜工艺，而且本发明的形成MIM电容器的方法，只在该步骤中用到了掩膜。
结合图1、图2e和图2f，执行步骤s4，形成第一电极板、电容器电介质层和侧墙。
参考图2e，在以上步骤形成的硅片的表面，即硬掩膜254的表面以及第一电介质层252″的未被第二电极板253覆盖的表面，沉积形成第二电介质层260，该第二电介质层260用来形成侧墙。
参考图2f，干法刻蚀去除部分的第二电介质层260、第一电介质层252″以及第一金属层251′；该第一金属层251′被去除部分后形成第一电极板251，第二电介质层260的剩余部分形成两侧墙261、262；第一电介质层252″被去除部分后形成电容器电介质层252，其呈帽状，包括帽顶部2521和帽檐部2522；在完成工艺步骤后，栓塞241，242，243位于硬掩膜254、第二电极板253、电容器电介质层252以及第一电极板251的下方，而栓塞244不在其下方；侧墙261、262的底部覆盖电容器电介质层252未被第二电极板253覆盖的部分，顶部与硬掩膜层254的顶部相平；由于所述侧墙261、262在第二电极板253和电容器电介质层252的边缘，相当于将在第一电极板251和第二电极板253之间的电容器电介质层加厚，因此可以有效地防止第一电极板251和第二电极板253在边缘位置形成击穿、造成漏电流的形成，影响器件的性能；另外，在该步骤的刻蚀工艺中，利用干法刻蚀使用离子溅射去除部分的第二电介质层260、第一电介质层252″以及第一金属层251′，由于采用形成侧墙的回蚀(etch-back)工艺去除部分的第二电介质层260、第一电介质层252″以及第一金属层251′，无需掩模板。
至此MIM电容器已形成，如图2f所示，其包括第一电极板251，第二电极板253，位于第一电极板251和第二电极板253之间的电容器电介质层252，以及位于电容器两侧的侧墙261，262。该MIM电容器通过栓塞241、242、243与下层金属互连层231耦合。
继续参考图1和图2g，执行步骤s5，形成第一上层金属互连层271和第二上层金属互连层272，利用大马士革工艺形成该第一上层金属互连层271和第二上层金属互连层272，具体为：首先在图2f所述步骤中形成的整个硅片的表面，即由所述硬掩膜254的表面、侧墙261、262的表面以及第一层间介质层234未被第一电极板251覆盖的表面，形成第二刻蚀阻挡层281，之后于该第二刻蚀阻挡层281上形成第二层间介质层282，然后利用刻蚀工艺刻蚀形成通孔(图中没有标示)，最后于通孔内填充金属形成第一上层金属互连层271和第二上层金属互连层272，在该具体实施例中填充材料为铜，由此实现MIM电容器与第一上层金属互连层271的耦合，以及下层金属互连层234与第二上层金属互连层272的耦合。
根据以上所述形成MIM电容器的制造方法，可以得知在整个的形成MIM电容器的过程中(图2c-图2f)只用到一次掩膜工艺，即图2d中显示的形成硬掩膜254、第二电极板253的工艺中用到一次掩膜工艺，而现有的形成MIM电容器的制造方法需要用到三次掩膜工艺，而每个掩膜工艺需要具有掩模板、然后根据掩模板进行光刻，因此可以看出，本发明的MIM电容器的制造方法可以节省工序且节省成本。
参考图2g，本发明实施例的MIM电容器包括第一电极板251、第二电极板253、第一电极板251和第二电极板253之间的电容器电介质层252；于所述第二电极板上有硬掩膜254，该硬掩膜254覆盖所述第二电极板253；电容器电介质层252呈帽状，包括帽顶部2521和帽檐部2522，其中第二电极板253覆盖帽顶部2521；且该电容器还包括两侧墙261、262，分别覆盖所述电容器电介质层252的帽檐部2522，且其顶部与硬掩膜层254的顶部相平；由于所述侧墙261、262在第二电极板253和电容器电介质层252的边缘，相当于将在第一电极板251和第二电极板253之间的电容器电介质层加厚，因此可以有效地防止第一电极板251和第二电极板253在边缘位置形成击穿、造成漏电流的现象，影响器件的性能的缺点。
该MIM电容器的第一电极板251通过栓塞，在该具体实施例中通过三个第一栓塞241、242、243，与所述下层金属互连层231耦合；该第一栓塞241、242、243通过下层金属互连层231、与下层金属互连层231耦合的第二栓塞244以及第二上层金属互连层272与外界或其他的半导体元件电连接。所述第一电极板251和所述底层230之间为第一刻蚀阻挡层233以及第一刻蚀阻挡层233上的第一层间介质层234。
该MIM电容器250的第二电极板253与第一上层金属互连层271耦合，通过该第一上层金属互连层271与外界或其他的半导体元件电连接；该MIM电容器250上为第二刻蚀阻挡层281以及第二层间介质层282。
需要说明的是，上述实施例的MIM电容器是先形成第二电极板，再同时形成第一电极板、电容器电介质层和侧墙；在其他实施例中，也可以先形成第二电极板、电容器电介质层和第一电极板，再在第二电极板和电容器电介质层的两侧形成侧墙。
上述实施例中，MIM电容器是形成在包括有其他半导体元件的衬底上，并可以实现与其他半导体元件的电连接，在其他实施例中，也可以先在半导体衬底上形成MIM电容器，然后再在上层形成与其电连接的其他半导体元件。另外，MIM电容器与上层和/或下层半导体元件的电连接的形成方法也不限于上述实施例所述互连工艺。
综上所述，上述技术方案通过在第一电极板和第二电极板的边缘形成侧墙以加厚电极板之间的介质层厚度，因此可以有效的防止在第一电极板和第二电极板的边缘之间容易击穿导致产生漏电流的现象，从而提高了器件的可靠性。
并且，上述技术方案在制造MIM电容器的过程中只用到一次掩膜，相对于现有技术的三次掩膜工艺，简化了工艺，节省了成本，从而可以提高效率。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种MIM电容器，包括：第一电极板、第二电极板以及第一电极板和第二电极板之间的电容器电介质层；其特征在于，还包括：位于第二电极板以及电容器电介质层两侧的侧墙。
2.如权利要求1所述MIM电容器，其特征在于，还包括硬掩膜，形成于所述第二电极板的表面。
3.如权利要求1或2所述MIM电容器，其特征在于，所述电容器电介质层呈帽状，包括帽顶部和帽檐部，所述第二电极板覆盖所述帽顶部；所述侧墙分别覆盖所述帽檐部。
4.如权利要求3所述MIM电容器，其特征在于，所述第一电极板通过第一插栓与下层金属互连层耦合。
5.如权利要求4所述MIM电容器，其特征在于，所述第二电极板与第一上层金属互连层耦合，所述下层金属互连层通过第二栓塞与第二上层金属互连层耦合。
6.一种MIM电容器的制造方法，其特征在于，包括步骤：
提供半导体衬底；
在所述半导体衬底上形成第一电极板、电容器电介质层、第二电极板以及位于所述第二电极板和电容器电介质层两侧的侧墙。
7.如权利要求6所述MIM电容器的制造方法，其特征在于，所述形成第一电极板、电容器电介质层、第二电极板，以及位于所述第二电极板和电容器电介质层两侧的侧墙包括：
在所述半导体衬底上依次形成第一金属层、第一电介质层、第二金属层和硬掩膜层；
刻蚀所述硬掩膜层、第二金属层和部分厚度的第一电介质层，以去除部分硬掩膜层、第二金属层和第一电介质层，形成硬掩膜和第二电极板；
在所述硬掩膜的表面及第一电介质层未被第二电极板覆盖的表面金属层沉积第二电介质层；
去除部分第二电介质层、第一电介质层和第一金属层，分别形成侧墙、电容器电介质层和第一电极板。
8.如权利要求6所述MIM电容器的制造方法，其特征在于，所述去除部分第二电介质层、第一电介质层和第一金属层，分别形成侧墙、电容器电介质层和第一电极板采用干法刻蚀。
9.一种包括权利要求6至8任一项所述的MIM电容器的制造方法的集成电路的制造方法。
10.如权利要求9所述集成电路的制造方法，其特征在于，在形成第一电极板、电容器电介质层、第二电极板以及侧墙之前，还包括：
在所述半导体衬底上依次形成金属间介质层和底层，所述底层包括下层金属互连层和绝缘层；
在所述底层上沉积第一层间介质层；
在所述第一层间介质层中形成第一栓塞和第二栓塞，分别与所述下层金属互连层耦合，其中，所述第一栓塞形成于所述下层金属互连层和MIM电容器的第一电极板之间。
11.如权利要求10所述集成电路的制造方法，其特征在于，在形成第一电极板、电容器电介质层、第二电极板以及侧墙之后，还包括：
在所述硬掩膜的表面、侧墙的表面以及第一层间介质层未被第一电极板覆盖的表面沉积第二层间介质层；
在所述第二层间介质层上形成第一上层金属互连层和第二上层金属互连层，该第一上层金属互连层与所述第二电极板耦合，第二上层金属互连层与所述第二栓塞耦合。
CN2009101992287A 2009-11-20 2009-11-20 Mim电容器及其制造方法、集成电路的制造方法 Pending CN102074588A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009101992287A CN102074588A (zh) 2009-11-20 2009-11-20 Mim电容器及其制造方法、集成电路的制造方法
US12/950,973 US8395200B2 (en) 2009-11-20 2010-11-19 Method and system for manufacturing copper-based capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101992287A CN102074588A (zh) 2009-11-20 2009-11-20 Mim电容器及其制造方法、集成电路的制造方法

Publications (1)

Publication Number Publication Date
CN102074588A true CN102074588A (zh) 2011-05-25

Family

ID=44033041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101992287A Pending CN102074588A (zh) 2009-11-20 2009-11-20 Mim电容器及其制造方法、集成电路的制造方法

Country Status (2)

Country Link
US (1) US8395200B2 (zh)
CN (1) CN102074588A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839917A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
CN105514092A (zh) * 2015-12-29 2016-04-20 上海华虹宏力半导体制造有限公司 金属-绝缘体-金属电容及其形成方法
CN105632897A (zh) * 2016-02-23 2016-06-01 中航（重庆）微电子有限公司 一种mim电容及其制备方法
CN111128957A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 嵌入结构的mim电容及其制造方法
CN111199956A (zh) * 2018-11-19 2020-05-26 中芯国际集成电路制造（天津）有限公司 一种半导体器件及其形成方法
CN113517401A (zh) * 2021-09-13 2021-10-19 广州粤芯半导体技术有限公司 金属电容结构及其制备方法
WO2023205939A1 (zh) * 2022-04-24 2023-11-02 华为技术有限公司 电容器及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929722B1 (en) * 2017-01-30 2018-03-27 International Business Machines Corporation Wire capacitor for transmitting AC signals
US11769791B2 (en) * 2021-01-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. High capacitance MIM device with self aligned spacer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320244B1 (en) 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
US6346454B1 (en) 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US6329234B1 (en) 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
US6313003B1 (en) 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US6387775B1 (en) 2001-04-16 2002-05-14 Taiwan Semiconductor Manufacturing Company Fabrication of MIM capacitor in copper damascene process
KR100688785B1 (ko) 2002-09-10 2007-02-28 동부일렉트로닉스 주식회사 엠.아이.엠 커패시터 제조 방법
KR100585115B1 (ko) 2003-12-10 2006-05-30 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
US7745280B2 (en) * 2008-05-29 2010-06-29 United Microelectronics Corp. Metal-insulator-metal capacitor structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839917A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
CN103839917B (zh) * 2012-11-27 2017-08-25 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
CN105514092A (zh) * 2015-12-29 2016-04-20 上海华虹宏力半导体制造有限公司 金属-绝缘体-金属电容及其形成方法
CN105514092B (zh) * 2015-12-29 2017-12-08 上海华虹宏力半导体制造有限公司 金属‑绝缘体‑金属电容及其形成方法
CN105632897A (zh) * 2016-02-23 2016-06-01 中航（重庆）微电子有限公司 一种mim电容及其制备方法
CN111199956A (zh) * 2018-11-19 2020-05-26 中芯国际集成电路制造（天津）有限公司 一种半导体器件及其形成方法
CN111128957A (zh) * 2019-12-26 2020-05-08 华虹半导体(无锡)有限公司 嵌入结构的mim电容及其制造方法
CN113517401A (zh) * 2021-09-13 2021-10-19 广州粤芯半导体技术有限公司 金属电容结构及其制备方法
CN113517401B (zh) * 2021-09-13 2021-12-17 广州粤芯半导体技术有限公司 金属电容结构及其制备方法
WO2023205939A1 (zh) * 2022-04-24 2023-11-02 华为技术有限公司 电容器及其制备方法

Also Published As

Publication number Publication date
US8395200B2 (en) 2013-03-12
US20120112315A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
CN102074588A (zh) Mim电容器及其制造方法、集成电路的制造方法
US10950689B2 (en) Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor
CN100559579C (zh) 具有自对准接触的半导体器件及其制造方法
US6624040B1 (en) Self-integrated vertical MIM capacitor in the dual damascene process
CN101740572A (zh) 存储器元件
CN106887428A (zh) 具有集成在同一电介质层中的电容器和金属布线的半导体结构
US20060258111A1 (en) Process for producing an integrated circuit comprising a capacitor
CN100570873C (zh) 电容器及其形成方法
US20140159202A1 (en) Method for forming a three-dimensional structure of metal-insulator-metal type
CN103021813A (zh) Mim电容及其制作方法
US6387750B1 (en) Method of forming MIM capacitor
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
US7781864B2 (en) Capacitor of semiconductor device and method for manufacturing the same
US20220336577A1 (en) Metal-insulator-metal (mim) capacitor and method of forming an mim capacitor
US8778755B2 (en) Method for fabricating a metal-insulator-metal capacitor
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
KR101985951B1 (ko) 반도체 소자 및 이의 제조 방법
US20120025347A1 (en) Method of forming a MIM capacitor
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US20130285201A1 (en) Mim capacitor formation method and structure
CN101771036B (zh) 电容器及其制作方法
KR100741880B1 (ko) 금속-절연체-금속 커패시터의 제조방법
US20110012229A1 (en) Semiconductor device with capacitor and method of fabricating the same
TWI761223B (zh) 動態隨機存取記憶體及其製造方法
US20090155975A1 (en) Method for manufacturing metal-insulator-metal capacitor of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121101

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110525