CN105514092A - 金属-绝缘体-金属电容及其形成方法 - Google Patents
金属-绝缘体-金属电容及其形成方法 Download PDFInfo
- Publication number
- CN105514092A CN105514092A CN201511016872.8A CN201511016872A CN105514092A CN 105514092 A CN105514092 A CN 105514092A CN 201511016872 A CN201511016872 A CN 201511016872A CN 105514092 A CN105514092 A CN 105514092A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- electrode
- conductive layer
- layer
- mim capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种金属-绝缘体-金属(MIM)电容及其形成方法,所述形成方法包括:提供基底,所述基底上自上而下依次具有第一导电层、第一绝缘层和第二导电层;刻蚀所述第一导电层,形成第一电极,所述第一电极暴露出部分所述第一绝缘层;形成覆盖所述第一电极顶表面和侧壁、以及部分所述第一绝缘层顶表面的第二绝缘层;刻蚀所述第二绝缘层和所述第一绝缘层,直至暴露出所述第二导电层,剩余在所述第一电极侧壁表面的第二绝缘层及其下方的第一绝缘层构成侧墙结构,位于所述第一电极下方的第一绝缘层构成电介质层;刻蚀所述第二导电层,形成第二电极。本发明的MIM电容的形成方法可以减少对电容中电介质层的刻蚀损伤。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种金属-绝缘体-金属(MIM)电容及其形成方法。
背景技术
半导体器件应用于各种电子设备中,诸如个人计算机、手机、数码相机和其他电子产品。通常通过在半导体衬底上方沉积绝缘层、导电层和半导体材料层等,使用光刻工艺对各个材料层进行图形化,以在各个材料层上形成电路组件和元件来制造半导体器件。半导体产业通过不断缩小各种电子组件(例如,晶体管、二极管、电容器、电阻器等)的集成度,使得半导体芯片的尺寸减小、功耗降低、性能提高。
电容在电路中起着去耦、滤波、谐振、阻抗匹配等作用。常见的电容有集成电容和分离电容两大类。分离电容可制作较大的电容量,但是其体积大,寄生电感和电阻较大。集成电容由于其占用面积小、寄生参量小、节约封装成本等优点正在被越来越多的使用。
金属-绝缘体-金属(MIM:Metal-insulator-Metal)结构作为一种集成电容,可用于存储各种半导体器件中的电荷,其在射频集成电路和模拟/混合信号集成电路中有着广泛应用。MIM电容横向地形成在半导体晶圆上,其中两个金属极板将与晶圆表面平行的介质层夹在中间。
但是,现有技术形成的MIM电容的性能不佳。
发明内容
本发明解决的问题是现有技术形成的MIM电容的性能不佳。
为解决上述问题,本发明实施例提供了一种MIM电容的形成方法,所述方法包括:提供基底,所述基底上自上而下依次具有第一导电层、第一绝缘层和第二导电层;刻蚀所述第一导电层,形成第一电极,所述第一电极暴露出部分所述第一绝缘层;形成覆盖所述第一电极顶表面和侧壁、以及部分所述第一绝缘层顶表面的第二绝缘层;刻蚀所述第二绝缘层和所述第一绝缘层,直至暴露出所述第二导电层,剩余在所述第一电极侧壁表面的第二绝缘层及其下方的第一绝缘层构成侧墙结构,位于所述第一电极下方的第一绝缘层构成电介质层;刻蚀所述第二导电层,形成第二电极。
可选地,在刻蚀所述第一导电层,形成第一电极后,继续刻蚀所述第一绝缘层,去除部分所述第一绝缘层。
可选地,所述第二绝缘层与所述第一绝缘层的材料相同。
可选地,所述第二绝缘层的厚度为100~2000埃。
可选地,刻蚀所述第二导电层,形成第二电极包括:形成覆盖所述第一电极、所述侧墙结构和所述第二导电层的第三绝缘层;在所述第三绝缘层上形成与待形成的第二电极对应的图形化掩膜层,刻蚀所述第三绝缘层和所述第二导电层,形成第二电极。
可选地,在刻蚀所述第一导电层,刻蚀所述第一绝缘层和所述第一绝缘层、和刻蚀所述第三绝缘层和所述第二导电层后,分别对所述基底及其上各结构进行清洗。
可选地,所述第一绝缘层、所述第二绝缘层或所述第三绝缘层的材料包括氮化硅、氮氧化硅或者氧化硅中的一种或多种。
可选地,所述第一导电层的材料包括氮化钛。
可选地,所述第二导电层包括铝层,和位于所述铝层上的氮化钛层或钛层。
对应地,本发明实施例还提供了采用上述方法形成的一种MIM电容。所述电容包括:基底;位于所述基底上的第二电极;位于所述第二电极上的电介质层;位于所述电介质层上第一电极;位于所述电介质层和所述第一电极侧壁表面的侧墙结构。
可选地,所述侧墙结构的材料与所述电介质层的材料相同。
可选地,所述MIM电容还包括:覆盖所述第一电极、所述侧墙结构和部分所述第二电极的第三绝缘层。
可选地,所述电介质层、所述侧墙结构或所述第三绝缘层的材料包括氮化硅、氮氧化硅或者氧化硅中的一种或多种。
可选地,所述第一电极的材料包括氮化钛。
可选地,所述第二电极包括铝电极、以及位于所述铝电极上的氮化钛电极或钛电极。
与现有技术相比,本发明实施例的技术方案具有以下优点:
本发明实施例的MIM电容的形成方法中,通过刻蚀所述第二绝缘层和第一绝缘层形成了侧墙结构,所述侧墙结构可以保护所述第一电极下的电介质层,减少所述电介质层在刻蚀过程中受到的等离子体损伤,改善了最终形成的MIM电容的TDDB特性。
进一步地,由于所述侧墙结构的保护作用,在刻蚀所述第一导电层前,已经去除了侧墙结构之外的第一绝缘层,与现有技术相比,无需再去除所述第一绝缘层,降低对刻蚀工艺中所需光刻胶层厚度的要求,工艺简单;更进一步地,由于所述电介质层有侧墙结构保护,所述电介质层的厚度可以做到更小,增大了最终形成的MIM电容器的电容值。
对应地,本发明实施例的MIM电容也具有上述优点。
附图说明
图1示出了现有技术所形成MIM结构的剖面示意图。
图2至图7示出了本发明实施例的MIM电容的形成方法中所形成的中间结构的剖面示意图。
具体实施方式
由背景技术可知,现有技术形成的金属-氧化物-金属(MIM:Metal-insulator-Metal)电容的性能不佳。
本发明的发明人研究了现有技术形成MIM电容的工艺后发现,如图1所示,现有技术中在形成MIM电容的上电极130时,会进行过刻蚀,以降低下电极110上介电层120的厚度h。所述介电层120的厚度h越大,后续刻蚀下电极110时所需的光刻胶的厚度越大,刻蚀难度增加。但是对介电层120的刻蚀越多,暴露出的上电极130下的介电层120的侧壁面积越大,刻蚀过程中容易在所述侧壁上形成刻蚀损伤125,造成MIM电容的与时间相关电介质击穿(TDDB:TimeDependentDielectricBreakdown)特性不佳。TDDB测试通过在上下电极上施加低于介电层120本征击穿场强的电压,经历一定时间后发生电介质层击穿,来衡量器件的性能。本发明的发明人发现,现有技术所形成的MIM电容TDDB性能不佳的一个主要原因即在于在介电层120中引入了过多刻蚀损伤125,导致在TDDB测试过程在刻蚀损伤125周围发生电荷积累,导致介电层120的击穿。
基于以上研究,本发明实施例提供了一种MIM电容的形成方法,提供自上而下依次具有第一导电层、第一绝缘层和第二导电层的基底;在刻蚀所述第一导电层形成第一电极后,不刻蚀或者少刻蚀其下的第一绝缘层,而是形成覆盖所述第一电极和所述第一绝缘层的第二绝缘层;再刻蚀所述第二绝缘层和所述第一绝缘层,直至暴露出所述第二导电层,剩余在所述第一电极侧壁表面的第二绝缘层及其下方的第一绝缘层构成侧墙结构,位于所述第一电极下方的第一绝缘层构成电介质层。所述侧墙结构可以保护所述电介质层在后续形成第二电极的刻蚀过程中免受损伤,从而可以提高所形成的MIM电容的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是,提供这些附图的目的是有助于理解本发明的实施例,而不应解释为对本发明的不当的限制。为了更清楚起见,图中所示尺寸并未按比例绘制,可能会做放大、缩小或其他改变。
首先,参考图2,提供基底200,所述基底200上自上而下依次具有第一导电层210、第一绝缘层220和第二导电层230。
本实施例中,所述基底200为硅晶圆。所述基底200内可以形成有多种半导体器件单元及其之间的连接结构和隔离结构,例如,所述半导体器件单元可以为金属氧化物半导体场效应晶体管(MOSFET)、双极结晶体管(BJT)、高压晶体管、高频晶体管、二极管、光学器件、MEMS(Micro-electromechanicalSystem)器件或其他元件。在其他一些实施例中,所述基底200还可以为其他半导体材料或绝缘材料。例如,所述基底100还可以为锗硅、锗或III-V族半导体材料等,或者为Si-SiGe、Si-SiC、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等多层结构材料;或者为玻璃等绝缘材料。
所述第二导电层230、第一绝缘层220和第一导电层210可以依次通过沉积的工艺自下而上地形成于所述基底200的表面上,在后续工艺中分别用于形成MIM电容的第二电极、电介质层和第一电极。所述第一导电层210和所述第二导电层230的结构可以为单层或者多层,材料可以为金属或者其他导电材料,例如可以为氮化钛、钛、铝、铜、铜合金、铝合金或铜铝合金中的一种或多种。所述第一绝缘层220的结构也可以为单层或者多层,材料可以为氮化硅、氧化硅、氮氧化硅或者高介电常数的介电材料中的一种或多种。
本实施例中,所述第一导电层210的材料为氮化钛;所述第一绝缘层220的材料为氮化硅;所述第二导电层220为双层结构,包括铝层2302和位于所述铝层2302上的氮化钛层或者钛层2301。在一具体实施例中,所述铝层2302可以为所述基底200中电路结构的上层金属,仅是位于待形成MIM电容区域的部分铝层2302用于形成MIM电容的第二电极;此外,位于铝层2302上的氮化钛层或者钛层2301可以作为铝层2302和第一绝缘层220之间的阻挡层,防止铝原子向所述第一绝缘层220的扩散。
接着,如图3所示,刻蚀所述第一导电层210(参考图2),形成第一电极211,所述第一电极211暴露出部分所述第一绝缘层220。
具体地,可以先在所述第一导电层210上形成掩膜层(未示出),所述掩膜层通过光刻工艺形成有与待形成的第一电极211形状对应的图形,所述掩膜层可以为光刻胶层或者硬掩膜(hardmask)层;接着按所述掩膜层上的图形对所述第一导电层211进行刻蚀,直至暴露出所述第一绝缘层220的表面,去除待形成的第一电极211外的第一导电层材料,形成第一电极211;最后去除所述掩膜层。本实施例中,所述刻蚀工艺所采用的刻蚀气体对氮化钛和氮化硅具有较高的选择比,可以使得刻蚀工艺停止在第一绝缘层220的表面。
本实施例中,在刻蚀所述第一导电层210,形成第一电极211后,还对所述基底200和其上的第一电极211和第一绝缘层220等进行清洗。在刻蚀工艺后,通常会形成有机聚合物和溅射残留物,对所形成器件的电阻率、漏电流和良率有负面影响。所述清洗工艺用于去除所述有机聚合物和溅射残留物。所述清洗工艺所采用的溶液可根据具体工艺和材料选择,本发明对此不作限定。
在其他一些实施例中,刻蚀所述第一导电层210,形成第一电极211后,还可以继续对所述第一电极211暴露出的第一绝缘层220进行刻蚀,去除部分所述第一绝缘层220。对所述第一绝缘层220继续刻蚀,使所述第一电极211暴露出的第一绝缘层220的厚度减薄,可以使得第一电极211外的第一导电层材料被去除干净,还可以减小后续工艺中第一绝缘层220的刻蚀难度。但需要说明的是,与现有技术相比,在这些实施例中对所述第一绝缘层220进行刻蚀所去除的厚度会更小,从而减少所述刻蚀工艺对第一电极211下的第一绝缘层材料的损伤。
接着,如图4所示,形成覆盖所述第一电极211顶表面和侧壁、以及部分所述第一绝缘层220顶表面的第二绝缘层240。
具体地,可以采用化学气相沉积、物理气相沉积或者原子层沉积工艺形成所述第二绝缘层240。所述第二绝缘层220的材料为氮化硅、氮氧化硅或者氧化硅中的一种或多种。本实施例中,所述第二绝缘层240与所述第一绝缘层220的材料相同,均为氮化硅。所述第二绝缘层220的厚度与待形成的侧墙结构的宽度相关。本实施例中,为了使得所述侧墙结构能够充分保护电介质层,所述第二绝缘层220的厚度为100~2000埃。由于后续工艺中需要对所述第二绝缘层240和所述第一绝缘层220进行刻蚀形成侧墙结构,所述第二绝缘层240与所述第一绝缘层220的材料相同,一方面可以降低刻蚀难度,另一方面也可以增强两者之间的结合强度。
接着,如图5所示,刻蚀所述第二绝缘层240和所述第一绝缘层220(参考图4),直至暴露出所述第二导电层230,剩余在所述第一电极211侧壁表面的第二绝缘层2501及其下方的第一绝缘层2502构成侧墙结构250,位于所述第一电极211下方的第一绝缘层构成电介质层221。
具体地,在形成所述第二绝缘层240后,进行无掩膜的侧墙刻蚀,所述刻蚀工艺采用等离子体刻蚀,具有较好的方向性;由于所述第一电极211侧壁上的第二绝缘层材料在垂直方向的厚度较大,当所述第一电极211顶表面和第一绝缘层220上的第二绝缘层材料被去除时,所述第一电极211侧壁上的第二绝缘层材料得以部分保留;随着刻蚀工艺的进行,所述第一电极211覆盖区域外的第一绝缘层220继续被刻蚀去除,位于所述第一电极211下方以及所述第一电极211侧壁表面剩余第二绝缘材料层下的第一绝缘层被保留;当所述刻蚀工艺结束后,剩余在所述第一电极211侧壁表面的第二绝缘层2501,以及所述第一电极211侧壁表面的第二绝缘层2501下方的第一绝缘层2502共同构成侧墙结构250。上述刻蚀工艺中所采用的刻蚀气体对氮化硅和氮化钛具有较高的选择比,可以使得刻蚀工艺停止在第二导电层230的表面。还需要说明的是,上述描述中所采用的“下”,“下方”是指垂直于所述第一电极211并朝向所述基底200的方向。
本实施例中,在刻蚀所述第二绝缘层240和所述第一绝缘层220后,还对所述基底200及其上的第一电极211、侧墙结构250和第二导电层230等进行了清洗,以去除有机聚合物和溅射残留物。
与现有技术相比,本发明实施中,通过刻蚀所述第二绝缘层240和第一绝缘层220形成了侧墙结构250,所述侧墙结构250可以保护所述第一电极211下的电介质层221,减少所述电介质层221在刻蚀过程中受到的等离子体损伤,改善了最终形成的MIM电容的TDDB特性。
接着,参考图6和图7,刻蚀所述第二导电层230,形成第二电极231。
具体地,首先,如图6所示,沉积第三绝缘层260,所述第三绝缘层260覆盖所述第一电极211、所述侧墙结构250和部分所述第二导电层230。所述第三绝缘层260的材料为氮化硅、氮氧化硅或者氧化硅中的一种或多种。本实施例中,所述第三绝缘层260的材料为氮氧化硅。所述第三绝缘层260可以在后续的对第二导电层230的刻蚀工艺中,保护所述第一电极211和所述电介质层221;此外,由于所述第二导电层230通常为金属,对光线的反射比较强烈,所述第三绝缘层230还可以作为光刻工艺过程中的暗层(darklayer),减少光线反射。
接着,参考图7,在所述第三绝缘层260上形成于待形成的第二电极对应的图形化掩膜层(未图示),所述图形化掩膜层可以为光刻胶层或者硬掩膜层。沿所述图形化掩膜层中的开口对所述第三绝缘层260和所述第二导电层230进行刻蚀,直至暴露出所述基底200的表面。本实施例中,所述第二导电层230包括铝层2302和位于所述铝层2302上的氮化钛层或者钛层2301,因此,所述刻蚀工艺依次对第三掩膜层260、氮化钛层或者钛层2301和铝层2302进行刻蚀,所形成的第二电极231也包括铝电极2311,和氮化钛电极或者钛电极2312。刻蚀工艺完成后,去除所述图形化的掩膜层。
所述第二电极231的形状和尺寸根据具体应用设计,本发明对此不作限定。如图7所示,所述第二电极231的尺寸可以大于所述第一电极211的尺寸。在一些实施例中,若所述第二导电层230为基底200中电路的上层互连金属层时,还可以同时在形成第二导电层230中同时形成互连结构。
本实施中,在刻蚀所述第二导电层后,还对所述基底200及其上的第一电极211、侧墙结构250和第二电极231进行了清洗,去除有机聚合物和溅射残留物。
与现有技术相比,本发明实施例MIM电容的形成方法中,在第一电极211和电介质层221的侧壁形成了侧墙结构250,因此,在对第二导电层230进行刻蚀之前,就已经去除了侧墙结构250之外的第一绝缘层220,且不会对所述电介质层221造成损伤;后续在刻蚀所述第二导电层230的过程中,就无需再刻蚀所述第一绝缘层220,降低对刻蚀工艺中所需掩膜层(如,光刻胶层)厚度的要求,工艺简单;进一步地,由于所述电介质层221有侧墙结构250保护,所述电介质层221的厚度可以做到更小,增大了最终所形成的MIM电容器的电容值。
对应地,本发明还提供了一种采用上述方法形成的MIM电容。具体地,参考图7,所述MIM电容包括:基底200;位于所述基底200上的第二电极231;位于所述第二电极231上的电介质层221;位于所述电介质层221上的第一电极;位于所述电介质层221和所述第一电极211侧壁表面的侧墙结构250。其中,所述侧墙结构250也位于所述第二电极231上,且所述侧墙结构250位于所述电介质层221侧壁表面的部分2501与所述电介质层221为一体结构;位于所述第一电极211侧壁表面的部分2502与位于所述电介质层221侧壁表面的部分2501在不同工艺中形成。换句话来说,也可以认为所述侧墙结构250位于所述电介质层221侧壁表面的部分2501为所述电介质层221的延伸部分。
在一些实施例中,所述MIM电容还包括覆盖所述第一电极211、所述侧墙结构250和部分所述第二电极250的第三绝缘层260。所述电介质层221、所述侧墙结构250或所述第三绝缘层260的材料包括氮化硅、氮氧化硅或者氧化硅中的一种或多种。所述侧墙结构250的材料与所述电介质层221的材料相同。所述第一电极211的材料为氮化钛;所述第二电极231为双层结构,包括铝电极2311和位于所述铝电极2311上的氮化钛电极或者钛电极2312。
对应地,本发明实施例的MIM电容也具有上述形成方法的优点,具体可参考对方法部分的描述,在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种金属-绝缘体-金属(MIM)电容的形成方法,其特征在于,包括:
提供基底,所述基底上自上而下依次具有第一导电层、第一绝缘层和第二导电层;
刻蚀所述第一导电层,形成第一电极,所述第一电极暴露出部分所述第一绝缘层;
形成覆盖所述第一电极顶表面和侧壁、以及部分所述第一绝缘层顶表面的第二绝缘层;
刻蚀所述第二绝缘层和所述第一绝缘层,直至暴露出所述第二导电层,剩余在所述第一电极侧壁表面的第二绝缘层及其下方的第一绝缘层构成侧墙结构,位于所述第一电极下方的第一绝缘层构成电介质层;
刻蚀所述第二导电层,形成第二电极。
2.如权利要求1所述的MIM电容的形成方法,其特征在于,在刻蚀所述第一导电层,形成第一电极后,继续刻蚀所述第一绝缘层,去除部分所述第一绝缘层。
3.如权利要求1所述的MIM电容的形成方法,其特征在于,所述第二绝缘层与所述第一绝缘层的材料相同。
4.如权利要求1所述的MIM电容的形成方法,其特征在于,所述第二绝缘层的厚度为100~2000埃。
5.如权利要求1所述的MIM电容的形成方法,其特征在于,刻蚀所述第二导电层,形成第二电极包括:
形成覆盖所述第一电极、所述侧墙结构和所述第二导电层的第三绝缘层;
在所述第三绝缘层上形成与待形成的第二电极对应的图形化掩膜层,刻蚀所述第三绝缘层和所述第二导电层,形成第二电极。
6.如权利要求5所述的MIM电容的形成方法,其特征在于,在刻蚀所述第一导电层,刻蚀所述第一绝缘层和所述第一绝缘层,和刻蚀所述第三绝缘层和所述第二导电层后,分别对所述基底及基底上的结构进行清洗。
7.如权利要求5所述的MIM电容的形成方法,其特征在于,所述第一绝缘层、所述第二绝缘层或所述第三绝缘层的材料包括氮化硅、氮氧化硅或者氧化硅中的一种或多种。
8.如权利要求1所述的MIM电容的形成方法,其特征在于,所述第一导电层的材料包括氮化钛。
9.如权利要求1所述的MIM电容的形成方法,其特征在于,所述第二导电层包括铝层,和位于所述铝层上的氮化钛层或钛层。
10.一种金属-绝缘体-金属(MIM)电容,其特征在于,包括:
基底;
位于所述基底上的第二电极;
位于所述第二电极上的电介质层;
位于所述电介质层上第一电极;
位于所述电介质层和所述第一电极侧壁表面的侧墙结构。
11.如权利要求10所述的MIM电容,其特征在于,所述侧墙结构的材料与所述电介质层的材料相同。
12.如权利要求10所述的MIM电容,其特征在于,还包括:覆盖所述第一电极、所述侧墙结构和部分所述第二电极的第三绝缘层。
13.如权利要求12所述的MIM电容,其特征在于,所述电介质层、所述侧墙结构或所述第三绝缘层的材料包括氮化硅、氮氧化硅或者氧化硅中的一种或多种。
14.如权利要求10所述的MIM电容,其特征在于,所述第一电极的材料包括氮化钛。
15.如权利要求10所述的MIM电容,其特征在于,所述第二电极包括铝电极、以及位于所述铝电极上的氮化钛电极或钛电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511016872.8A CN105514092B (zh) | 2015-12-29 | 2015-12-29 | 金属‑绝缘体‑金属电容及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201511016872.8A CN105514092B (zh) | 2015-12-29 | 2015-12-29 | 金属‑绝缘体‑金属电容及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105514092A true CN105514092A (zh) | 2016-04-20 |
CN105514092B CN105514092B (zh) | 2017-12-08 |
Family
ID=55721952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201511016872.8A Active CN105514092B (zh) | 2015-12-29 | 2015-12-29 | 金属‑绝缘体‑金属电容及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105514092B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449606A (zh) * | 2016-10-12 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 一种mim电容器结构及其制作方法 |
CN107895687A (zh) * | 2017-11-15 | 2018-04-10 | 上海华虹宏力半导体制造有限公司 | 一种改善金属电容tddb性能的方法 |
CN108417565A (zh) * | 2018-02-05 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | Mim电容的工艺方法 |
CN108598260A (zh) * | 2018-05-03 | 2018-09-28 | 中芯集成电路(宁波)有限公司 | 半导体结构及其形成方法 |
CN110034102A (zh) * | 2019-04-19 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制作方法及半导体器件 |
CN113517400A (zh) * | 2021-09-13 | 2021-10-19 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
CN113517401A (zh) * | 2021-09-13 | 2021-10-19 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
CN114121905A (zh) * | 2022-01-26 | 2022-03-01 | 晶芯成(北京)科技有限公司 | 一种mim电容及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1925154A (zh) * | 2005-08-31 | 2007-03-07 | 台湾积体电路制造股份有限公司 | 金属-绝缘-金属结构的电容器、半导体装置及制造方法 |
CN101123251A (zh) * | 2006-05-22 | 2008-02-13 | 三星电子株式会社 | 半导体集成电路器件及其制造方法 |
CN101771036A (zh) * | 2008-12-31 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器及其制作方法 |
CN102074588A (zh) * | 2009-11-20 | 2011-05-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、集成电路的制造方法 |
-
2015
- 2015-12-29 CN CN201511016872.8A patent/CN105514092B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1925154A (zh) * | 2005-08-31 | 2007-03-07 | 台湾积体电路制造股份有限公司 | 金属-绝缘-金属结构的电容器、半导体装置及制造方法 |
CN101123251A (zh) * | 2006-05-22 | 2008-02-13 | 三星电子株式会社 | 半导体集成电路器件及其制造方法 |
CN101771036A (zh) * | 2008-12-31 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器及其制作方法 |
CN102074588A (zh) * | 2009-11-20 | 2011-05-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、集成电路的制造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449606A (zh) * | 2016-10-12 | 2017-02-22 | 上海华虹宏力半导体制造有限公司 | 一种mim电容器结构及其制作方法 |
CN107895687A (zh) * | 2017-11-15 | 2018-04-10 | 上海华虹宏力半导体制造有限公司 | 一种改善金属电容tddb性能的方法 |
CN107895687B (zh) * | 2017-11-15 | 2020-07-17 | 上海华虹宏力半导体制造有限公司 | 一种改善金属电容tddb性能的方法 |
CN108417565A (zh) * | 2018-02-05 | 2018-08-17 | 上海华虹宏力半导体制造有限公司 | Mim电容的工艺方法 |
CN108598260A (zh) * | 2018-05-03 | 2018-09-28 | 中芯集成电路(宁波)有限公司 | 半导体结构及其形成方法 |
CN108598260B (zh) * | 2018-05-03 | 2022-03-15 | 中芯集成电路(宁波)有限公司 | 半导体结构及其形成方法 |
CN110034102A (zh) * | 2019-04-19 | 2019-07-19 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制作方法及半导体器件 |
CN113517400A (zh) * | 2021-09-13 | 2021-10-19 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
CN113517401A (zh) * | 2021-09-13 | 2021-10-19 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
CN113517401B (zh) * | 2021-09-13 | 2021-12-17 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
CN114121905A (zh) * | 2022-01-26 | 2022-03-01 | 晶芯成(北京)科技有限公司 | 一种mim电容及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105514092B (zh) | 2017-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105514092A (zh) | 金属-绝缘体-金属电容及其形成方法 | |
TWI773755B (zh) | 金屬- 絕緣層- 金屬電容結構與其形成方法 | |
US9093419B2 (en) | Semiconductor device containing MIM capacitor and fabrication method | |
US9793339B2 (en) | Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors | |
US9064719B1 (en) | Integrated circuit and method of forming integrated circuit | |
US9012296B2 (en) | Self-aligned deep trench capacitor, and method for making the same | |
CN103839917A (zh) | Mim电容及其形成方法 | |
KR100703974B1 (ko) | Mim 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법 | |
US10008560B2 (en) | Capacitors in integrated circuits and methods of fabrication thereof | |
CN103346067A (zh) | 半导体器件的形成方法、mim电容的形成方法 | |
CN105762134A (zh) | 集成电路设备和形成集成电路设备的方法 | |
US20110180922A1 (en) | Semiconductor chip, seal-ring structure and manufacturing process thereof | |
US6888219B2 (en) | Integrated structure with microwave components | |
CN101378057B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
CN101378085B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
CN102709270A (zh) | Mim电容器及其形成方法 | |
US10529854B1 (en) | Semiconductor device and method for fabricating the same | |
US9870851B2 (en) | Low temperature fabrication of lateral thin film varistor | |
KR20050022475A (ko) | 캐패시터를 갖는 반도체 소자 제조 방법 | |
CN109473420B (zh) | 耐电弧的开裂阻止 | |
CN101471243A (zh) | Mim结构的电容器的制造方法 | |
CN105719948A (zh) | 电容结构及其形成方法 | |
CN104392897A (zh) | Mim电容的制作方法 | |
US11574996B2 (en) | High-voltage capacitor, system including the capacitor and method for manufacturing the capacitor | |
KR20100071206A (ko) | 반도체 소자의 mim커패시터 및 이를 형성하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |