CN105719948A - 电容结构及其形成方法 - Google Patents

Abstract

一种电容结构及其形成方法，所述形成方法包括：提供衬底，衬底表面具有导电层；在所述导电层的部分表面形成若干分立的第一介电层和第一电极层；在所述衬底、导电层和第一电极层表面形成第一层间介质层；在所述第一层间介质层表面形成第二电极层，所述第二电极层位于相邻两个第一电极层之间的对应区域上方；在第二电极层两侧的表面形成相互分立的第二介电层、以及位于第二介电层表面的第三电极层；在第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层；形成第一导电结构与第二电极层电连接，形成第二导电结构与所述导电层电连接，形成第三导电结构分别与第一电极层和第三电极层电连接。所述形成方法简化，形成的电容结构简化。

Description

电容结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种电容结构及其形成方法。

背景技术

在现有的集成电路工艺中，金属-绝缘层-金属(MIM)结构的电容器是集成电路中的常用器件。金属-绝缘层-金属结构的电容器具有电阻值低、寄生电容(ParasiticCapacitance)小的优点，而且能够避免产生感应电压(InducedVoltage)，因此所述金属-绝缘层-金属结构的电容器在模拟电路、射频电路或混合信号电路中被广泛应用。

现有的金属-绝缘层-金属结构的平板电容器结构包括：衬底；位于衬底表面的器件层；位于器件层表面的第一电极层；位于第一电极层表面的介电层；位于介电层表面的第二电极层；位于第一电极层表面的第一导电结构，所述第一导电结构与第二电极层电隔离；位于第二电极层表面的第二导电结构，所述第二导电结构与第一电极层电隔离。

基于电容公式C＝εS/d(ε为介电常数，S为电极层面积，d为电极层之间的间距)，对于金属-绝缘层-金属结构的平板电容器结构来说，为了获得更大的电容，一种方法是增大所述第一电极层和第二电极层的重叠面积，不利于集成电路的集成化，以及半导体器件的微型化；另一种方法是减薄介电层的厚度，然而，厚度较薄的介电层形成难度较大，而且所形成的介电层的厚度均匀性较差，容易致使所形成的平板电容器的可靠性下降。

为了获得更大的电容，还有一种方法是形成若干层重叠设置的电容器结构，并使所述若干电容器之间实现并联，以此获得较大的总电容。

然而，现有的并联式的电容器结构复杂、且形成工艺复杂。

发明内容

本发明解决的问题是提供一种电容结构及其形成方法，简化电容结构，简化电容结构的形成方法。

为解决上述问题，本发明提供一种电容结构的形成方法，包括：提供衬底，所述衬底表面具有导电层；在所述导电层的部分表面形成若干分立的第一介电层和第一电极层，所述第一电极层位于所述第一介电层表面；在所述衬底、导电层和第一电极层表面形成第一层间介质层；在所述第一层间介质层表面形成第二电极层，所述第二电极层位于相邻两个第一电极层之间的对应区域上方；在所述第二电极层两侧的侧壁表面和部分顶部表面形成相互分立的第二介电层、以及位于所述第二介电层表面的第三电极层；在所述第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层；在所述第一层间介质层和第二层间介质层内形成第一导电结构、第二导电结构和第三导电结构，所述第一导电结构与第二电极层电连接，且所述第一导电结构与所述第三电极层电隔离，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接，且所述第三导电结构与第二电极层电隔离。

可选的，所述第一导电结构、第二导电结构和第三导电结构的形成步骤包括：在所述第一层间介质层和第二层间介质层内形成第一开口、第二开口和第三开口，所述第一开口暴露出第二电极层表面，所述第二开口暴露出导电层表面，所述第三开口暴露出第一电极层和第三电极层表面；在所述第二层间介质层表面、以及所述第一开口、第二开口和第三开口内形成导电膜；平坦化所述导电膜直至暴露出所述第二层间介质层表面为止，在所述第一开口内形成第一导电结构，在所述第二开口内形成所述第二导电结构，在所述第三开口内形成所述第三导电结构。

可选的，所述第一开口、第二开口和第三开口的形成工艺包括：在所述第二层间介质层表面形成第一掩膜层，所述第一掩膜层暴露出部分第二层间介质层表面；以所述第一掩膜层为掩膜，刻蚀所述第二层间介质层，在所述第二层间介质层内形成第一初始开口、第二初始开口和第三初始开口，所述第一初始开口位于第二电极层上方，所述第二初始开口位于导电层上方，所述第三初始开口位于第一电极层和第三电极层上方；在形成所述形成第一初始开口、第二初始开口和第三初始开口之后，去除所述第一掩膜层；在去除所述第一掩膜层之后，形成第二掩膜层，以所述第二掩膜层为掩膜，刻蚀所述第一初始开口、第二初始开口和第三初始开口底部，刻蚀所述第一初始开口底部直至暴露出第二电极层表面，形成第一开口，刻蚀所述第二初始开口底部直至暴露出导电层表面，形成第二开口，刻蚀所述第三初始开口直至暴露出第一电极层和第三电极层表面，形成第三开口。

可选的，所述第二掩膜层还暴露出部分第一开口、第二开口和第三开口周围的第二层间介质层表面；在刻蚀所述第一初始开口、第二初始开口和第三初始开口底部的同时，刻蚀所暴露出的第二层间介质层。

可选的，所述第二掩膜层还覆盖部分第一初始开口、第二初始开口和第三初始开口的底部表面；以所述第二掩膜层为掩膜，刻蚀部分第一初始开口、第二初始开口和第三初始开口的底部，以形成所述第一开口、第二开口和第三开口。

可选的，所述第一导电结构、第二导电结构和第三导电结构的材料包括铜。

可选的，所述导电膜的形成工艺为铜电镀工艺。

可选的，所述铜电镀工艺包括：在所述第二层间介质层表面、以及所述第一开口、第二开口和第三开口的侧壁和底部表面形成种子层；采用电镀工艺在所述种子层表面生长金属层填充满所述第一开口、第二开口和第三开口，所述种子层和金属层形成所述导电膜。

可选的，所述种子层的材料为铜、铝、钛、钽、氮化钛或氮化钽。

可选的，所述导电层的材料包括铜、铝、钛、钽、氮化钛、氮化钽中的一种或多种。

可选的，所述导电层的表面与衬底表面齐平。

可选的，所述衬底包括：半导体基底、以及位于半导体基底表面的器件层，所述导电层位于所述器件层内，所述器件层的表面为绝缘材料，且所述导电层的表面与所述器件层的表面齐平。

可选的，所述第一介电层的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种；所述第二介电层的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种。

可选的，所述第一电极层、所述第二电极层或所述第三电极层的材料为铝、钛、钽、氮化钛、氮化钽中的一种或多种。

可选的，还包括：在形成第一层间介质层之前，在所述衬底、导电层和第一电极层表面形成第一停止层，所述第一停止层的材料与第一层间介质层的材料不同。

可选的，所述第一层间介质层的材料为氧化硅；所述第一停止层的材料为氮化硅。

可选的，还包括：在形成第二层间介质层之前，在所述第一层间介质层、第二电极层和第三电极层表面形成第二停止层，所述第二停止层的材料与第二层间介质层的材料不同。

可选的，所述第二层间介质层的材料为氧化硅；所述第二停止层的材料为氮化硅。

可选的，所述第一导电结构与第二导电结构之间电连接。

相应的，本发明还提供一种采用上述任一项方法所形成的电容结构，包括：衬底，所述衬底表面具有导电层；位于所述导电层的部分表面的若干分立的第一介电层和第一电极层，所述第一电极层位于所述第一介电层表面；位于所述衬底、导电层和第一电极层表面的第一层间介质层；位于所述第一层间介质层表面的第二电极层，所述第二电极层位于相邻两个第一电极层之间的区域上方；位于部分第一层间介质层和部分第二电极层表面的若干分立的第二介电层和第三电极层，所述第三电极层位于所述第二介电层表面，两组所述第二介电层和第三电极层分别位于一个第二电极层的两侧；位于所述第一层间介质层、第二电极层和第三电极层表面的第二层间介质层；位于所述第一层间介质层和第二层间介质层内的第一导电结构、第二导电结构和第三导电结构，所述第一导电结构与第二电极层电连接，且所述第一导电结构与所述第三电极层电隔离，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接，且所述第三导电结构与第二电极层电隔离。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，在导电层表面形成若干分立的第一介电层和第一电极层之后，在所述衬底、导电层和第一电极层表面形成第一层间介质层，并且在第一层间介质层表面形成第二电极层；由于所述第二电极层位于相邻两个第一电极层之间的区域上方，使得所述第一电极层和第二电极层的位置相互交错。此外，所述第二介电层和第三电极层位于部分第二电极层表面，即所述第三电极层和第二介电层暴露出部分第二电极层。因此，在后续于第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层之后，能够同时在所述第一层间介质层和第二层间介质层内形成第一导电结构、第二导电结构和第三导电结构；其中，所述第一导电结构用于与第二电极层电连接，所述第二导电结构用于与所述导电层电连接，所述第三导电结构分别用于与第一电极层和第三电极层电连接。由于所述第一导电结构、第二导电结构和第三导电结构能够同时形成，使得所述电容结构的形成工艺简化，而且所形成的电容结构的尺寸缩小。而所述导电层、第一电极层、第二电极层和第三电极层能够形成四个电容并联的结构，因此所形成的电容结构的电容值增大。

进一步，所述第一导电结构、第二导电结构和第三导电结构的形成步骤包括：在所述第一层间介质层和第二层间介质层内形成第一开口、第二开口和第三开口；同时在所述第一开口内形成第一导电结构，在所述第二开口内形成所述第二导电结构，在所述第三开口内形成所述第三导电结构。由于所述第一电极层和第二电极层的位置相互交错，且所述第三电极层和第二介电层暴露出部分第二电极层，因此，即使同时形成所述第一导电结构、第二导电结构和第三导电结构，也能够使所述第一导电结构与第二电极层电连接，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接。因此，所述电容结构的形成工艺简化。

本发明的结构中，所述导电层表面具有若干分立的第一介电层和第一电极层之后，所述衬底、导电层和第一电极层表面具有第一层间介质层，并且所述第一层间介质层表面具有第二电极层。由于所述第二电极层位于相邻两个第一电极层之间的区域上方，使得所述第一电极层和第二电极层的位置相互交错。此外，所述第二介电层和第三电极层位于部分第二电极层表面，即所述第三电极层和第二介电层暴露出部分第二电极层。因此，位于第一层间介质层和第二层间介质层内的第一导电结构能够与第二电极层电连接，所述第二导电结构能够与所述导电层电连接，所述第三导电结构能够分别与第一电极层和第三电极层电连接。所述电容结构的尺寸缩小，且所述导电层、第一电极层、第二电极层和第三电极层能够构成四个电容并联的结构，因此所述电容结构的电容值增大。

附图说明

图1是本发明实施例的一种电容结构的剖面结构示意图；

图2是图1所示电容结构的等效电路图；

图3至图11是本发明实施例的电容结构的形成过程的剖面结构示意图；

图12是图11所示电容结构的等效电路图。

具体实施方式

如背景技术所述，现有的并联式的电容器结构复杂、且形成工艺复杂。

请参考图1，图1是本发明实施例的一种电容结构的剖面结构示意图，包括：衬底100，所述衬底100表面具有第一导电层101；位于所述导电层101的部分表面的两组分立的第一介电层102和第一电极层103，所述第一电极层103位于所述第一介电层102表面；位于所述第一导电层101和第一电极层103表面的第一层间介质层104；位于所述第一层间介质层104内的第一导电结构，所述第一导电结构的表面与第一层间介质层104的表面齐平，所述第一导电结构包括分别位于若干第一电极层103表面的第一子结构105、以及位于第一导电层101表面的第二子结构106，所述第一子结构105和第二子结构106之间电隔离；位于第一子结构105表面的两组分立的第二介电层107和第二电极层108，所述第二电极层108位于第二介电层107表面；位于第一层间介质层104、第一导电结构和第二电极层108表面的第二层间介质层111；位于第二层间介质层111内的第二导电结构，所述第二导电结构包括分别位于第二子结构106和两个第二电极层108表面的第三子结构109、以及位于第一子结构105表面的第四子结构110。

请参考图2，图2是图1所示电容结构的等效电路图，其中，C1和C2分别是第一电极层103与第一导电层101构成的电容，所述C3和C4分别是第二电极层108与第一子结构105构成的电容。由图2可知，图1所示的四个电容结构呈并联状态。

然而，请继续参考图1，在形成图1所述的电容结构过程中，在所述第一导电层101和第一电极层103表面形成第一层间介质层104之后，需要采用形成大马士革(Damascene)结构的工艺在所述第一层间介质层104内形成第一导电结构；之后，在形成第二层间介质层111之后，需要再次采用形成大马士革结构的工艺形成所述第二导电结构。因此，在形成所述电容结构的过程中，需要至少两次形成大马士革结构的工艺，不仅使得所形成的电容结构作占用的空间体积较大，还是得形成所述电容结构的工艺复杂。

为了解决上述问题，本发明提供一种电容结构及其形成方法。在所述形成方法中，在导电层表面形成若干分立的第一介电层和第一电极层之后，在所述衬底、导电层和第一电极层表面形成第一层间介质层，并且在第一层间介质层表面形成第二电极层；由于所述第二电极层位于相邻两个第一电极层之间的区域上方，使得所述第一电极层和第二电极层的位置相互交错。此外，所述第二介电层和第三电极层位于部分第二电极层表面，即所述第三电极层和第二介电层暴露出部分第二电极层。因此，在后续于第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层之后，能够同时在所述第一层间介质层和第二层间介质层内形成第一导电结构、第二导电结构和第三导电结构；其中，所述第一导电结构用于与第二电极层电连接，所述第二导电结构用于与所述导电层电连接，所述第三导电结构分别用于与第一电极层和第三电极层电连接。由于所述第一导电结构、第二导电结构和第三导电结构能够同时形成，使得所述电容结构的形成工艺简化，而且所形成的电容结构的尺寸缩小。而所述导电层、第一电极层、第二电极层和第三电极层能够形成四个电容并联的结构，因此所形成的电容结构的电容值增大。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图11是本发明实施例的电容结构的形成过程的剖面结构示意图。

请参考图3，提供衬底200，所述衬底200表面具有导电层201。

在本实施例中，所述衬底200包括：半导体基底(未示出)、以及位于半导体基底表面的器件层(未示出)，所述导电层201位于所述器件层内，所述器件层表面的材料为绝缘材料，且所述导电层201的表面与所述器件层的表面齐平。

所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。所述器件层包括形成于半导体基底表面的半导体器件、用于使所述半导体器件电连接的电互连结构(未示出)、以及用于电隔离所述半导体器件和电互连结构的绝缘层。

所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料中的一种或多种。在本实施例中，所述器件层的表面为所述绝缘层，所述导电层201位于所述绝缘层内，且所述导电层201的表面与所述绝缘层的表面齐平。所述半导体器件包括CMOS器件，所述CMOS器件包括晶体管、存储器、电容器或电阻器等。所述电互连结构的材料为金属，所述金属包括铜、钨、铝、银、钛、钽、氮化钛、氮化钽中的一种或多种；所述电互连结构处理与半导体器件电互连之外，还能够与所述导电层201电连接。

在本实施例中，所形成电容结构呈若干电容并联的状态，而所述导电层201作为所形成的若干电容中，部分电容的底部电极。所述导电层201的材料包括铜、铝、钛、钽、氮化钛、氮化钽中的一种或多种。在一实施例中，所述导电层201与衬底200之间还能够形成防扩散层，所述防扩散层用于防止导电层的金属材料向衬底200内扩散，所述防扩散层的材料为钽、氮化钽、钛、氮化钛中的一种或多种组合。

在另一实施例中，所述衬底200为半导体基底，所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等；在所述半导体基底内形成导电层201，且所述导电层201表面与半导体基底表面齐平。

请参考图4，在所述导电层201的部分表面形成若干分立的第一介电层202和第一电极层203，所述第一电极层203位于所述第一介电层202表面。

所述第一电极层203能够与所述导电层201、以及所述第一介电层202构成第一电容，其中，所述导电层201作为第一电容的底部电极，所述第一电极层203作为第一电容的顶部电极；而在所述导电层201表面形成若干分立的第一介电层202和第一电极层203，即能够形成若干第一电容，而所述若干第一电容的底部电极电连接；在本实施例中，所述导电层201表面形成有两组第一介电层202和第一电极层203，即在所述衬底200表面形成两个第一电容，且所述两个第一电容的底部电极之间电连接。在本实施例中，所述第一电极层203的数量为2个，所形成的第一电容数量为2个。

所述第一介电层202在所述导电层201和第一电极层203之间作为第一电容的介电层。在本实施例中，所述第一介电层202的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种。在其它实施例中，所述第一介电层202的材料还能够为高K介质材料，所述高K介质材料包括HfO₂、ZrO₂、HfSiNO、Al₂O₃或SbO。所述第一介电层202的厚度为250埃～400埃，所述第一介电层202的厚度决定了所形成的第一电容的电容值，所述第一介电层202的厚度越小，所述电容值越大。

所述第一电极层203的材料为铝、钛、钽、氮化钛、氮化钽中的一种或多种；所述第一电极层203的厚度为1000埃～3000埃；所述第一电极层203的面积即所述第一电极层203与导电层201的重叠面积，而所述第一电极层203与所述导电层201的重叠面积决定了所形成的第一电容的电容值，所述重叠面积越大，所述电容值越大。

所述第一介电层202和第一电极层203的形成工艺包括：在所述衬底200和导电层201表面形成第一介电膜；在所述第一介电膜表面形成第一电极膜；在所述第一电极膜表面形成掩膜层，所述掩膜层覆盖需要形成第一电极层203和第一介电层202的对应区域；以所述掩膜层为掩膜，刻蚀所述第一电极膜和第一介电膜，直至暴露出导电层201和衬底200表面为止，形成所述第一电极层203和第一介电层202；在形成所述第一电极层203和第一介电层202之后，去除所述掩膜层。

所述第一介电膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述第一电极膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述掩膜层为图形化的光刻胶层，所述图形化的光刻胶层的形成步骤包括：在所述第一电极膜表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影以图形化，去除部分光刻胶膜并暴露出所述第一电极膜表面，形成所述图形化的光刻胶层。在一实施例中，在形成所述图形化的光刻胶层之前，还包括在所述第一电极膜表面形成硬掩膜薄膜，所述图形化的光刻胶层形成于所述硬掩膜薄膜表面；以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜薄膜直至暴露出所述第一电极膜表面为止，形成硬掩膜层；所述硬掩膜层的材料包括氮化硅、氧化硅和无定形碳中的一种或多种组合。

刻蚀所述第一电极膜和第一介电膜的工艺为各向异性的干法刻蚀工艺，能够使所形成的第一电极层203和第一介电层202侧壁垂直于导电层201表面；所述各向异性的干法刻蚀工艺的参数包括：刻蚀气体为CF₄、C₃F₈、C₄F₈、CHF₃、NF₃、Ar、He、O₂或者N₂中的一种或几种，刻蚀气体的流量为50sccm～500sccm，气体压力为2mtorr～20mtorr，偏置电压为150V～800V，功率为100W～800W，温度为40℃～80℃。

请参考图5，在所述衬底200、导电层201和第一电极层203表面形成第一层间介质层204。

所述第一层间介质层204用于隔离所述第一电极层203以及后续形成的第二电极层和第三电极层，由于后续形成的第二电极层和第三电极层位于所述第一电极层上方，从而能够形成重叠设置的第一电容以及后续形成的第二电容，减小所形成的电容结构占用的区域面积。

所述第一层间介质层204的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料中的一种或多种；所述第一层间介质层204的厚度为0.8微米～1.5微米；所述第一层间介质层204的形成步骤包括：在所述衬底200、导电层201和第一电极层203表面形成第一介质膜；平坦化所述第一介质膜以形成所述第一层间介质层204，使所述第一层间介质层204的表面平坦。其中，所述第一介质膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述平坦化工艺为化学机械抛光工艺。

在本实施例中，所述第一层间介质层204的材料为氧化硅；所述第一介质膜采用化学气相沉积工艺形成，所述化学气相沉积工艺的参数包括：沉积气体包括硅源气体和氧源气体，所述硅源气体为SiH₄或者正硅酸乙酯，所述氧源气体为O₂、O₃或者H₂O，沉积气体的压强为0.1mtorr～100mtorr，沉积气体的激发功率为400W～700W，工艺温度为450℃～700℃。

在另一实施例中，所述第一层间介质层204的材料还能够为低K介质材料或超低K介质材料，所述低K介质材料或超低K介质材料有利于减少所形成的重叠设置的第一电容和第二电容之间产生的寄生电容，具体避免所述第一电极层203与后续形成的第二电极层或第三电极层之间产生寄生电容，使所形成的半导体器件或集成电路性能稳定。

在一实施例中，在形成第一层间介质层204之前，在所述衬底200、导电层201和第一电极层203表面形成第一停止层，所述第一停止层的材料与第一层间介质层204的材料不同。在一实施例中，所述第一停止层的材料为氮化硅。所述第一停止层能够在后续形成第二导电结构和第三导电结构的过程中，定义刻蚀工艺的停止位置，避免刻蚀工艺对所述导电层201和第一电极层203表面造成损伤。

请参考图6，在所述第一层间介质层204表面形成第二电极层205，所述第二电极层205位于相邻两个第一电极层203之间的对应区域上方。

所述第二电极层205与后续形成的第三电极层用于构成第二电容，而且，后续在一个第二电极层205的部分表面形成至少两个分立的第三电极层，则每一第三电极层均能够与所重叠的第二电极层205构成一个第二电容，从而由所述第二电极层205能够形成至少两个第二电容，且所述两个第二电容均以所述第二电极层205作为底部电极，则所述两个第二电容的底部电极电连接。在本实施例中，所述第二电极层205的数量为1个。

所述第二电极层205的材料为铝、钛、钽、氮化钛、氮化钽中的一种或多种；所述第二电极层205的厚度为0.4微米～0.5微米；所述第二电极层205的形成步骤包括：在第一层间介质层204表面形成第二电极膜；在所述第二电极膜表面形成掩膜层，所述掩膜层覆盖需要形成第二电极层205的对应区域；以所述掩膜层为掩膜，刻蚀所述第二电极膜，直至暴露出第一层间介质层204表面为止，形成所述第二电极层205；在形成所述第二电极层205之后，去除所述掩膜层。

所述第二电极膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述掩膜层为图形化的光刻胶层，所述图形化的光刻胶层的形成步骤包括：在所述第而电极膜表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影以图形化，去除部分光刻胶膜并暴露出所述第一电极膜表面，形成所述图形化的光刻胶层。在一实施例中，在形成所述图形化的光刻胶层之前，还包括在所述第二电极膜表面形成硬掩膜薄膜，所述图形化的光刻胶层形成于所述硬掩膜薄膜表面；以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜薄膜直至暴露出所述第二电极膜表面为止，形成硬掩膜层；所述硬掩膜层的材料包括氮化硅、氧化硅和无定形碳中的一种或多种组合。

刻蚀所述第二电极膜的工艺为各向异性的干法刻蚀工艺，能够使所形成的第二电极层205侧壁垂直于第一层间介质层204表面；所述各向异性的干法刻蚀工艺的参数包括：刻蚀气体为CF₄、C₃F₈、C₄F₈、CHF₃、NF₃、SiF₄、Ar、He、O₂或者N₂中的一种或几种，刻蚀气体的流量为50sccm～500sccm，气体压力为2mtorr～20mtorr，偏置电压为150V～800V，功率为100W～800W，温度为40℃～80℃。

请参考图7，在所述第二电极层205两侧的侧壁表面和部分顶部表面形成相互分立的第二介电层206、以及位于所述第二介电层206表面的第三电极层207。

本实施例中，所述第二介电层206和第三电极层207还位于部分第一层间介质层204表面。所形成的第二介电层206和第三电极层207分别位于所述第二电极层205的两侧，并暴露出所述第二电极层205中心区域的表面。

形成于同一第二电极层205表面的若干分立的第二介电层206和第三电极层207能够构成若干第二电容，其中，所述第二电极层205作为所述若干第二电容的底部电极，而所述若干分立的第三电极层207作为所述若干第二电容的顶部电极，则所形成的若干第二电容的底部电极之间实现电连接。在本实施例中，位于1个第二电极层205表面的所述第三电极层203数量为2个，所形成的第二电容数量为2个。

所述第二介电层206在所述第二电极层205和第三电极层207之间作为第二电容的介电层。在本实施例中，所述第二介电层206的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种。在其它实施例中，所述第二介电层206的材料还能够为高K介质材料，所述高K介质材料包括HfO₂、ZrO₂、HfSiNO、Al₂O₃或SbO。所述第二介电层206的厚度为250埃～400埃，所述第二介电层206的厚度决定了所形成的第二电容的电容值，所述第二介电层206的厚度越小，所述电容值越大。

所述第三电极层207的材料为铝、钛、钽、氮化钛、氮化钽中的一种或多种；所述第三电极层207的厚度为1000埃～3000埃；所述第三电极层207与所述第二电极层205的重叠面积决定了第二电容的电容值，所述重叠面积越大，所述电容值越大。

由于所述第三电极层207和第二介电层206暴露出部分第二电极层205表面，从而，后续能够直接在所暴露出的第二电极层205表面形成第一导电结构。此外，由于所述第二介电层206和第三电极层207还位于部分第一层间介质层204表面，则需要保证所述第三电极层207投影于所述第一电极层203表面的图形在所述第一电极层203的范围内，即所述第三电极层207与第一电极层203的重叠区域面积小于所述第一电极层203的面积，以便为后续形成的第三导电结构预留空间，在后续形成位于第一电极层203表面、且贯穿所述第一层间介质层204的第三导电结构时，所述第三导电结构不会与所述第三电极层207相接触。

所述第二介电层206和第三电极层207的形成工艺包括：在所述第一层间介质层204表面形成第二介电膜；在所述第二介电膜表面形成第三电极膜；在所述第三电极膜表面形成掩膜层，所述掩膜层覆盖需要形成第三电极层207和第二介电层206的对应区域；以所述掩膜层为掩膜，刻蚀所述第三电极膜和第二介电膜，直至暴露出第二电极层205和第一层间介质层204表面为止，形成所述第三电极层207和第二介电层206；在形成所述第二介电层206和第三电极层207之后，去除所述掩膜层。

所述第二介电膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述第三电极膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述掩膜层为图形化的光刻胶层，所述图形化的光刻胶层的形成步骤包括：在所述第三电极膜表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影以图形化，去除部分光刻胶膜并暴露出所述第三电极膜表面，形成所述图形化的光刻胶层。在一实施例中，在形成所述图形化的光刻胶层之前，还包括在所述第三电极膜表面形成硬掩膜薄膜，所述图形化的光刻胶层形成于所述硬掩膜薄膜表面；以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜薄膜直至暴露出所述第三电极膜表面为止，形成硬掩膜层；所述硬掩膜层的材料包括氮化硅、氧化硅和无定形碳中的一种或多种组合。

刻蚀所述第三电极膜和第二介电膜的工艺为各向异性的干法刻蚀工艺，能够使所形成的第二介电层206和第三电极层207侧壁垂直于第一层间介质层204表面；所述各向异性的干法刻蚀工艺的参数包括：刻蚀气体为CF₄、C₃F₈、C₄F₈、CHF₃、NF₃、Ar、He、O₂或者N₂中的一种或几种，刻蚀气体的流量为50sccm～500sccm，气体压力为2mtorr～20mtorr，偏置电压为150V～800V，功率为100W～800W，温度为40℃～80℃。

请参考图8，在所述第一层间介质层204、第二电极层205和第三电极层207表面形成第二层间介质层208。

所述第二层间介质层208的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料或超低K介质材料中的一种或多种；所述第二层间介质层208的厚度为0.8微米～1.5um；所述第二层间介质层208的形成步骤包括：在所述第一层间介质层204、第三电极层207和第二电极层205表面形成第二介质膜；平坦化所述第二介质膜以形成所述第二层间介质层208，使所述第二层间介质层208的表面平坦。其中，所述第二介质膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述平坦化工艺为化学机械抛光工艺。

在本实施例中，所述第二层间介质层208的材料为氧化硅；所述第二介质膜采用化学气相沉积工艺形成，所述化学气相沉积工艺的参数包括：沉积气体包括硅源气体和氧源气体，所述硅源气体为SiH₄或者正硅酸乙酯，所述氧源气体为O₂、O₃或者H₂O，沉积气体的压强为0.1mtorr～100mtorr，沉积气体的激发功率为400W～700W，工艺温度为450℃～700℃。

在另一实施例中，所述第二层间介质层208的材料还能够为低K介质材料或超低K介质材料，所述低K介质材料或超低K介质材料有利于减少寄生电容，使所形成的半导体器件或集成电路性能稳定。

在一实施例中，在形成第二层间介质层208之前，在所述第一层间介质层204、第二电极层205和第三电极层207表面形成第二停止层，所述第二停止层的材料与第二层间介质层的材料不同。在一实施例中，所述第二停止层的材料为氮化硅。所述第二停止层能够在后续形成第一导电结构和第三导电结构的过程中，定义刻蚀工艺的停止位置，避免刻蚀工艺对所述第二电极层205和第三电极层207表面造成损伤。

后续需要在所述第一层间介质层204和第二层间介质层208内形成第一导电结构、第二导电结构和第三导电结构，所述第一导电结构与第二电极层205电连接，且所述第一导电结构与所述第三电极层207电隔离，所述第二导电结构与所述导电层201电连接，所述第三导电结构分别与第一电极层203和第三电极层207电连接，且所述第三导电结构与第二电极层205电隔离。本实施例中，所述第一导电结构、第二导电结构和第三导电结构采用形成大马士革结构的工艺步骤形成，而且所述形成大马士革结构的工艺步骤仅需采用一次，使形成本实施例所述电容结构的工艺步骤简化，而且所形成的电容结构简化。以下将对所述第一导电结构、第二导电结构和第三导电结构的形成工艺进行说明。

请参考图9，在所述第一层间介质层204和第二层间介质层208内形成第一开口209、第二开口210和第三开口211，所述第一开口209暴露出第二电极层205表面，所述第二开口210暴露出导电层201表面，所述第三开口211暴露出第一电极层203和第三电极层207表面。

所述第一开口209、第二开口210和第三开口211的形成工艺包括：在所述第二层间介质层208表面形成第一掩膜层，所述第一掩膜层暴露出部分第二层间介质层208表面；以所述第一掩膜层为掩膜，刻蚀所述第二层间介质层208，在所述第二层间介质层208内形成第一初始开口、第二初始开口和第三初始开口，所述第一初始开口位于第二电极层205上方，所述第二初始开口位于导电层201上方，所述第三初始开口位于第一电极层203和第三电极层207上方；在形成所述形成第一初始开口、第二初始开口和第三初始开口之后，去除所述第一掩膜层；在去除所述第一掩膜层之后，形成第二掩膜层，以所述第二掩膜层为掩膜，刻蚀所述第一初始开口、第二初始开口和第三初始开口底部，刻蚀所述第一初始开口底部直至暴露出第二电极层205表面，形成第一开口，刻蚀所述第二初始开口底部直至暴露出导电层201表面，形成第二开口，刻蚀所述第三初始开口直至暴露出第一电极层203和第三电极层207表面，形成第三开口。

在一实施例中，所述第二掩膜层还暴露出部分第一开口209、第二开口210和第三开口211周围的第二层间介质层208表面；在刻蚀所述第一初始开口、第二初始开口和第三初始开口底部的同时，刻蚀所暴露出的第二层间介质层208。

在另一实施例中，所述第二掩膜层还覆盖部分第一初始开口、第二初始开口和第三初始开口的底部表面；以所述第二掩膜层为掩膜，刻蚀部分第一初始开口、第二初始开口和第三初始开口的底部，以形成所述第一开口209、第二开口210和第三开口211。

所述第一掩膜层或第二掩膜层的材料与所述第一层间介质层204以及第二层间介质层208不同；所述第一掩膜层或第二掩膜层的材料为氮化硅、氮氧化硅、无定形碳、钽、氮化钽、钛、氮化钛中的一种或多种。形成所述第一初始开口、第二初始开口和第三初始开口的工艺为各向异性的干法刻蚀工艺；形成所述第一开口209、第二开口210和第三开口211的工艺为各向异性的干法刻蚀工艺。

在一实施例中，所述第一层间介质层204形成于第一停止层表面，所述第一停止层能够在形成第二开口210和第三开口211的刻蚀工艺中，减少所述导电层201和第一电极层203表面受到的损伤；所述第二层间介质层208形成于所述第一层间介质层204、第三电极层207和第二电极层205表面，所述第二停止层能够在形成第一开口209的刻蚀工艺中，减少所述第二电极层205表面受到的损伤。

请参考图10，在所述第二层间介质层208表面、以及所述第一开口209(如图9所示)、第二开口210(如图9所示)和第三开口211(如图9所示)内形成导电膜212。

所述导电膜212用于在后续工艺中形成第一导电结构、第二导电结构和第三导电结构。在本实施例中，所述导电膜212的材料包括铜，形成所述导电膜212的形成工艺为铜电镀工艺；所述铜电镀工艺包括：在所述第二层间介质层208表面、以及所述第一开口209、第二开口210和第三开口211的侧壁和底部表面形成种子层；采用电镀工艺在所述种子层表面生长金属层填充满所述第一开口209、第二开口210和第三开口211，所述种子层和金属层形成所述导电膜212。其中，所述种子层的材料为铜、铝、钛、钽、氮化钛或氮化钽；所述金属层的材料为铜。

请参考图11，平坦化所述导电膜212(如图10所示)直至暴露出所述第二层间介质层208表面为止，在所述第一开口209(如图9所示)内形成第一导电结构212a，在所述第二开口210(如图9所示)内形成所述第二导电结构212b，在所述第三开口211(如图9所示)内形成所述第三导电结构212c。

在本实施例中，所述平坦化工艺为化学机械抛光工艺；由于所述导电膜212的形成工艺为铜电镀工艺，当所述种子层的材料与金属层材料不同时，所述种子层能够在所述化学机械抛光工艺中作为抛光停止层，当所述抛光工艺暴露出种子层之后，对所暴露出的种子层进行过抛光直至暴露出第二层间介质层208表面，即能够形成所述第一导电结构212a、第二导电结构212b和第三导电结构212c。

所述第一导电结构212a与第二电极层205电连接，且所述第一导电结构212a与所述第三电极层207电隔离，所述第二导电结构212b与所述导电层201电连接，所述第三导电结构212c分别与第一电极层203和第三电极层207电连接，且所述第三导电结构212c与第二电极层205电隔离。

为了使所形成的若干第一电容和第二电容实现并联，需要使所述第一导电结构212a与第二导电结构212b之间电连接，而且，所形成的若干第三导电结构212c之间也需要实现电连接。在本实施例中，所述第一导电结构212a与第二导电结构212b的顶部与第一衬垫电连接，若干第三导电结构212c的顶部与第二衬垫电连接，则在所述第一衬垫和第二衬垫之间的若干第一电容和第二电容能够实现并联。

在一实施例中，在形成所述第一导电结构212a、第二导电结构212b和第三导电结构212c之后，还能够以所述第一导电结构212a、第二导电结构212b和第三导电结构212c的顶部作为导电层201的表面，并继续重复图4至图11所述的工艺步骤，以继续在第二电容上方形成重叠设置的若干电容，且所形成的若干重叠设置的电容之间能够实现并联。

综上，本实施例中，在导电层表面形成若干分立的第一介电层和第一电极层之后，在所述衬底、导电层和第一电极层表面形成第一层间介质层，并且在第一层间介质层表面形成第二电极层；由于所述第二电极层位于相邻两个第一电极层之间的区域上方，使得所述第一电极层和第二电极层的位置相互交错。此外，所述第二介电层和第三电极层位于部分第二电极层表面，即所述第三电极层和第二介电层暴露出部分第二电极层。因此，在后续于第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层之后，能够同时在所述第一层间介质层和第二层间介质层内形成第一导电结构、第二导电结构和第三导电结构；其中，所述第一导电结构用于与第二电极层电连接，所述第二导电结构用于与所述导电层电连接，所述第三导电结构分别用于与第一电极层和第三电极层电连接。由于所述第一导电结构、第二导电结构和第三导电结构能够同时形成，使得所述电容结构的形成工艺简化，而且所形成的电容结构的尺寸缩小。而所述导电层、第一电极层、第二电极层和第三电极层能够形成四个电容并联的结构，因此所形成的电容结构的电容值增大。

相应的，本发明实施例还提供一种采用上述方法所形成的电容结构，请继续参考图11，包括：衬底200，所述衬底200表面具有导电层201；位于所述导电层201的部分表面的若干分立的第一介电层202和第一电极层203，所述第一电极层203位于所述第一介电层202表面；位于所述衬底200、导电层201和第一电极层203表面的第一层间介质层204；位于所述第一层间介质层204表面的第二电极层205，所述第二电极层205位于相邻两个第一电极层203之间的区域上方；位于部分第一层间介质层204和部分第二电极层205表面的若干分立的第二介电层206和第三电极层207，所述第三电极层207位于所述第二介电层206表面，两组所述第二介电层204和第三电极层207分别位于一个第二电极层205的两侧；位于所述第一层间介质层204、第二电极层205和第三电极层207表面的第二层间介质层208；位于所述第一层间介质层204和第二层间介质层208内的第一导电结构212a、第二导电结构212b和第三导电结构21c，所述第一导电结构212a与第二电极层205电连接，且所述第一导电结构212a与所述第三电极层207电隔离，所述第二导电结构212b与所述导电层201电连接，所述第三导电结构212c分别与第一电极层203和第三电极层207电连接，且所述第三导电结构212c与第二电极层205电隔离。

请参考图12，图12是图11所示电容结构的等效电路图。其中，C1为所述导电层201与第一电极层203所构成的2个第一电容；C2为所述第二电极层205与第三电极层207所构成的2个第二电容；所述pad1为第一衬垫；所述pad2为第二衬垫。位于导电层201表面的第二导电结构、与位于第二电极层205表面的第一导电结构与第一衬垫pad1电连接，位于第一电极层203和第三电极层207表面的若干第三导电结构与第二衬垫pad2电连接，因此，在第一衬垫pad1和第二衬垫pad2之间，2个第一电容C1和2个第二电容C2呈并联状态，使得本实施例的电容结构的电容值增大。

综上，所述导电层表面具有若干分立的第一介电层和第一电极层之后，所述衬底、导电层和第一电极层表面具有第一层间介质层，并且所述第一层间介质层表面具有第二电极层。由于所述第二电极层位于相邻两个第一电极层之间的区域上方，使得所述第一电极层和第二电极层的位置相互交错。此外，所述第二介电层和第三电极层位于部分第二电极层表面，即所述第三电极层和第二介电层暴露出部分第二电极层。因此，位于第一层间介质层和第二层间介质层内的第一导电结构能够与第二电极层电连接，所述第二导电结构能够与所述导电层电连接，所述第三导电结构能够分别与第一电极层和第三电极层电连接。所述电容结构的尺寸缩小，且所述电容结构的电容值增大。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种电容结构的形成方法，其特征在于，包括：

提供衬底，所述衬底表面具有导电层；

在所述导电层的部分表面形成若干分立的第一介电层和第一电极层，所述第一电极层位于所述第一介电层表面；

在所述衬底、导电层和第一电极层表面形成第一层间介质层；

在所述第一层间介质层表面形成第二电极层，所述第二电极层位于相邻两个第一电极层之间的对应区域上方；

在所述第二电极层两侧的侧壁表面和部分顶部表面形成相互分立的第二介电层、以及位于所述第二介电层表面的第三电极层；

在所述第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层；

在所述第一层间介质层和第二层间介质层内形成第一导电结构、第二导电结构和第三导电结构，所述第一导电结构与第二电极层电连接，且所述第一导电结构与所述第三电极层电隔离，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接，且所述第三导电结构与第二电极层电隔离。

2.如权利要求1所述的电容结构的形成方法，其特征在于，所述第一导电结构、第二导电结构和第三导电结构的形成步骤包括：在所述第一层间介质层和第二层间介质层内形成第一开口、第二开口和第三开口，所述第一开口暴露出第二电极层表面，所述第二开口暴露出导电层表面，所述第三开口暴露出第一电极层和第三电极层表面；在所述第二层间介质层表面、以及所述第一开口、第二开口和第三开口内形成导电膜；平坦化所述导电膜直至暴露出所述第二层间介质层表面为止，在所述第一开口内形成第一导电结构，在所述第二开口内形成所述第二导电结构，在所述第三开口内形成所述第三导电结构。

3.如权利要求2所述的电容结构的形成方法，其特征在于，所述第一开口、第二开口和第三开口的形成工艺包括：在所述第二层间介质层表面形成第一掩膜层，所述第一掩膜层暴露出部分第二层间介质层表面；以所述第一掩膜层为掩膜，刻蚀所述第二层间介质层，在所述第二层间介质层内形成第一初始开口、第二初始开口和第三初始开口，所述第一初始开口位于第二电极层上方，所述第二初始开口位于导电层上方，所述第三初始开口位于第一电极层和第三电极层上方；在形成所述形成第一初始开口、第二初始开口和第三初始开口之后，去除所述第一掩膜层；在去除所述第一掩膜层之后，形成第二掩膜层，以所述第二掩膜层为掩膜，刻蚀所述第一初始开口、第二初始开口和第三初始开口底部，刻蚀所述第一初始开口底部直至暴露出第二电极层表面，形成第一开口，刻蚀所述第二初始开口底部直至暴露出导电层表面，形成第二开口，刻蚀所述第三初始开口直至暴露出第一电极层和第三电极层表面，形成第三开口。

4.如权利要求3所述的电容结构的形成方法，其特征在于，所述第二掩膜层还暴露出部分第一开口、第二开口和第三开口周围的第二层间介质层表面；在刻蚀所述第一初始开口、第二初始开口和第三初始开口底部的同时，刻蚀所暴露出的第二层间介质层。

5.如权利要求3所述的电容结构的形成方法，其特征在于，所述第二掩膜层还覆盖部分第一初始开口、第二初始开口和第三初始开口的底部表面；以所述第二掩膜层为掩膜，刻蚀部分第一初始开口、第二初始开口和第三初始开口的底部，以形成所述第一开口、第二开口和第三开口。

6.如权利要求2所述的电容结构的形成方法，其特征在于，所述第一导电结构、第二导电结构和第三导电结构的材料包括铜。

7.如权利要求6所述的电容结构的形成方法，其特征在于，所述导电膜的形成工艺为铜电镀工艺。

8.如权利要求7所述的电容结构的形成方法，其特征在于，所述铜电镀工艺包括：在所述第二层间介质层表面、以及所述第一开口、第二开口和第三开口的侧壁和底部表面形成种子层；采用电镀工艺在所述种子层表面生长金属层填充满所述第一开口、第二开口和第三开口，所述种子层和金属层形成所述导电膜。

9.如权利要求8所述的电容结构的形成方法，其特征在于，所述种子层的材料为铜、铝、钛、钽、氮化钛或氮化钽。

10.如权利要求1所述的电容结构的形成方法，其特征在于，所述导电层的材料包括铜、铝、钛、钽、氮化钛、氮化钽中的一种或多种。

11.如权利要求1所述的电容结构的形成方法，其特征在于，所述导电层的表面与衬底表面齐平。

12.如权利要求11所述的电容结构的形成方法，其特征在于，所述衬底包括：半导体基底、以及位于半导体基底表面的器件层，所述导电层位于所述器件层内，所述器件层的表面为绝缘材料，且所述导电层的表面与所述器件层的表面齐平。

13.如权利要求1所述的电容结构的形成方法，其特征在于，所述第一介电层的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种；所述第二介电层的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种。

14.如权利要求1所述的电容结构的形成方法，其特征在于，所述第一电极层、所述第二电极层或所述第三电极层的材料为铝、钛、钽、氮化钛、氮化钽中的一种或多种。

15.如权利要求1所述的电容结构的形成方法，其特征在于，还包括：在形成第一层间介质层之前，在所述衬底、导电层和第一电极层表面形成第一停止层，所述第一停止层的材料与第一层间介质层的材料不同。

16.如权利要求15所述的电容结构的形成方法，其特征在于，所述第一层间介质层的材料为氧化硅；所述第一停止层的材料为氮化硅。

17.如权利要求1所述的电容结构的形成方法，其特征在于，还包括：在形成第二层间介质层之前，在所述第一层间介质层、第二电极层和第三电极层表面形成第二停止层，所述第二停止层的材料与第二层间介质层的材料不同。

18.如权利要求17所述的电容结构的形成方法，其特征在于，所述第二层间介质层的材料为氧化硅；所述第二停止层的材料为氮化硅。

19.如权利要求1所述的电容结构的形成方法，其特征在于，所述第一导电结构与第二导电结构之间电连接。

20.一种采用如权利要求1至19任一项方法所形成的电容结构，其特征在于，包括：

衬底，所述衬底表面具有导电层；

位于所述导电层的部分表面的若干分立的第一介电层和第一电极层，所述第一电极层位于所述第一介电层表面；

位于所述衬底、导电层和第一电极层表面的第一层间介质层；

位于所述第一层间介质层表面的第二电极层，所述第二电极层位于相邻两个第一电极层之间的区域上方；

位于部分第一层间介质层和部分第二电极层表面的若干分立的第二介电层和第三电极层，所述第三电极层位于所述第二介电层表面，两组所述第二介电层和第三电极层分别位于一个第二电极层的两侧；

位于所述第一层间介质层、第二电极层和第三电极层表面的第二层间介质层；

位于所述第一层间介质层和第二层间介质层内的第一导电结构、第二导电结构和第三导电结构，所述第一导电结构与第二电极层电连接，且所述第一导电结构与所述第三电极层电隔离，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接，且所述第三导电结构与第二电极层电隔离。