TWI670860B - 電容結構及其製造方法 - Google Patents

Abstract

一種電容結構，包含設置於基底上的第一電極板、設置於第一電極板上的第一電容介電層、和設置於第一電容介電層上的第二電極板。第一電極板的一部份延伸超出第二電極板的一端，以形成一階梯。此電容結構還包含蝕刻停止層、金屬間介電層、第一導孔以及第二導孔。蝕刻停止層設置於第二電極板上，金屬間介電層覆蓋蝕刻停止層、第二電極板、第一電容介電層和第一電極板。第一導孔穿過金屬間介電層以接觸第一電極板於延伸超出第二電極板的部分。第二導孔穿過金屬間介電層和蝕刻停止層，以接觸第二電極板。

Description

電容結構及其製造方法

本發明實施例是有關於電容結構，且特別是有關於金屬-絕緣體-金屬型(metal-insulator-metal，MIM)電容結構及其製造方法。

電容結構通常用於半導體積體電路(integrated circuit，IC)中的電子被動元件，例如射頻(radio frequency，RF)電路、混和信號(mixed signal，MS)電路等。用於積體電路的傳統電容結構的種類包含金屬-絕緣體-半導體型(metal-insulator-semiconductor，MIS)電容、PN接面型電容及多晶矽-絕緣體-多晶矽(polysilicon-insulator-polysilicon，PIP)電容。

然而，這些傳統電容結構利用半導體層(例如，多晶矽)作為電容電極，因而具有較高的串聯電阻，並且具有在高頻電路中較不穩定的缺點。再者，在操作時，PN接面電容的半導體電極會產生空乏層(depletion layer)，而導致其頻率特性受限。因此，相較於這些傳統電容結構，金屬-絕緣體-金屬型(MIM)電容可以提供較低的串聯電阻、低功率耗損的特性，而適合現今的混合信號電路和高頻電路的應用。此外，金屬-絕緣體-金屬型(MIM)電容可以在半導體製程中的金屬內連線階 段形成，降低了與互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)的前段(front end of line，FEOL)製程整合的困難度及複雜度。

半導體積體電路工業已做出了許多發展，以致力於元件尺寸的縮小。然而，在持續縮小的面積中，金屬-絕緣體-金屬型(MIM)電容需要維持其高電容值，因此製造金屬-絕緣體-金屬型(MIM)電容的相關製程也面臨了許新的挑戰。

本發明的一些實施例提供電容結構，此電容結構包含設置於基底上的第一電極板、設置於第一電極板上的第一電容介電層、以及設置於第一電容介電層上的第二電極板。第一電極板的一部份延伸超出第二電極板的一端，以形成一階梯。此電容結構還包含蝕刻停止層、金屬間介電層、第一導孔以及第二導孔。蝕刻停止層設置於第二電極板上，金屬間介電層覆蓋蝕刻停止層、第二電極板、第一電容介電層和第一電極板。第一導孔穿過金屬間介電層，以接觸第一電極板於延伸超出第二電極板的部分。第二導孔穿過金屬間介電層和蝕刻停止層，以接觸第二電極板。

本發明的一些實施例提供電容結構，此電容結構包含設置於基底上的第一電極板、設置於第一電極板上的第一電容介電層、以及設置於第一電容介電層上的第二電極板。第一電極板的一部份延伸超出第二電極板的一端，以形成一階梯。第一電極板包含第一抗反射塗層，第二電極板包含第二抗反射塗層，第二抗反射塗層的厚度大於第一抗反射塗層的厚 度。此電容結構還包含金屬間介電層、第一導孔和第二導孔。金屬間介電層覆蓋第二電極板、第一電容介電層和第一電極板。第一導孔穿過金屬間介電層，以接觸第一電極板於延伸超出第二電極板的部分。第二導孔穿過金屬間介電層，以接觸第二電極板。

本發明的一些實施例提供電容結構的製造方法，此方法包含在基底上依序形成第一電極板材料層、第一介電層、第二電極板材料層和第一蝕刻停止層，將第一蝕刻停止層和第二電極板材料層圖案化，以分別形成圖案化第一蝕刻停止層和第二電極板，以及將第一介電層和第一電極板材料層圖案化，以分別形成第一電容介電層和第一電極板，其中第一電極板的一部份延伸超出第二電極板的一端，以形成一階梯。此方法還包含在基底上形成金屬間介電層，以覆蓋圖案化第一蝕刻停止層、第二電極板、第一電容介電層和第一電極板，形成第一開口穿過金屬間介電層，直到暴露出第一電極板延伸超出第二電極板的部分，形成第二開口穿過金屬間介電層和圖案化第一蝕刻停止層，直到暴露出第二電極板，以及形成第一導孔於第一開口中和第二導孔於第二開口中。

本發明的電容結構可應用於多種類型的電容結構，為讓本發明之特徵和優點能更明顯易懂，下文特舉出應用於金屬-絕緣體-金屬型(MIM)電容結構的實施例，並配合所附圖式，作詳細說明如下。

100、100’、200、300、400、500、600‧‧‧電容結構

102‧‧‧基底

110、110’‧‧‧第一金屬層

112、112’‧‧‧第一抗反射塗層

114‧‧‧第一介電層

114’‧‧‧第一電容介電層

114L1、114L2、114L3、114L4、114L5‧‧‧電容介電層

116‧‧‧第一電極板材料層

116’‧‧‧第一電極板

116L1、116L2、116L3、116L4、116L5‧‧‧電極板

120、120’‧‧‧第二金屬層

122、122’‧‧‧第二抗反射塗層

124‧‧‧第二介電層

124’‧‧‧第二電容介電層

126‧‧‧第二電極板材料層

126’‧‧‧第二電極板

130、130’‧‧‧第三金屬層

132、132’‧‧‧第三抗反射塗層

136‧‧‧第三電極板材料層

136’‧‧‧第三電極板

140、140’‧‧‧第一蝕刻停止層

142、142’‧‧‧第二蝕刻停止層

143‧‧‧蝕刻停止層

144‧‧‧金屬間介電層

146‧‧‧第一開口

146L1、146L2、146L3、146L4、146L5‧‧‧開口

148‧‧‧第二開口

150‧‧‧第三開口

152‧‧‧第一導孔

152L1、152L2、152L3、152L4、152L5‧‧‧導孔

154‧‧‧第二導孔

156‧‧‧第三導孔

158‧‧‧第一端點

158L1、158L2、158L3、158L4、158L5‧‧‧端點

160‧‧‧第二端點

162‧‧‧第三端點

170‧‧‧第一圖案化製程

175‧‧‧第二圖案化製程

180‧‧‧第三圖案化製程

185‧‧‧第四圖案化製程

T1‧‧‧第一厚度

T2‧‧‧第二厚度

T3‧‧‧第三厚度

T4‧‧‧第四厚度

T5‧‧‧第五厚度

藉由以下詳細描述和範例配合所附圖式，可以更 加理解本發明實施例。為了使圖式清楚顯示，圖式中各個不同的元件可能未依照比例繪製，其中：第1A至1H圖是根據本發明的一些實施例，顯示電容結構在各個不同階段的製程剖面示意圖。

第1I和2-6圖是根據本發明的一些其他實施例之電容結構的剖面示意圖。

以下揭露提供了許多的實施例或範例，用於實施所提供的電容結構之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例之間的關係。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標示相似的元件。可以理解的是，在方法的前、中、後可以提供額外的步驟，且一些所敘述的步驟可在該方法的其他實施例被取代或刪除。

本發明提供了電容結構及其製造方法的實施例，特別適用於金屬-絕緣體-金屬型(MIM)電容結構，但也可用其他電容結構，例如金屬-絕緣體-半導體型(MIS)電容、PN接面型電容及多晶矽-絕緣體-多晶矽(PIP)電容。

傳統上，在堆疊式電容結構的製造製程中，在形成導孔(via)至各層級的電極板時，由於各層級的電極板位於不同的水平高度上，所以形成導孔開口的蝕刻製程會導致蝕刻不足及/或蝕刻過量的情況。本發明實施例利用調整電極板上的蝕刻停止層及/或電極板的抗反射塗層的厚度，這些厚度隨著電極板的層級增加而增加，使得在相同的蝕刻時間的條件下，蝕刻深度的差異可透過蝕刻停止層及/或抗反射塗層在層級之間的厚度差異得到補償。因此，本發明實施例可透過一次蝕刻製程，形成多個不同深度的導孔開口至對應的電極板，這可大幅減少電容結構的製造時間和成本。

第1A-1H圖是根據本發明的一些實施例，顯示形成第1H圖之電容結構100在各個不同階段的製程剖面示意圖。請參考第1A圖，提供基底102。基底102可以是可用來形成電容結構於其上的任何基底。在一些實施例中，基底102可以是矽基底、矽鍺(SiGe)基底、整體的半導體(bulk semiconductor)基底、化合物半導體(compound semiconductor)基底、絕緣層上覆矽(silicon on insulator，SOI)基底或類似基底。在一實施例中，基底102是矽基底，並且基底102可包含主動元件(未顯示)，例如電晶體、二極體或類似元件。此外，基底102可包含金屬內連線結構(未顯示)，例如層間介電層(inter-layer dielectric，ILD)、接觸插塞(contact plug)、金屬間介電層(inter-metal dielectric，IMD)、金屬線和導孔(via)。為了圖式簡潔起見，此處僅繪示一平整的基底102。

接著，在基底102上形成第一電極板材料層116。 第一電極板材料層116包含第一金屬層110、以及位於第一金屬層110上的第一抗反射塗層112。在一些實施例中，第一金屬層110的材料可以是或者包含鋁(Al)、銅(Cu)、釕(Ru)、銀(Ag)、金(Au)、銠(Rh)、鉬(Mo)、鎳(Ni)、鈷(Co)、鈦(Ti)、鎢(W)、類似材料、前述之合金或前述之組合，並且可使用任何適當的沉積方法來形成第一金屬層110，例如物理氣相沉積(physical vapor deposition，PVD)、濺鍍(sputter)、化學氣相沉積(chemical vapor deposition，CVD)、原子層沉積(atomic layer deposition ，ALD)、電鍍(electroplating)或前述之組合。在一實施例中，第一金屬層110包含鋁銅合金，並且其厚度在約300埃(angstron)至約10000埃的範圍內。在一些實施例中，第一抗反射塗層112的材料可以是金屬氮化物，例如氮化鈦(TiN)、氮化鉭(TaN)、類似材料或前述之組合，並且可使用任何適當的沉積方法來形成第一抗反射塗層112，例如物理氣相沉積(PVD)、濺鍍、化學氣相沉積(CVD)、原子層沉積(ALD)或前述之組合。在一實施例中，第一抗反射塗層112包含氮化鈦(TiN)，並且第一抗反射塗層112的第一厚度T1在約100埃(angstron)至約2000埃的範圍內。

接著，在第一電極板材料層116上形成第一介電層114。在一些實施例中，第一介電層114可以是高介電常數(high-k)的介電材料，其介電常數值(k value)取決於設計需求。在一些實施例中，第一介電層114的材料可以是或者包含氧化矽(SiO₂)、氮化矽(SiN)、氮氧化矽(SiON)、氧化鈦(TiO₂)、氧化鉭(Ta₂O₅)、氧化鋁(Al₂O₃)、氧化鉿(HfO₂)、類似材料、前述 之多層(例如，氧化物-氮化物-氧化物層，O-N-O層)或前述之組合，並且可使用任何適當的沉積方法來形成第一介電層114，例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(plasma enhanced CVD，PECVD)、原子層沉積(ALD)、濺鍍或前述之組合。

接著，在第一介電層114上形成第二電極板材料層126。第二電極板材料層126包含第二金屬層120、以及位於第二金屬層120上的第二抗反射塗層122。然後，在第二電極板材料層126上形成第二介電層124。在一些實施例中，第二金屬層120、第二抗反射塗層122和第二介電層124的材料和形成方法可以與前述第一金屬層110、第一抗反射塗層112和第一介電層114的材料和形成方法相同或相似。在一實施例中，第二金屬層120包含鋁銅合金，並且其厚度在約100埃(angstron)至約3000埃的範圍內。在一實施例中，第二抗反射塗層122包含氮化鈦(TiN)，並且第二抗反射塗層122的第二厚度T2在約100埃至約2000埃的範圍內。

接著，在第二介電層124上形成第三電極板材料層136。第三電極板材料層136包含第三金屬層130、以及位於第三金屬層130上的第三抗反射塗層132。在一些實施例中，第三金屬層130和第三抗反射塗層132的材料和形成方法可以與前述第一金屬層110和第一抗反射塗層112的材料和形成方法相同或相似。在一實施例中，第三電極板材料層136包含鋁銅合金，並且其厚度在約100埃至約3000埃的範圍內。在一實施例中，第三抗反射塗層132包含氮化鈦(TiN)，並且第三抗反射塗 層132的第三厚度T3在約100埃至約2000埃的範圍內。

第一電極板材料層116的第一抗反射塗層112具有第一厚度T1，第二電極板材料層126的第二抗反射塗層122具有第二厚度T2，第三電極板材料層136的第三抗反射塗層132具有第三厚度T3。在一些實施例中，第一厚度T1、第二厚度T2和第三厚度T3可以相同。在另一些實施例中，第一厚度T1、第二厚度T2和第三厚度T3可以不相同。

繼續參考第1圖，在第三電極板材料層136上形成第一蝕刻停止層140。在一些實施例中，第一蝕刻停止層140的材料可以是或者包含氧化矽(SiO₂)、氮化矽(SiN)、氮氧化矽(SiON)、類似材料、前述之多層(例如，氧化矽-氮化矽層，O-N層)或前述之組合，並且可使用任何適當的沉積方法來形成第一蝕刻停止層140，例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)或濺鍍。

然後，對第一蝕刻停止層140、第三抗反射塗層132和第三金屬層130執行第一圖案化製程170。如第1B圖所示，在第一圖案化製程170之後，形成圖案化的第一蝕刻停止層140’、第三抗反射塗層132’和第三金屬層130’，並且暴露出部份的第二介電層124。在第一圖案化製程170之後，第三金屬層130’和第三抗反射塗層132’的組合作為第三電極板136’。

在一些實施例中，第一圖案化製程170的步驟可包含透過光微影(photolithography)製程在第1A圖所示的第一蝕刻停止層140上形成圖案化光阻層(未顯示)，通過圖案化光阻層 對第一蝕刻停止層140、第三抗反射塗層132和第三金屬層130執行蝕刻製程，例如乾蝕刻或濕蝕刻，以移除第一蝕刻停止層140、第三抗反射塗層132和第三金屬層130未被圖案化光阻層覆蓋的部分，且暴露出第二介電層124。隨後，移除第一蝕刻停止層140’上的圖案化光阻層。在一些實施例中，第一圖案化製程170的蝕刻製程可以是一道蝕刻製程，以蝕刻所有材料層。在另一些實施例中，第一圖案化製程170的蝕刻製程可以是針對個別材料層的多道蝕刻製程。此外，在一些實施例中，由於第一圖案化製程170的蝕刻製程以第二介電層124作為蝕刻停止層，所以第二介電層124可能會被些許凹蝕。

請參考第1C圖，在第1B圖所示的結構上形成第二蝕刻停止層142。第二蝕刻停止層142順應性地(conformally)形成於第二介電層124之暴露出來的上表面上、第三電極板136’(包含第三金屬層130’和第三抗反射塗層132’)的側壁上、以及第一蝕刻停止層140’的側壁和上表面上。第二蝕刻停止層142具有在第二介電層124之暴露出來的上表面上的第一水平部分、在第一蝕刻停止層140’之上表面上的第二水平部分、以及在第三電極板136’和第一蝕刻停止層140’之側壁上的垂直部分。在一些實施例中，第二蝕刻停止層142的第一水平部分的厚度為第二水平部分的厚度約0.3至約1.0，例如0.5，而第二蝕刻停止層142的垂直部分的厚度為第二水平部分的厚度約0.5至約0.9，例如0.7。在一些實施例中，第二蝕刻停止層142的材料和形成方法可以與前述第一蝕刻停止層140的材料和形成方法相同或相似。

然後，對第二蝕刻停止層142、第二介電層124、第二抗反射塗層122、第二金屬層120執行第二圖案化製程175。如第1D圖所示，在第二圖案化製程175之後，形成圖案化的第二蝕刻停止層142’、第二電容介電層124’、第二抗反射塗層122’和第二金屬層120’，並且暴露出一部份的第一介電層114。在第二圖案化製程175之後，第二金屬層120’和第二抗反射塗層122’的組合作為第二電極板126’，並且部分的第二電容介電層124’和第二電極板126’延伸超出第三電極板136’，以形成一階梯。在一些實施例中，第二圖案化製程175可與前面第1A圖所述的第一圖案化製程170相似。

然後，對第一介電層114、第一抗反射塗層112和第一金屬層110執行第三圖案化製程180。如第1E圖所示，在第三圖案化製程180之後，形成圖案化的第一電容介電層114’、第一抗反射塗層112’和第一金屬層110’，並且暴露出基底102(或基底102之最上層的層間介電層)的上表面。在第三圖案化製程180之後，第一金屬層110’和第一抗反射塗層112’的組合作為第一電極板116’，並且部分的第一電容介電層114’和第一電極板116’延伸超出第二電極板126’，以形成一階梯。第三圖案化製程180可與前面第1A圖所述的第一圖案化製程170相似。

如第1E圖所示，第一蝕刻停止層140’和第二蝕刻停止層142’的組合可稱為蝕刻停止層143。蝕刻停止層143具有第一水平部分位於第二電極板126’延伸超出第三電極板136’的一部分上，以及第二水平部分位於第三電極板136’上。蝕刻停止層143的第一水平部分的第四厚度T4小於第二水平部分的第 五厚度T5。舉例而言，第五厚度T5為第四厚度T4約1.0至5的範圍內，例如約1.5。在第1E圖所示的實施例中，沒有蝕刻停止層形成於第一電極板116’上。

請參考第1F圖，在基底102上形成金屬間介電層144。金屬間介電層144覆蓋蝕刻停止層143、第三電極板136’、第二電容介電層124’、第二電極板126’、第一電容介電層114’和第一電極板116’。在一些實施例中，金屬間介電層144的材料可以是或者包含氧化矽(SiO₂)、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、碳氧化矽(SiOC)、氮碳化矽(SiCN)、類似材料、前述之多層或前述之組合，並且可使用任何適當的沉積方法來形成金屬間介電層144，例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)、濺鍍或前述之組合。

在一些實施例中，在後續形成開口146、148和150(顯示於第1G圖)的蝕刻製程中，蝕刻停止層143相對於金屬間介電層144具有較高的蝕刻選擇性，亦即對於相同的蝕刻劑，蝕刻停止層143具有低於金屬間介電層144的蝕刻速率。舉例而言，第一蝕刻停止層140與金屬間介電層144的蝕刻選擇比為約3至約10。在一些實施例中，在後續形成開口146、148和150(顯示於第1G圖)的蝕刻製程中，電容介電層114’和124’具有與金屬間介電層144相似的蝕刻選擇性。

接著對金屬間介電層144執行第四圖案化製程185。在第四圖案化製程185之後，如第1G圖所示，形成第一開口146、第二開口148和第三開口150。第一開口146穿過金屬間介 電層144和第一電容介電層114’，直到暴露出第一電極板116’延伸超出該第二電極板126’的部分。第二開口148穿過金屬間介電層144、蝕刻停止層143和第二電容介電層124’，直到暴露出第二電極板126’延伸超出第三電極板136’的部分。第三開口150穿過金屬間介電層144和蝕刻停止層143，直到暴露出第三電極板136’。

在一些實施例中，第四圖案化製程185的步驟可包含透過光微影製程在金屬間介電層144上形成圖案化光阻層(未顯示)，通過圖案化光阻層的開口對金屬間介電層144執行蝕刻製程，例如乾蝕刻或濕蝕刻，以移除金屬間介電層144未被圖案化光阻層覆蓋的部分，以形成第一開口146、第二開口148和第三開口150。在一些實施例中，圖案化製程的蝕刻製程是異向性(anisotropic)的乾式蝕刻，例如，反應性離子蝕刻(reactive ion etch，RIE)、中子束蝕刻(neutral beam etch，NBE)、類似製程或前述之組合，並且使用蝕刻氣體包含CF₄、CHF₃、CH₂F₂、CH₃F、C₄F₈、C₅F₈、NF₃、SF₆或前述之組合。在一些實施例中，圖案化製程的蝕刻製程是濕式蝕刻製程，例如使用稀釋的氫氟酸(dilute hydrofluoric acid，dHF)。在圖案化製程的蝕刻製程期間，第一開口146穿過第一電容介電層114’，進一步延伸至第一電極板116’中。第二開口148穿過蝕刻停止層143的第一水平部分和第二電容介電層124’，進一步延伸至第二金屬板126’中。第三開口150穿過蝕刻停止層143的第二水平部分，進一步延伸至第三金屬板136’中。隨後，移除金屬間介電層144上的圖案化光阻層，例如透過灰化(ashing)製程。在 一些實施例中，開口146、148和150可分別停止於抗反射塗層112’、122’和132’。在另一些實施例中，所形成的開口146、148和150可分別停止於金屬層110’、120’和130’，且未蝕穿金屬層110’、120’和130’。

在本發明實施例中，第一開口146、第二開口148和第三開口150是在第四圖案化製程185的蝕刻步驟中同時形成。由於第一電極板116’、第二電極板126’和第三電極板136’在不同層級(或水平高度上)，所以在不形成蝕刻停止層143的情況下，當第一開口146延伸至第一電極板116’中時，第三開口150和第二開口148可能已分別穿透第三電極板136’和第二電極板126’。

在本發明實施例中，蝕刻停止層143在電極板116’、126’和136’上的厚度從零(例如，蝕刻停止層143未形成於第一電極板116’上)隨著電極板的層級增加而增加。舉例而言，蝕刻停止層143在第三電極板136’上的第五厚度T5為在第二電極板126’上的第四厚度T4例如約1.0至5的範圍內，例如約1.5。因此，在相同的蝕刻時間的條件下，第一開口146、第二開口148和第三開口150的蝕刻深度差異可透過蝕刻停止層143在各自電極板上的厚度差異得到補償。透過調整第一蝕刻停止層140和第二蝕刻停止層142的厚度，可以使第一開口146、第二開口148和第三開口150同時延伸至對應電極板116’、126’和136’中，而不會將電極板116’、126’和136’蝕穿。

請參考第1H圖，在第一開口146、第二開口148和第三開口150中分別形成第一導孔152、第二導孔154和第三導 孔156。第一導孔152、第二導孔154和第三導孔156填入第一開口146、第二開口148和第三開口150，且分別接觸第一電極板116’、第二電極板126’和第三電極板136’。在一些實施例中，第一導孔152、第二導孔154和第三導孔156的材料可以是或者包含鋁(Al)、銅(Cu)、釕(Ru)、銀(Ag)、金(Au)、銠(rh)、鉬(Mo)、鎳(Ni)、鈷(Co)、鈦(Ti)、鎢(W)、類似材料、前述之合金或前述之組合，並且形成第一導孔152、第二導孔154和第三導孔156的步驟可包含沉積金屬材料層(未顯示)於金屬間介電層144上，且填滿第一開口146、第二開口148和第三開口150，之後透過例如化學機械研磨(chemical mechanical polish，CMP)的平坦化製程移除金屬材料層在金屬間介電層144上方的部分，以暴露出金屬間介電層144的上表面。

繼續參考第1H圖，在金屬間介電層144的上表面上且對應於第一導孔152、第二導孔154和第三導孔156形成第一端點(terminal)158、第二端點160和第三端點162。第一端點158、第二端點160和第三端點162分別透過第一導孔152、第二導孔154和第三導孔156電性連接至第一電極板116’、第二電極板126’和第三電極板136’。在形成第一端點158、第二端點160和第三端點162之後，形成電容結構100。

在一些實施例中，第一端點158、第二端點160和第三端點162的材料可以是或者包含鋁(Al)、銅(Cu)、釕(Ru)、銀(Ag)、金(Au)、銠(rh)、鉬(Mo)、鎳(Ni)、鈷(Co)、鈦(Ti)、鎢(W)、類似材料、前述之合金或前述之組合，並且形成第一端點158、第二端點160和第三端點162的步驟可包含沉積金 屬材料層(未顯示)於金屬間介電層144上，將金屬材料層圖案化，以形成對應於第一導孔152、第二導孔154和第三導孔156的第一端點158、第二端點160和第三端點162。在另一些實施例中，在形成用於第一導孔152、第二導孔154和第三導孔156的金屬材料層之後，在未平坦化金屬材料層的情況下，將金屬材料層在金屬間介電層144上方的部分圖案化，以形成第一端點158、第二端點160和第三端點162。

在一些實施例中，當施壓操作電壓於第一端點158和第二端點160時，第一金屬板116’、第一電容介電層114’和第二電極板126’形成第一電容。在一些實施例中，當施壓操作電壓於第二端點160和第三端點162時，第二金屬板126’、第二電容介電層124’和第三電極板136’形成第二電容。在一些實施例中，當施壓操作電壓於第二端點160，且施加一共同電壓至第一端點158和第三端點162時，上述第一電容與第二電容會並聯，以形成具有高於第一電容和第二電容之電容值的第三電容。

在本發明實施例中，電容結構100包含依序堆疊於基底102上的第一電極板116’、第一電容介電層114’、第二電極板126’、第二電容介電層124’以及第三電極板136’。第一電極板116’的一部份延伸超出第二電極板126’的一端，以形成一階梯，並且第二電極板126’的一部份延伸超出第三電極板136’的一端，以形成另一階梯。

第一電極板116’包含第一金屬層110’和第一抗反射塗層112’，第二電極板126’包含第二金屬層120’和第二抗反射塗層122’，第三電極板136’包含第三金屬層130’和第三抗反 射塗層132’。在一些實施例中，第一抗反射塗層112’的第一厚度T1、第二抗反射塗層122’的第二厚度T2和第三抗反射塗層132’的第二厚度T3可以是相同的。在另一實施例中，第一抗反射塗層112’的第一厚度T1、第二抗反射塗層122’的第二厚度T2和第三抗反射塗層132’的第二厚度T3可以是不同的。

電容結構100還包含蝕刻停止層143。蝕刻停止層143具有第一水平部分，其設置於第二電極板126’延伸超出第三電極板136’之一端的部分上方，並且具有第二水平部分，其設置於第三電極板136’上方。蝕刻停止層143的第二水平部分包含第一蝕刻停止層140’和第二蝕刻停止層142’，並且具有第五厚度T5。蝕刻停止層143的第一水平部分包含第二蝕刻停止層142’並且具有第四厚度T4，其中第四厚度T4小於第五厚度T5。在一些實施例中，沒有蝕刻停止層設置於第一電極板116’上。

電容結構100還包含金屬間介電層144、以及分別接觸第一電極板116’、第二電極板126’和第三電極板136’的第一導孔152、第二導孔154和第三導孔156。第一導孔152穿過金屬間介電層144和第一電容介電層114’，以接觸第一電極板116’延伸超出第二金屬板126’的部分。第二導孔154穿過金屬間介電層144、蝕刻停止層143和第二電容介電層124’，以接觸第二電極板126’延伸超出第三電極板136’的部分。第三導孔156穿過金屬間介電層144和蝕刻停止層143，以接觸第三電極板136’。

本發明實施例利用調整電極板上的蝕刻停止層的厚度，這些厚度隨著電極板的層級增加而增加，使得在相同的 蝕刻時間的條件下，蝕刻深度的差異可透過蝕刻停止層在層級之間的厚度差異得到補償。因此，本發明實施例可透過一次蝕刻製程，形成多個不同深度多個不同深度導孔開口至對應的電極板，這可大幅減少電容結構的製造時間和成本。

儘管在第1H圖所示的實施例中，電容結構100具有三層電極板116’、126和136’，然而，本發明實施例的觀點可以應用於具有不同層級的電極板，例如，兩層或大於三層，以同樣達到在一次圖案化製程中形成多個不同深度的導孔開口至對應的電極板。舉例而言，如第1I圖所示，電容結構100’具有五層電極板116L1至116L5，並且蝕刻停止層143在各自電極板上116L1至116L5的厚度從零(例如，蝕刻停止層143未形成於第一層電極板116L1上)隨著電極板的層級增加(例如，從電極板116L1至電極板116L5)而增加。舉例而言，自第二層電極板開始，蝕刻停止層143在該層電極板上的厚度為在前層電極板上的厚度例如約1.2至5的範圍內，例如約1.8。因此，透過調整第一蝕刻停止層143在各自電極板上的厚度，可以使開口146L1至146L5同時延伸至對應的電極板116L1至116L5中，而不會將電極板蝕穿。

第2圖是根據本發明的另一些實施例，顯示電容結構200的剖面示意圖，其中相同於前述第1A-1H圖的實施例的部件係使用相同的標號並省略其說明。第2圖所示之實施例與前述第1H圖之實施例的差別在於，第2圖的電容結構200的第三電極板136’由第三抗反射塗層132’組成。

在一些實施例中，第三電極板136’的第三抗反射塗 層132’的材質為具有導電性的金屬氮化物，例如氮化鈦(TiN)、氮化鉭(TaN)或類似的金屬氮化物。因此，在第2圖所示的實施例中，第三電極板136’可以不包含金屬層(例如，第1H圖的第三金屬層130’)，並且僅包含第三抗反射塗層132’。在不形成第三金屬層130’的情況下，電容結構200的整體厚度可以降低，有助於降低將電容結構200整合至金屬氧化物半導體(CMOS)的前段(FEOL)製程的困難度及複雜度。

第3圖是根據本發明的另一些實施例，顯示電容結構300的剖面示意圖，其中相同於前述第1A-1H圖的實施例的部件係使用相同的標號並省略其說明。第3圖所示之實施例與前述第1H圖之實施例的差別在於，第3圖的電容結構300的蝕刻停止層143由第二蝕刻停止層142’組成，以及第三抗反射塗層132’的第三厚度T3大於第二抗反射塗層122’的第二厚度T2和第一抗反射塗層112’的第一厚度T1。

在形成開口146、148和150的蝕刻製程中，第三抗反射塗層132’相對於金屬間介電層144具有較高的蝕刻選擇性，例如，第三抗反射塗層132’與金屬間介電層144的蝕刻選擇比為約3至約10，故抗反射塗層132’也可作為蝕刻停止層。因此，在第3圖所示的實施例中，可以不形成如第1H圖所示的第一蝕刻停止層140’，蝕刻停止層143僅由第二蝕刻停止層142’組成。形成第三抗反射塗層132’的第三厚度T3大於第二抗反射塗層122’的第二厚度T2和第一抗反射塗層112’的第一厚度T1。舉例而言，第三厚度T3為第二厚度T2及/或第一厚度T1約1至2.5，例如約1.8。因此，在相同的蝕刻時間的條件下，第三 開口150與第一開口146和第二開口148的蝕刻深度差異可透過第三抗反射塗層132’之增加的第三厚度T3得到補償。因此，透過調整第三抗反射塗層132’的厚度T3，可以使第一開口146、第二開口148和第三開口150同時延伸至對應電極板116’、126’和136’中，而不會將電極板蝕穿。

第4圖是根據本發明的另一些實施例，顯示電容結構400的剖面示意圖，其中相同於前述第1A-1H圖的實施例的部件係使用相同的標號並省略其說明。第4圖所示之實施例與前述第1H圖之實施例的差別在於，第4圖的電容結構400並未包含第1H圖所示的停刻停止層143，以及第三抗反射塗層132’的第三厚度T3大於第二抗反射塗層122’的第二厚度T2，且第二抗反射塗層122’的第二厚度T2大於第一抗反射塗層112’的第一厚度T1。

如前所述，在形成開口146、148和150的蝕刻製程中，抗反射塗層112’、122’和132’相對於金屬間介電層144具有較高的蝕刻選擇性，例如，抗反射塗層112’、122’和132’與金屬間介電層144的蝕刻選擇比為約3至約10，故抗反射塗層112’、122’和132’也可作為蝕刻停止層。因此，在第4圖所示的實施例中，可以不形成如第1H圖所示的蝕刻停止層143。第三抗反射塗層132’的第三厚度T3大於第二抗反射塗層122’的第二厚度T2，且第二抗反射塗層122’的第二厚度T2大於第一抗反射塗層112’的第一厚度T1。舉例而言，第三厚度T3為第二厚度T2約1至2.5，例如約1.8。舉例而言，第二厚度T2為第一厚度T約1至2.5，例如約1.8。因此，在相同的蝕刻時間的條件下，第一 開口146、第二開口148和第三開口150的蝕刻深度差異可透過抗反射塗層112’、122’和132’的厚度差異得到補償。因此，透過調整抗反射塗層112’、122’和132’的厚度T1、T2和T3，可以使第一開口146、第二開口148和第三開口150同時延伸至對應電極板116’、126’和136’中，而不會將電極板蝕穿。

第5圖是根據本發明的另一些實施例，顯示電容結構500的剖面示意圖，其中相同於前述第1A-1H圖的實施例的部件係使用相同的標號並省略其說明。第5圖所示之實施例與前述第4圖之實施例的差別在於，第5圖的電容結構500的第三電極板136’由第三抗反射塗層132’組成。

如前所述，第三電極板136’的第三抗反射塗層132’的材質為具有導電性的金屬氮化物。因此，在第5圖所示的實施例中，第三電極板136’可以不包含金屬層(例如，第4圖的第三金屬層130’)，並且僅包含第三抗反射塗層132’。在不形成第三金屬層130’的情況下，電容結構500的整體厚度可以降低，有助於降低將電容結構500整合至金屬氧化物半導體(CMOS)的前段(FEOL)製程的困難度及複雜度。

第6圖是根據本發明的另一些實施例，顯示電容結構600的剖面示意圖，其中相同於前述第1A-1H圖的實施例的部件係使用相同的標號並省略其說明。第6圖所示之實施例與前述第4圖之實施例的差別在於，第6圖的電容結構600的第一電極板116’由第一抗反射塗層112’組成，第二電極板126’由第二抗反射塗層122’組成，且第三電極板136’由第三抗反射塗層132’組成。

如前所述，抗反射塗層112’、122、和132’的材質為具有導電性的金屬氮化物。因此，電極板116’、126’和136’可以不包含金屬層(例如，第4圖的金屬層110’、120’和130’)，並且僅各自包含抗反射塗層112’、122’和132’。在不形成第一金屬層110’、第二金屬層120’第三金屬層130’的情況下，電容結構600的整體厚度可以降低，有助於降低將電容結構600整合至金屬氧化物半導體(CMOS)的前段(FEOL)製程的困難度及複雜度。

綜上所述，本發明實施例利用調整電極板上的蝕刻停止層及/或電極板的抗反射塗層的厚度，這些厚度隨著電極板的層級增加而增加，使得在相同的蝕刻時間的條件下，蝕刻深度的差異可透過蝕刻停止層及/或抗反射塗層在層級之間的厚度差異得到補償。因此，本發明實施例可透過一次蝕刻製程，形成多個不同深度的導孔開口至對應的電極板，這可大幅減少電容結構的製造時間和成本。

以上概述數個實施例，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

Claims (14)

1. 一種電容結構，包括：一第一電極板，設置於一基底上；一第一電容介電層，設置於該第一電極板上；一第二電極板，設置於該第一電容介電層上，其中該第一電極板的一部份延伸超出該第二電極板的一端，以形成一階梯；一第二電容介電層，設置於該第二電極板上；一第三電極板，設置於該第二電容介電層上，其中該第二電極板的一部份延伸超出該第三電極板的一端，以形成另一階梯；一蝕刻停止層，設置於該第二電極板上，其中該蝕刻停止層的一第一部分設置於該第二電極板延伸超出該第三電極板的該部分上，該蝕刻停止層的一第二部分設置於該第三電極板上，且該蝕刻停止層的該第一部分的厚度小於該蝕刻停止層的該第二部分的厚度；一金屬間介電層，覆蓋該蝕刻停止層、該第二電極板、該第一電容介電層和該第一電極板；一第一導孔，穿過該金屬間介電層，以接觸該第一電極板於延伸超出該第二電極板的該部分；一第二導孔，穿過該金屬間介電層和該蝕刻停止層的該第一部份，以接觸該第二電極板；以及一第三導孔，穿過該金屬間介電層和該蝕刻停止層的該第二部分，以接觸該第三電極板。
2. 如申請專利範圍第1項所述之電容結構，其中該蝕刻停止層的該第一部分包含：一第一蝕刻停止層，而該蝕刻停止層的該第二部分包含：該第一蝕刻停止層和在該第一蝕刻停止層上的一第二蝕刻停止層。
3. 如申請專利範圍第1項所述之電容結構，其中該蝕刻停止層的材料為氧化矽、氮化矽、氮氧化矽或前述之組合。
4. 如申請專利範圍第1項所述之電容結構，其中該第一電極板包含：一第一金屬層和在該第一金屬層上的一第一抗反射塗層；其中該第二電極板包含：一第二金屬層和在該第二金屬層上的一第二抗反射塗層。
5. 如申請專利範圍第4項所述之電容結構，其中該第一抗反射塗層和該第二抗反射塗層的材料為金屬氮化物。
6. 如申請專利範圍第4項所述之電容結構，其中該第三電極板由一第三抗反射塗層組成。
7. 一種電容結構，包括：一第一電極板，設置於一基底上，該第一電極板包含：一第一抗反射塗層；一第一電容介電層，設置於該第一電極板上；一第二電極板，設置於該第一電容介電層上，其中該第一電極板的一部份延伸超出該第二電極板的一端，以形成一階梯，且該第二電極板包含：一第二抗反射塗層，該第二抗反射塗層的厚度大於該第一抗反射塗層的厚度；一第二電容介電層，設置於該第二電極板上； 一第三電極板，設置於該第二電容介電層上，其中該第二電極板的一部份延伸超出該第三電極板的一端，以形成另一階梯，且其中該第三電極板包含：一第三抗反射塗層，其中該第三抗反射塗層的厚度大於該第二抗反射塗層的厚度；一金屬間介電層，覆蓋該第二電極板、該第一電容介電層和該第一電極板；一第一導孔，穿過該金屬間介電層，以接觸該第一電極板於延伸超出該第二電極板的該部分；一第二導孔，穿過該金屬間介電層，以接觸該第二電極板於延伸超出該第三電極板的該部分；以及一第三導孔，穿過該金屬間介電層，以接觸該第三電極板。
8. 如申請專利範圍第7項所述之電容結構，其中該第一電極板更包含：一第一金屬層，該第一抗反射塗層設置於該第一金屬層上；其中該第二電極板更包含：一第二金屬層，該第二抗反射塗層設置於該第二金屬層上。
9. 如申請專利範圍第8項所述之電容結構，其中該第三電極板由該第三抗反射塗層組成。
10. 如申請專利範圍第7項所述之電容結構，其中該第一電極板由該第一抗反射塗層組成，該第二電極板由該第二抗反射塗層組成，且該第三電極板由該第三抗反射塗層組成。
11. 一種電容結構的製造方法，包括：在一基底上依序形成一第一電極板材料層、一第一介電層、一第二電極板材料層一第二介電層、一第三電極板材 料層和一第一蝕刻停止層；將該第一蝕刻停止層、該第三電極板材料層和該第二介電層圖案化，以分別形成一圖案化第一蝕刻停止層、一第三電極板和一第二電容介電層；在該圖案化第一蝕刻停止層、該第三電極板和該第二電容介電層上形成一第二蝕刻停止層；將該第二蝕刻停止層和該第二電極板材料層圖案化，以分別形成一圖案化第二蝕刻停止層和一第二電極板，其中該第二電極板的一部份延伸超出該第三電極板的一端，以形成一階梯；將該第一介電層和該第一電極板材料層圖案化，以分別形成一第一電容介電層和一第一電極板，其中該第一電極板的一部份延伸超出該第二電極板的一端，以形成另一階梯；在該基底上形成一金屬間介電層，以覆蓋該圖案化第一蝕刻停止層、該第二電極板、該第一電容介電層和該第一電極板；形成一第一開口穿過該金屬間介電層，直到暴露出該第一電極板延伸超出該第二電極板的該部分；形成一第二開口穿過該金屬間介電層和該圖案化第一蝕刻停止層，直到暴露出該第二電極板延伸超出該第三電極板的該部分；以及形成一第一導孔於該第一開口中和一第二導孔於該第二開口中。
12. 如申請專利範圍第11項所述之電容結構的製造方法，其中 該第一開口和該第二開口在一相同的蝕刻製程中形成。
13. 如申請專利範圍第11項所述之電容結構的製造方法，更包括：形成一第三開口穿過該金屬間介電層、該圖案化第一蝕刻停止層和該圖案化第二蝕刻停止層，直到暴露出該第三電極板，其中該第一開口、該第二開口和第三開口在一相同的蝕刻製程中形成；以及形成一第三導孔於該第三開口中。
14. 如申請專利範圍第11項所述之電容結構的製造方法，其中該第一電極板包含：一第一金屬層和在該第一金屬層上的一第一抗反射塗層；其中該第二電極板包含：一第二金屬層和一第二抗反射塗層；其中該第三電極板由一第三抗反射塗層組成。