KR100607662B1 - 메탈 절연체 메탈 커패시터 형성방법 - Google Patents

메탈 절연체 메탈 커패시터 형성방법 Download PDF

Info

Publication number
KR100607662B1
KR100607662B1 KR1020030049937A KR20030049937A KR100607662B1 KR 100607662 B1 KR100607662 B1 KR 100607662B1 KR 1020030049937 A KR1020030049937 A KR 1020030049937A KR 20030049937 A KR20030049937 A KR 20030049937A KR 100607662 B1 KR100607662 B1 KR 100607662B1
Authority
KR
South Korea
Prior art keywords
forming
mim
primary
electrode
metal
Prior art date
Application number
KR1020030049937A
Other languages
English (en)
Other versions
KR20050011095A (ko
Inventor
장훈
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049937A priority Critical patent/KR100607662B1/ko
Publication of KR20050011095A publication Critical patent/KR20050011095A/ko
Application granted granted Critical
Publication of KR100607662B1 publication Critical patent/KR100607662B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 커패시터를 다중으로 형성한 후, 병렬 연결하여 크기 측면에서 종래의 방법과 거의 동일하면서 커패시턴스를 크게 향상시킬 수 있는 메탈 절연체 메탈 커패시터 형성 방법을 제공하는 것이다. 메탈 절연체 메탈 커패시터 형성방법은 알루미늄 메탈 배선 상에 1차 유전막과 1차 전극을 순차적으로 형성하는 단계와, 1차 전극과 1차 유전막을 동시에 소정형상으로 식각함으로써, 1차 MIM을 형성하는 단계와, 1차 MIM이 형성된 하부 알루미늄 메탈 상에 2차 유전막과 2차 전극을 순차적으로 형성하는 단계와, 2차 MIM을 형성하기 위하여 포토 리소그라피 공정으로 2차 MIM이 형성될 지역을 패터닝하는 단계와, 2차 전극과 2차 유전막을 동시에 식각함으로써, 2차 MIM을 형성하는 단계와, 2차 MIM 상에 전도막을 증착한 후, 블랭크 식각함으로써 전도막 스페이서를 형성하는 단계와, IMI 층을 증착한 후, CMP와 같은 공정을 이용하여 평탄화하는 단계와, IMI 층 내에 비아(via)를 형성한 후, 상부 알루미늄 메탈 배선을 형성하는 단계를 포함한다.
MIM 커패시터, 전도막 스페이서

Description

메탈 절연체 메탈 커패시터 형성방법{METHOD FOR FORMING METAL INSULATOR METAL CAPACITOR}
도 1은 종래 기술에 의하여 형성된 메탈 절연체 메탈 커패시터를 설명하기 위한 단면도를 도시한다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 메탈 절연체 메탈 커패시터를 형성하기 위한 방법을 설명하기 위한 단면도들을 도시한다.
- 도면의 주요부분에 대한 부호의 설명 -
101 : 하부 알루미늄 메탈 102 : 1차 유전막
103 : 1차 전극 104 : 2차 유전막
105 : 2차 전극 106 : 포토 레지스트
107 : 전도막 108 : 비아
109 : 상부 알루미늄 메탈 117 : 전도막 스페이서
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 반도체 소자의 제조에 있어서 메탈 절연체 메탈(MIM; metal-insulator-metal) 커패시터 형성 방법에 관한 것이다.
도 1은 종래 기술에 의하여 형성된 메탈 절연체 메탈 커패시터를 설명하기 위한 단면도를 도시한다.
도 1에 도시한 바와 같이, 종래의 MIM 커패시터는 실리콘 기판(10), 실리콘 기판(10) 상에 형성된 하부 알루미늄 메탈(11), 하부 알루미늄 메탈(11) 상에 형성된 1차 유전막(12), 1차 유전막(12) 상에 형성된 1차 전극(13), 그 위에 형성된 층간 절연막(20), 하부 알루미늄 메탈(11) 및 1차 전극(13)을 노출시키기 위한 비아(via)(18) 및 상부 알루미늄 메탈(19)를 포함한다.
이러한 종래의 MIM 커패시터 구조에서는, 높은 커패시턴스를 확보하기 위해서는 일반적으로 커패시터의 크기를 키우는 방법 또는 고유전 상수의 유전체 물질을 사용하는 방법이 적용되어 왔다.
그러나, 전자는 커패시터의 크기가 상당히 커져 칩의 밀도를 높이는 측면에서 상당히 불리하며, 후자는 공정이 상당히 복잡해져서 실제로 적용이 힘들다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 커패시터를 다중으로 형성한 후, 병렬 연결하여 크기 측면에서 종래의 방법과 거의 동일하면서 커패시턴스를 크게 향상시킬 수 있는 메탈 절연체 메탈 커패시터 형성 방법을 제공하는 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 알루미늄 메탈 배선 상에 1차 유전막과 1차 전극을 순차적으로 형성하는 단계와, 1차 전극과 1차 유전막을 동시에 소정형상으로 식각함으로써, 1차 MIM을 형성하는 단계와, 1차 MIM이 형성된 하부 알루미늄 메탈 상에 2차 유전막과 2차 전극을 순차적으로 형성하는 단계와, 2차 MIM을 형성하기 위하여 포토 리소그라피 공정으로 2차 MIM이 형성될 지역을 패터닝하는 단계와, 2차 전극과 2차 유전막을 동시에 식각함으로써, 2차 MIM을 형성하는 단계와, 2차 MIM 상에 전도막을 증착한 후, 블랭크 식각함으로써 전도막 스페이서를 형성하는 단계와, IMI 층을 증착한 후, CMP와 같은 공정을 이용하여 평탄화하는 단계와, IMI 층 내에 비아(via)를 형성한 후, 상부 알루미늄 메탈 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터 형성방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 메탈 절연체 메탈 커패시터를 형성하기 위한 방법을 설명하기 위한 단면도들을 도시한다.
먼저, 도 2a에 도시한 바와 같이, 알루미늄 메탈 배선(101) 상에 1차 유전막(102)를 증착한 후, 1차 유전막(102) 상에 1차 전극(103)을 증착한다. 그리고 나서, 1차 전극(103)과 1차 유전막(102)를 동시에 소정형상으로 식각함으로써, 1차 MIM을 형성한다. 여기서, 본 발명의 바람직한 실시예에 따르면, 1차 유전막(102)은 질화막이나 산화막을 사용하였으며, 100 Å 내지 1000 Å 정도의 두께로 증착하였으며, 1차 전극(103)은 Ti 또는 TiN을 사용하여 500 Å 내지 3000 Å 정도의 두께로 증착하였다.
이어서, 도 2b에 도시한 바와 같이, 1차 전극(103)이 형성된 하부 알루미늄 메탈(101) 상에 2차 유전막(104)을 증착한다. 여기서, 2차 유전막(104)은 질화막이나 산화막을 사용할 수 있으며 두께는 100 Å 내지 1000 Å 정도로 증착한다.
다음 단계로, 도 2c에 도시한 바와 같이, 2차 유전막(104) 상에 2차 전극(105)을 형성한다. 본 발명의 바람직한 실시예에 따르면, 2차 전극(105)은 Ti 또는 TiN을 사용하여 500 Å 내지 3000 Å 정도의 두께로 형성하는 것이 바람직하다.
그리고, 도 2d에 도시한 바와 같이, 2차 MIM을 형성하기 위하여 포토 리소그라피 공정으로 2차 MIM이 형성될 지역을 패터닝한다.
이어서, 도 2e에 도시한 바와 같이, 2차 전극(105)과 2차 유전막(104)을 동시에 식각함으로써, 2차 MIM을 형성한다. 여기서 2차 유전막(104)은 식각 방지막(etch stop layer)으로 작용한다.
계속하여, 도 2f에 도시한 바와 같이, 2차 MIM을 형성한 후, 전도막(107)을 증착한다. 전도막(107)은 알루미늄을 사용하여 500 Å 내지 3000 Å 정도의 두께로 증착하는 것이 바람직하다.
이어서, 도 2g에 도시한 바와 같이, 알루미늄 전도막(107)을 블랭크 식각함으로써 전도막 스페이서(117)를 형성한다. 본 발명의 바람직한 실시예에 따르면, 전도막 스페이서(117)는 가장 하단의 메탈 배선 알루미늄(101)과 2차 전극(105)을 전기적으로 연결하여 커패시터가 병렬로 연결되게 하는 가장 중요한 역할을 하게 된다. 그리고 나서, 도 2h에 도시한 바와 같이, 전도막 스페이서(117)를 형성한 다음, 층간 절연막(IMI; inter-metal insulator) 층(112)을 증착한 후, 화학적 기계적 연마(CMP; chemical mechanical polishing)와 같은 공정을 이용하여 평탄화를 실행한다. 계속하여, 비아(via)(108)를 형성한 후, 상부 알루미늄 메탈 배선(109)을 형성한다. 이때, 상부 알루미늄 메탈 배선(109)은 비아(108)를 통하여 하부 메탈 배선 및 1차 MIM 구조와 전기적으로 연결된다.
따라서, 2차 MIM과 1차 MIM이 병렬로 연결되어 패턴이 차지하는 면적을 크게 늘리지 않고도 커패시턴스를 크게 증가시켜줄 수 있게 된다.
본 발명을 본 명세서 내에서 몇몇 바람직한 실시예에 따라 기술하였으나, 당업자라면 첨부한 특허 청구 범위에서 개시된 본 발명의 진정한 범주 및 사상으로부터 벗어나지 않고 많은 변형 및 향상이 이루어질 수 있다는 것을 알 수 있을 것이다.
상기한 바와 같이, 본 발명은 MIM 스택(stack)으로 공정을 형성하면서 전기적으로는 병렬로 연결하여 크기 측면에서 종래의 방법과 거의 동일하면서 커패시턴스는 크게 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 알루미늄 메탈 배선 상에 1차 유전막과 1차 전극을 순차적으로 형성하는 단계와,
    상기 1차 전극과 상기 1차 유전막을 동시에 소정형상으로 식각함으로써, 1차 MIM을 형성하는 단계와,
    상기 1차 MIM이 형성된 상기 하부 알루미늄 메탈 상에 2차 유전막과 2차 전극을 순차적으로 형성하는 단계와,
    2차 MIM을 형성하기 위하여 포토 리소그라피 공정으로 2차 MIM이 형성될 지역을 패터닝하는 단계와,
    상기 2차 전극과 상기 2차 유전막을 동시에 식각함으로써, 상기 2차 MIM을 형성하는 단계와,
    상기 2차 MIM 상에 전도막을 증착한 후, 블랭크 식각함으로써 전도막 스페이서를 형성하는 단계와,
    IMI 층을 증착한 후, CMP와 같은 공정을 이용하여 평탄화하는 단계와,
    상기 IMI 층내에 비아(via)를 형성한 후, 상부 알루미늄 메탈 배선을 형성하는 단계를
    포함하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터 형성방법.
  2. 제 1항에 있어서, 상기 1차 유전막은 질화막이나 산화막을 사용하하며, 100 Å 내지 1000 Å 정도의 두께로 증착하고, 1차 전극은 Ti 또는 TiN을 사용하여 500 Å 내지 3000 Å 정도의 두께로 증착하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터 형성방법.
  3. 제 1항에 있어서, 상기 2차 유전막은 질화막이나 산화막을 사용할 수 있으며 두께는 100 Å 내지 1000 Å 정도로 증착하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터 형성방법.
  4. 제 1항에 있어서, 상기 2차 전극은 Ti 또는 TiN을 사용하여 500 Å 내지 3000 Å 정도의 두께로 형성하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터 형성방법.
  5. 제 1항에 있어서, 상기 전도막은 알루미늄을 사용하여 500 Å 내지 3000 Å 정도의 두께로 증착 하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터 형성방법.
  6. 제 1항에 있어서, 상기 전도막 스페이서는 가장 하단의 메탈 배선 알루미늄과 2차 전극을 전기적으로 연결하여 커패시터가 병렬로 연결되게 하는 가장 중요한 역할을 하는 것을 특징으로 하는 메탈 절연체 메탈 커패시터 형성방법.
KR1020030049937A 2003-07-21 2003-07-21 메탈 절연체 메탈 커패시터 형성방법 KR100607662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049937A KR100607662B1 (ko) 2003-07-21 2003-07-21 메탈 절연체 메탈 커패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049937A KR100607662B1 (ko) 2003-07-21 2003-07-21 메탈 절연체 메탈 커패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20050011095A KR20050011095A (ko) 2005-01-29
KR100607662B1 true KR100607662B1 (ko) 2006-08-02

Family

ID=37223197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049937A KR100607662B1 (ko) 2003-07-21 2003-07-21 메탈 절연체 메탈 커패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100607662B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100755B1 (ko) * 2004-12-30 2011-12-30 매그나칩 반도체 유한회사 아날로그 회로의 캐패시터 및 그의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545179B (zh) * 2018-12-29 2022-02-15 江西师范大学 一种基于耐火材料的超宽带近完美光吸收体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100755B1 (ko) * 2004-12-30 2011-12-30 매그나칩 반도체 유한회사 아날로그 회로의 캐패시터 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20050011095A (ko) 2005-01-29

Similar Documents

Publication Publication Date Title
KR100902581B1 (ko) 반도체 소자의 스택 커패시터 및 그의 형성방법
KR20100057389A (ko) Mtm 캐패시터를 구비하는 반도체 장치의 제조방법
US6825080B1 (en) Method for forming a MIM capacitor
US7416953B2 (en) Vertical MIM capacitors and method of fabricating the same
US6284619B1 (en) Integration scheme for multilevel metallization structures
KR20090022042A (ko) 엠아이엠(mim) 캐패시터와 그의 제조방법
US6794702B2 (en) Semiconductor device and fabrication method thereof
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
KR100705257B1 (ko) 반도체 소자 및 그 제조 방법
KR100644525B1 (ko) 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법
KR100988780B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100482025B1 (ko) 반도체 소자의 제조방법
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
KR100834238B1 (ko) 엠아이엠 캐퍼시터를 가지는 반도체 장치 및 그 제조 방법
KR100688724B1 (ko) 고용량 mim 구조 커패시터 제조방법
KR100576513B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
KR100542496B1 (ko) 반도체 소자의 제조방법
KR100503350B1 (ko) 박막 커패시터 및 그 제조 방법
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
KR100847839B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
KR100340900B1 (ko) 반도체장치의 제조방법
KR100699685B1 (ko) 반도체 소자 및 그 제조 방법
KR100485180B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 14