CN103839917B - Mim电容及其形成方法 - Google Patents
Mim电容及其形成方法 Download PDFInfo
- Publication number
- CN103839917B CN103839917B CN201210492190.4A CN201210492190A CN103839917B CN 103839917 B CN103839917 B CN 103839917B CN 201210492190 A CN201210492190 A CN 201210492190A CN 103839917 B CN103839917 B CN 103839917B
- Authority
- CN
- China
- Prior art keywords
- layer
- mim capacitor
- groove
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 237
- 239000002184 metal Substances 0.000 claims abstract description 237
- 239000003989 dielectric material Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 32
- 230000036961 partial effect Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 47
- 238000009792 diffusion process Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 229910004166 TaN Inorganic materials 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052715 tantalum Inorganic materials 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910052707 ruthenium Inorganic materials 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 7
- 229910018565 CuAl Inorganic materials 0.000 claims description 6
- 229910015801 BaSrTiO Inorganic materials 0.000 claims description 5
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims description 5
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000003701 mechanical milling Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 346
- 230000009467 reduction Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 239000006117 anti-reflective coating Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Engineering (AREA)
Abstract
一种MIM电容及其形成方法，其中，所述MIM电容，包括：基底，所述基底内具有导电层；位于基底上的刻蚀停止层；位于刻蚀停止层上的介质层；贯穿所述介质层和刻蚀停止层的凹槽；位于所述凹槽的底部和部分侧壁表面的第一金属层，第一金属层作为MIM电容的第一电极板，侧壁表面的第一金属层的顶端低于介质层的表面；位于第一金属层以及凹槽的部分侧壁表面的电介质材料层，电介质材料层作为MIM电容的电介质层；位于电介质材料层的表面的第二金属层，位于第二金属层上的第三金属层，第三金属层填充满凹槽，第二金属层和第三金属层作为MIM电容的第二电极板。第一电极板顶端和第二电极板顶端之间的距离增大，MIM电容的漏电流减小。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种MIM电容及其形成方法。
背景技术
电容元件常用于如射频IC、单片微波IC等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体（MOS）电容、PN结电容以及MIM（metal-insulator-metal，简称MIM）电容等。其中，MIM电容在某些特殊应用中提供较优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低。而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及铜互连制程，也降低了与CMOS前端工艺整合的困难度及复杂度。
参考图1，现有CMOS集成工艺制作的MIM电容，包括：基底100，位于所述基底100中的导电层103；位于所述基底100上的介质层101，所述介质层101中具有暴露所述导电层103表面的开口；位于开口的底部和侧壁的第一金属层103，第一金属层103作为MIM电容的第一电极板；位于第一金属层103表面的绝缘层104，绝缘层104作为MIM电容的电介质层；位于绝缘层105上的第二金属层105，第二金属层105填充满开口，第二金属层105作为MIM电容的第二电极板。
MIM电容工作时，只需在导电层103和第二金属层105上施加工作电压，但是现有的MIM电容在工作时易产生漏电流，影响MIM电容的稳定性。
更多关于MIM电容的介绍请参考公开号为US2008/0290459A1的美国专利文献。
发明内容
本发明解决的问题是提供一种具有较小的漏电流的MIM电容及其形成方法。
为解决上述问题，本发明技术方案提供了一种MIM电容的形成方法，包括：提供基底，所述基底内形成有导电层；在所述基底上形成刻蚀停止层；在刻蚀停止层上形成介质层；刻蚀所述介质层和刻蚀停止层，形成暴露所述导电层的凹槽；在所述凹槽的侧壁和底部表面以及介质层表面形成第一金属层；在所述第一金属层上形成牺牲层，牺牲层填充满凹槽；回刻蚀去除介质层表面的牺牲层以及凹槽内的部分厚度的所述牺牲层，暴露出介质层表面的第一金属层以及凹槽侧壁上的部分第一金属层；刻蚀去除介质层表面暴露的第一金属层以及凹槽侧壁上暴露的部分第一金属层，凹槽内剩余的部分第一金属层作为MIM电容的第一电极板；去除凹槽内剩余的牺牲层；去除凹槽内剩余的牺牲层后，在第一电极板和介质层的表面、以及凹槽的部分侧壁表面形成电介质材料层；在所述电介质材料层的表面形成第二金属层；在第二金属层上形成第三金属层，第三金属层填充满凹槽；化学机械研磨所述第三金属层、第二金属层和电介质材料层，以介质层表面为停止层，凹槽内剩余的部分第二金属层和第三金属层作为MIM电容的第二电极板，凹槽内剩余的部分电介质材料层作为MIM电容的电介质层。
可选的，所述凹槽内的牺牲层的回刻蚀的厚度为凹槽深度的5%~30%。
可选的，所述凹槽的深度为1000~10000埃，所述凹槽内的牺牲层的回刻蚀的厚度为100~2000埃。
可选的，所述牺牲层的材料为底部抗反射涂层、无定形碳、高分子聚合物、多晶硅或无定形硅。
可选的，所述第一金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
可选的，去除部分所述第一金属层的工艺为等离子体刻蚀或湿法刻蚀。
可选的，所述第二金属层的材料与第一金属层的材料相同，所述第二金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
可选的，所述电介质材料层的介电常数为5~200，厚度为10~200埃。
可选的，所述电介质材料层为高K介电材料。
可选的，高K介电材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
可选的，进行化学机械研磨之后，在所述剩余的第三金属层和第二金属层表面形成扩散阻挡层。
可选的，所述扩散阻挡层的材料为CoWP、CuSiAl、CuAl、CuAlN或CuMn。
本发明技术方案还提供了一种MIM电容，包括：基底，所述基底内具有导电层；位于基底上的刻蚀停止层；位于刻蚀停止层上的介质层；贯穿所述介质层和刻蚀停止层的凹槽，凹槽暴露所述导电层的表面；位于所述凹槽的底部和部分侧壁表面的第一金属层，第一金属层作为MIM电容的第一电极板，侧壁表面的第一金属层的顶端低于介质层的表面；位于第一金属层以及凹槽的部分侧壁表面的电介质材料层，电介质材料层作为MIM电容的电介质层；位于电介质材料层的表面的第二金属层，位于第二金属层上的第三金属层，第三金属层填充满凹槽，第二金属层和第三金属层作为MIM电容的第二电极板。
可选的，所述侧壁表面的第一金属层的顶端距离介质层表面的高度为50~2000埃。
可选的，所述第一金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
可选的，所述第二金属层的材料与第一金属层的材料相同，所述第一金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
可选的，所述电介质材料层的介电常数为5~200，厚度为10~200埃。
可选的，所述电介质材料层为高K介电材料，所述高K介电材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
可选的，所述第三金属层和第二金属层表面还具有扩散阻挡层，所述扩散阻挡层的材料为CoWP、CuSiAl、CuAl、CuAlN或CuMn。
与现有技术相比，本发明技术方案具有以下优点：
本发明技术方案的MIM电容的形成方法，在凹槽的侧壁和底部表面以及介质层表面形成第一金属层后，在第一金属层表面形成牺牲层，然后回刻蚀去除介质层表面的牺牲层以及凹槽内的部分厚度的所述牺牲层，暴露出介质层表面的第一金属层以及凹槽侧壁上的部分第一金属层，接着，刻蚀去除介质层表面暴露的第一金属层以及凹槽侧壁上暴露的部分第一金属层，凹槽内剩余的部分第一金属层作为MIM电容的第一电极板，从而使凹槽侧壁上的第一金属层表面低于介质层表面，工艺过程简单。
进一步，所述凹槽内的牺牲层的回刻蚀的厚度为凹槽深度的5%~30％，使得后续形成的第一电极板顶端和第二电极板顶端之间的距离最佳，第一电极板和第二电极板之间的漏电流最小，并且第一电极板与第二电极板的正对面积减小较少，使得MIM电容的电容量减小幅度的较小。
进一步，所述第二金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种，第二金属层不仅用于形成MIM电容的第二电极的一部分，第二金属层还用于防止第三金属层中的金属向电介质材料层中扩散，保证电介质材料层的介电常数的不会受到影响，使MIM电容的电容量保持稳定。
本发明技术方案的MIM电容，MIM电容的第一电极板在凹槽侧壁的顶端表面低于介质层的表面，MIM电容的第二金属层和第三金属层的顶端表面与介质层的表面平齐，即第一电极板在凹槽侧壁的顶端表面低于第二电极板（第二金属层的和第三金属层）的顶端表面，凹槽侧壁的第一电极板的顶端表面与第二电极板的第二金属层的顶端距离包括水平距离和垂直高度，当在第一电极板和第二电极板上施加工作电压时，由于第一电极板顶端和第二电极板顶端表面距离的增大，使得第一电极板和第二电极板产生漏电流的几率降低或者第一电极板和第二电极板产生的漏电流的很小，从而提高MIM电容的稳定性。
进一步，所述凹槽侧壁表面的第一金属层的顶端距离介质层的高度为50~2000埃，使得后续形成的第一电极板和第二电极板之间的距离最佳，第一电极板和第二电极板之间的漏电流最小，并且第一电极板与第二电极板的正对面积减小较少，使得MIM电容的电容量减小幅度的较小。
进一步，第二电极板（剩余的第三金属层和第二金属层）表面还具有扩散阻挡层，所述扩散阻挡层能防止第三金属层的金属从第二电极的表面向介质层中扩散，保证介质层的电学隔离特性，提高半导体器件的稳定性。
附图说明
图1为现有技术MIM电容的剖面结构示意图；
图2~图11为本发明实施例MIM电容形成过程的剖面结构示意图。
具体实施方式
现有的CMOS集成工艺制作MIM电容的第一金属层103、绝缘层104和第二金属层105具体形成过程为，请参考图1：首先，在开口的侧壁和底部表面以及介质层表面形成第一金属薄膜；接着，在第一金属薄膜形成绝缘薄膜；然后，在绝缘薄膜上形成第二金属薄膜，第二金属薄膜填充满开口；接着，化学机械研磨所述第二金属薄膜、绝缘薄膜和第一金属薄膜，以介质层101的表面作为停止层，形成第一金属层103、位于第一金属层103上的绝缘层104和位于绝缘层104的第二金属层105。
发明人发现，上述方法形成的第一金属层103的顶端表面12和第二金属层105的顶端表面11处于同一个平面，并且第一金属层103和第二金属层105之间只有一层较薄的绝缘层104，第一金属层103的顶端表面12和第二金属层105的顶端表面11距离较近，因此在导电层103上和第二金属层105上施加工作电压时，第一金属层103的顶端表面12和第二金属层105的顶端表面11之间容易产生漏电流，使得MIM电容的两个电极板之间导通，影响MIM电容的稳定性。
为此，发明人提出一种MIM电容及其形成方法，在凹槽的侧壁和底部表面以及介质层表面形成第一金属层后，回刻蚀去除凹槽侧壁表面的部分第一金属层，凹槽内剩余的部分第一金属层作为MIM电容的第一电极板，接着，在第一电极板和介质层的表面、以及凹槽的部分侧壁表面形成电介质材料层，在所述电介质材料层的表面形成第二金属层，在第二金属层上形成第三金属层，第三金属层填充满凹槽，然后，化学机械研磨所述第三金属层、第二金属层和电介质材料层，以介质层表面为停止层，凹槽内剩余的部分第二金属层作为MIM电容的第二电极板，凹槽内剩余的部分电介质材料层作为MIM电容的电介质层。第一电极板在凹槽侧壁的顶端表面低于介质层的表面，第二金属层的和第三金属层的表面与介质层的表面平齐，即第一电极板在凹槽侧壁的顶端表面低于第二电极板（第二金属层的和第三金属层）的表面，第一电极板顶端和第二电极板顶端的距离增大，MIM电容在工作时，减小了在第一电极板和第二电极板产生的漏电流的大小或者减小了第一电极板和第二电极板产生漏电流的几率，从而提高MIM电容的稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2~图11为本发明实施例MIM电容形成过程的剖面结构示意图。
首先，请参考图2，提供基底300，所述基底300内形成有导电层303；在所述基底300上形成刻蚀停止层301；在刻蚀停止层301上形成介质层302。
所述基底300为单层结构，所述基底300材料为氧化硅、氮化硅、低K介电材料或超低K介电材料，基底300形成的导电层303用于向MIM电容的第一电极板施加工作电压。
所述基底300还可以为多层堆积结构，包括半导体衬底和位于半导体衬底上的至少一层层间介质层，所述半导体衬底材料可以为单晶硅（Si）、单晶锗（Ge）、硅锗（GeSi）、或碳化硅（SiC）；也可以是绝缘体上硅（SOI）或绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。半导体衬底内可以形成有半导体器件，例如MOS晶体管等。所述导电层303位于层间介质层内，所述层间介质层内还可以形成无源器件，例如电感、电容等。在具体的实施例中，所述导电层303可以与半导体器件或者无源器件电连接。
所述导电层303可以为双镶嵌结构，导电层303的材料为铜、铝或者其他导电材料，导电层303和基底300之间还形成有扩散阻挡层，用于防止导电层303中金属向基底300中扩散，影响基底300的绝缘性能。
所述刻蚀停止层301的材料为氮化硅，介质层302的材料为氧化硅、低K介电材料或超低K介电材料。
接着，请参考图3，刻蚀所述介质层302和刻蚀停止层301，形成暴露所述导电层303的凹槽304。
所述凹槽304中后续用于形成MIM电容，凹槽304形成的具体过程为：在所述介质层302上形成掩膜层，所述掩膜层具有暴露介质层302表面的开口；沿开口，采用等离子体刻蚀工艺刻蚀所述介质层302和刻蚀停止层301，形成凹槽304。
本实施例中，所述凹槽304的侧壁垂直于基底300表面，所述凹槽304的深度为1000~10000埃。
在本发明的其他实施例中，所述凹槽的侧壁倾斜于基底的表面，即凹槽的宽度，从介质层的表面到底部，逐渐减小，后续沉积形成第一金属层、电介质材料层和第二金属层时，防止在凹槽的开口处形成突起物缺陷。
所述凹槽304的底部的宽度可以大于导电层303的宽度也可以小于导电层303的宽度。
接着，请参考图4，在所述凹槽304的侧壁和底部表面以及介质层302表面形成第一金属层305。
所述第一金属层305用于形成MIM电容的第一电极板，第一金属层305为具有较小的电阻率的合金或金属。
在具体的实施例中，第一金属层305的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种，形成工艺为物理气相沉积或化学气相沉淀，第一金属层305与导电层303相连接，第一金属层305除了作为MIM电容的第一电极板外，还作为导电层303的扩散阻挡层，防止导电层303中的金属扩散到后续在第一金属层305上形成的电介质材料层，保证电介质材料层的介电常数的不会受到影响，使MIM电容的电容量保持稳定。
接着，请参考图5，在所述第一金属层305上形成牺牲层306，牺牲层306填充满凹槽304（参考图4）。
所述牺牲层306用于限定第一金属层305的去除厚度，以及在去除部分第一金属层305时，作为凹槽内剩余的部分第一金属层305的保护层。
所述牺牲层306的材料为底部抗反射涂层、无定形碳、高分子聚合物、无定形硅或者多晶硅等，采用这些材料具有易于形成，去除方便、并且价格低廉等优点，且在去除所述牺牲层时，牺牲层306的材料相对于第一金属层305和介质层302的材料具有高的刻蚀选择比。
本实施例中，所述牺牲层306的材料为底部抗反射涂层，底部抗反射涂层具有良好的填孔能力，且形成和去除工艺简单，底部抗反射涂层采用旋涂工艺形成。
然后，请参考图6，回刻蚀去除介质层302表面的牺牲层306（参考图5）以及凹槽304内的部分厚度的所述牺牲层306，暴露出介质层302表面的第一金属层305以及凹槽304内的部分第一金属层305。
所述牺牲层306为碳基材料时，比如：底部抗反射涂层、无定形碳或高分子聚合物，回刻蚀所述牺牲层306采用基于氧气的等离子体刻蚀，等离子体刻蚀的偏置功率小于200瓦；所述牺牲层306为多晶硅或无定形硅时，采用包含卤族气体（比如CF4、SF6、Cl2）的等离子体刻蚀，等离子体刻蚀的偏置功率小于200瓦。
在本发明的其他实施例中，回刻蚀所述牺牲层306所述牺牲层306还可以采用湿法刻蚀工艺。
回刻蚀凹槽内的部分厚度的所述牺牲层306后，后续在去除介质层302表面的第一金属层305以及凹槽304内的部分第一金属层305时，使得凹槽304侧壁剩余的第一金属层（第一电极板）顶端表面距离介质层的表面具有一段距离，在凹槽内剩余的第一金属层表面以及凹槽的部分侧壁表面形成MIM电容的电介质层、以及在电介质层上形成第二电极板时，使得第一电极板和第二电极板的顶端表面不再同一个平面，第一电极板顶端和第二电极板顶端之间的距离变大，MIM电容在工作时，减小了在第一电极板和第二电极板产生的漏电流或者减小了第一电极板和第二电极板产生漏电流的几率，从而提高MIM电容的稳定性，并且形成的MIM电容的设计尺寸相对于现有的MIM电容设计尺寸不会增大。
所述凹槽304内的牺牲层306的回刻蚀的厚度a为凹槽深度b的5%~30％，使得后续形成的第一电极板顶端和第二电极板顶端之间的距离最佳，第一电极板和第二电极板之间的漏电流最小，并且第一电极板与第二电极板的正对面积减小较少，使得MIM电容的电容量减小幅度的较小。
在具体的实施例中，所述凹槽内的牺牲层的回刻蚀的厚度a为100~2000埃。
接着，请参考图7，刻蚀去除介质层302表面暴露的第一金属层305以及凹槽304的侧壁上暴露的部分第一金属层305（参考图6），凹槽内剩余的第一金属层305作为MIM电容的第一电极板。
刻蚀去除部分所述第一金属层305的工艺为包含卤族气体（比如Cl2）的等离子刻蚀，等离子刻蚀的偏置功率小于200瓦。
刻蚀去除部分所述第一金属层305也可采用包含HCl或H2O2的湿法刻蚀工艺。
接着，请参考图8，去除凹槽304内剩余的牺牲层306（参考图7）；然后在凹槽内剩余的第一金属层305和介质层302的表面、以及凹槽304的部分侧壁表面形成电介质材料层307。
所述电介质材料层307用于形成MIM电容电介质层。
所述电介质材料层307的介电常数为5~200，厚度为10~200埃。
所述电介质材料层307为高K介电材料，所述高K介电材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
接着，请参考图9，在所述电介质材料层307的表面形成第二金属层308；然后，在第二金属层308上形成第三金属层309，第三金属层309填充满凹槽。
所述第二金属层308的材料与第一金属层305材料相同，所述第二金属层308的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。第二金属层308的形成工艺为物理气相沉积或化学气相沉积。
第二金属层308用于形成MIM电容的第二电极的一部分，第二金属层308还用于防止第三金属层309中的金属向电介质材料层307中扩散，保证电介质材料层307的介电常数的不会受到影响，使MIM电容的电容量保持稳定。
所述第三金属层309的材料为铜、钨或者铝，第三金属层309的形成工艺为电镀或者沉积。第三金属层309和第二金属层308共同形成MIM电容的第二电极。
接着，请参考图10，化学机械研磨所述第三金属层309、第二金属层308和电介质材料层307，以介质层302表面为停止层，凹槽内剩余的部分第三金属层309和第二金属层308作为MIM电容的第二电极板，凹槽内剩余的部分电介质材料层307作为MIM电容的电介质层。
在形成第二电极板后，第二电极板的表面与介质层302的表面平齐，第二电极板的表面和第一电极板的表面不在同一个平面，凹槽侧壁的第一电极板305的顶端表面与第二电极板的第二金属层308顶端之间的的距离包括水平距离d和垂直高度c，当在第一电极板和第二电极板上施加工作电压时，由于第一电极板顶端和第二电极板顶端之间的距离增大，使得第一电极板和第二电极板产生漏电流的几率降低或者第一电极板和第二电极板产生的漏电流的很小，从而提高MIM电容的稳定性。
所述第一电极板305的顶端表面距离介质层302表面的高度c为50~2000埃。
最后，请参考图11，进行化学机械研磨之后，在所述第二电极板（剩余的第三金属层309和第二金属层308）表面形成扩散阻挡层310；在介质层302和扩散阻挡层310上形成第二介质层（图中未示出）。
所述扩散阻挡层310能防止第三金属层309的金属从第二电极的表面向介质层302和第二介质层中扩散，保证介质层的电学隔离特性，提高半导体器件的稳定性，所述扩散阻挡层310材料为CoWP、CuSiAl、CuAl、CuAlN或CuMn。
上述方法形成的MIM电容，请参考图11，包括：基底300，所述基底300内具有导电层303；位于基底300上的刻蚀停止层301；位于刻蚀停止层301上的介质层302；贯穿所述介质层302和刻蚀停止层301的凹槽，凹槽暴露所述导电层303的表面；位于所述凹槽的底部和部分侧壁表面的第一金属层305，第一金属层305作为MIM电容的第一电极板，凹槽侧壁表面的第一金属层305的顶端低于介质层302的表面；位于第一金属层305以及凹槽的部分侧壁表面的电介质材料层307，电介质材料层307作为MIM电容的电介质层；位于电介质材料层307的表面的第二金属层308，位于第二金属层308上的第三金属层309，第三金属层309填充满凹槽，第二金属层308和第三金属层309构成MIM电容的第二电极板。
较佳的，所述凹槽侧壁表面的第一金属层的顶端距离介质层302表面的高度c为50~2000埃，使得第一电极板顶端和第二电极板顶端之间的距离最佳，第一电极板和第二电极板之间的漏电流最小，并且第一电极板与第二电极板的正对面积减小较少，使得MIM电容的电容量减小幅度的较小。
所述第三金属层309和第二金属层308表面还具有扩散阻挡层310，所述扩散阻挡层310的材料为CoWP、CuSiAl、CuAl、CuAlN或CuMn。
综上，本发明实施例的MIM电容的形成方法，在凹槽的侧壁和底部表面以及介质层表面形成第一金属层后，在第一金属层表面形成牺牲层，然后回刻蚀去除介质层表面的牺牲层以及凹槽内的部分厚度的所述牺牲层，暴露出介质层表面的第一金属层以及凹槽侧壁上的部分第一金属层，接着，刻蚀去除介质层表面暴露的第一金属层以及凹槽侧壁上暴露的部分第一金属层，凹槽内剩余的部分第一金属层作为MIM电容的第一电极板，从而使凹槽侧壁上的第一金属层表面低于介质层表面，工艺过程简单。
进一步，所述凹槽内的牺牲层的回刻蚀的厚度为凹槽深度的5%~30％，使得后续形成的第一电极板和第二电极板之间的距离最佳，第一电极板和第二电极板之间的漏电流最小，并且第一电极板与第二电极板的正对面积减小较少，使得MIM电容的电容量减小幅度的较小。
进一步，所述第二金属层的材料包括Ti、Ta、TiN或TaN中的一种或几种，第二金属层不仅用于形成MIM电容的第二电极的一部分，第二金属层还用于防止第三金属层中的金属向电介质材料层中扩散，保证电介质材料层的介电常数的不会受到影响，使MIM电容的电容量保持稳定。
本发明实施例的MIM电容，MIM电容的第一电极板在凹槽侧壁的顶端表面低于介质层的表面，MIM电容的第二金属层的和第三金属层的表面与介质层的表面平齐，即第一电极板在凹槽侧壁的顶端表面低于第二电极板（第二金属层的和第三金属层）的表面，凹槽侧壁的第一电极板的顶端表面与第二电极板的第二金属层的距离包括水平距离和垂直高度，当在第一电极板和第二电极板上施加工作电压时，由于第一电极板和第二电极板的距离的增大，使得第一电极板和第二电极板产生漏电流的几率降低或者第一电极板和第二电极板产生的漏电流的很小，从而提高MIM电容的稳定性。
进一步，所述凹槽侧壁表面的第一金属层的顶端距离介质层的高度为50~2000埃，使得后续形成的第一电极板和第二电极板之间的距离最佳，第一电极板和第二电极板之间的漏电流最小，并且第一电极板与第二电极板的正对面积减小较少，使得MIM电容的电容量减小幅度的较小。
进一步，第二电极板（剩余的第三金属层和第二金属层）表面还具有扩散阻挡层，所述扩散阻挡层能防止第三金属层的金属从第二电极的表面向介质层中扩散，保证介质层的电学隔离特性，提高半导体器件的稳定性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (19)
1.一种MIM电容的形成方法，其特征在于，包括：
提供基底，所述基底内形成有导电层；
在所述基底上形成刻蚀停止层；
在刻蚀停止层上形成介质层；
刻蚀所述介质层和刻蚀停止层，形成暴露所述导电层的凹槽；
在所述凹槽的侧壁和底部表面以及介质层表面形成第一金属层；
在所述第一金属层上形成牺牲层，牺牲层填充满凹槽；
回刻蚀去除介质层表面的牺牲层以及凹槽内的部分厚度的所述牺牲层，暴露出介质层表面的第一金属层以及凹槽侧壁上的部分第一金属层；
刻蚀去除介质层表面暴露的第一金属层以及凹槽侧壁上暴露的部分第一金属层，凹槽内剩余的部分第一金属层作为MIM电容的第一电极板；
去除凹槽内剩余的牺牲层；
去除凹槽内剩余的牺牲层后，在第一电极板和介质层的表面、以及凹槽的部分侧壁表面形成电介质材料层；
在所述电介质材料层的表面形成第二金属层；
在第二金属层上形成第三金属层，第三金属层填充满凹槽；
化学机械研磨所述第三金属层、第二金属层和电介质材料层，以介质层表面为停止层，凹槽内剩余的部分第二金属层和第三金属层作为MIM电容的第二电极板，凹槽内剩余的部分电介质材料层作为MIM电容的电介质层。
2.如权利要求1所述的MIM电容的形成方法，其特征在于，所述凹槽内的牺牲层的回刻蚀的厚度为凹槽深度的5％～30％。
3.如权利要求1所述的MIM电容的形成方法，其特征在于，所述凹槽的深度为1000～10000埃，所述凹槽内的牺牲层的回刻蚀的厚度为100～2000埃。
4.如权利要求1所述的MIM电容的形成方法，其特征在于，所述牺牲层的材料为底部抗反射涂层、无定形碳、高分子聚合物、多晶硅或无定形硅。
5.如权利要求1所述的MIM电容的形成方法，其特征在于，所述第一金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
6.如权利要求5所述的MIM电容的形成方法，其特征在于，去除部分所述第一金属层的工艺为等离子体刻蚀或湿法刻蚀。
7.如权利要求1所述的MIM电容的形成方法，其特征在于，所述第二金属层的材料与第一金属层的材料相同，所述第二金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
8.如权利要求1所述的MIM电容的形成方法，其特征在于，所述电介质材料层的介电常数为5～200，厚度为10～200埃。
9.如权利要求8所述的MIM电容的形成方法，其特征在于，所述电介质材料层为高K介电材料。
10.如权利要求9所述的MIM电容的形成方法，其特征在于，高K介电材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
11.如权利要求1所述的MIM电容的形成方法，其特征在于，进行化学机械研磨之后，在所述剩余的第三金属层和第二金属层表面形成扩散阻挡层。
12.如权利要求11所述的MIM电容的形成方法，其特征在于，所述扩散阻挡层的材料为CoWP、CuSiAl、CuAl、CuAlN或CuMn。
13.一种MIM电容，其特征在于，包括：
基底，所述基底内具有导电层；
位于基底上的刻蚀停止层；
位于刻蚀停止层上的介质层；
贯穿所述介质层和刻蚀停止层的凹槽，凹槽暴露所述导电层的表面；
位于所述凹槽暴露的导电层表面和凹槽的部分侧壁表面的第一金属层，第一金属层作为MIM电容的第一电极板，侧壁表面的第一金属层的顶端低于介质层的表面；
位于第一金属层以及凹槽的部分侧壁表面的电介质材料层，电介质材料层作为MIM电容的电介质层；
位于电介质材料层的表面的第二金属层，位于第二金属层上的第三金属层，第三金属层填充满凹槽，第二金属层和第三金属层作为MIM电容的第二电极板，且电介质材料层是通过化学机械研磨工艺形成在第一金属层以及凹槽的部分侧壁表面，第一金属层上方或凹槽侧壁表面的电介质材料层的厚度与第一金属层和第二金属层之间的电介质层材料层的厚度保持一致。
14.如权利要求13所述的MIM电容，其特征在于，所述侧壁表面的第一金属层的顶端距离介质层表面的高度为50～2000埃。
15.如权利要求13所述的MIM电容，其特征在于，所述第一金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
16.如权利要求13所述的MIM电容，其特征在于，所述第二金属层的材料与第一金属层的材料相同，所述第一金属层的材料包括Ti、Ta、Ru、TiN或TaN中的一种或几种。
17.如权利要求13所述的MIM电容，其特征在于，所述电介质材料层的介电常数为5～200，厚度为10～200埃。
18.如权利要求17所述的MIM电容，其特征在于，所述电介质材料层为高K介电材料，所述高K介电材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
19.如权利要求13所述的MIM电容，其特征在于，所述第三金属层和第二金属层表面还具有扩散阻挡层，所述扩散阻挡层的材料为CoWP、CuSiAl、CuAl、CuAlN或CuMn。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210492190.4A CN103839917B (zh) | 2012-11-27 | 2012-11-27 | Mim电容及其形成方法 |
| US14/037,348 US9236296B2 (en) | 2012-11-27 | 2013-09-25 | Fabrication method for MIM capacitor |
| US14/959,396 US9525022B2 (en) | 2012-11-27 | 2015-12-04 | MIM capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210492190.4A CN103839917B (zh) | 2012-11-27 | 2012-11-27 | Mim电容及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839917A CN103839917A (zh) | 2014-06-04 |
| CN103839917B true CN103839917B (zh) | 2017-08-25 |
Family
ID=50772520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210492190.4A Active CN103839917B (zh) | 2012-11-27 | 2012-11-27 | Mim电容及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9236296B2 (zh) |
| CN (1) | CN103839917B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9266717B2 (en) * | 2013-03-15 | 2016-02-23 | Versana Micro Inc | Monolithically integrated multi-sensor device on a semiconductor substrate and method therefor |
| JP6067524B2 (ja) * | 2013-09-25 | 2017-01-25 | 株式会社東芝 | 半導体装置および誘電体膜 |
| FR3027380A1 (fr) * | 2014-10-17 | 2016-04-22 | Commissariat Energie Atomique | Dispositif de refroidissement par liquide caloporteur pour composants electroniques |
| CN105590923B (zh) * | 2014-10-27 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | Mim电容及其形成方法 |
| CN105845668B (zh) * | 2015-01-17 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | Mim电容结构及其制作方法 |
| CN106876419B (zh) * | 2015-12-10 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其形成方法 |
| US9741817B2 (en) * | 2016-01-21 | 2017-08-22 | Tower Semiconductor Ltd. | Method for manufacturing a trench metal insulator metal capacitor |
| CN109037444B (zh) | 2017-06-09 | 2022-01-04 | 华邦电子股份有限公司 | 电容器结构及其制造方法 |
| CN107437530A (zh) * | 2017-09-12 | 2017-12-05 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
| US10381161B2 (en) * | 2017-11-06 | 2019-08-13 | Advanced Semiconductor Engineering, Inc. | Capacitor structure |
| CN107742617B (zh) * | 2017-11-07 | 2023-10-27 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN110299319A (zh) * | 2018-03-21 | 2019-10-01 | 联华电子股份有限公司 | 半导体元件的内连线制造方法 |
| US11049767B2 (en) * | 2018-10-31 | 2021-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and methods of manufacturing thereof |
| CN112951981A (zh) * | 2019-12-11 | 2021-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113086937B (zh) * | 2019-12-23 | 2024-03-19 | 财团法人工业技术研究院 | 微机电系统装置与其制造方法 |
| US11939212B2 (en) | 2019-12-23 | 2024-03-26 | Industrial Technology Research Institute | MEMS device, manufacturing method of the same, and integrated MEMS module using the same |
| CN113130442B (zh) * | 2020-01-15 | 2022-08-19 | 广东汉岂工业技术研发有限公司 | Mim电容器及其制造方法 |
| US11437312B2 (en) | 2020-02-07 | 2022-09-06 | International Business Machines Corporation | High performance metal insulator metal capacitor |
| TWI730736B (zh) * | 2020-04-24 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 靜態隨機存取記憶體元件及其製造方法 |
| CN112247825B (zh) * | 2020-09-04 | 2021-09-28 | 北京烁科精微电子装备有限公司 | 一种芯片研磨方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074588A (zh) * | 2009-11-20 | 2011-05-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、集成电路的制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720232B1 (en) * | 2003-04-10 | 2004-04-13 | Taiwan Semiconductor Manufacturing Company | Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure |
| US6949442B2 (en) * | 2003-05-05 | 2005-09-27 | Infineon Technologies Ag | Methods of forming MIM capacitors |
| US7091085B2 (en) * | 2003-11-14 | 2006-08-15 | Micron Technology, Inc. | Reduced cell-to-cell shorting for memory arrays |
| US7122424B2 (en) * | 2004-02-26 | 2006-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for making improved bottom electrodes for metal-insulator-metal crown capacitors |
| US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
| US7964470B2 (en) * | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| JP2008053300A (ja) * | 2006-08-22 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| DE102008059650B4 (de) * | 2008-11-28 | 2018-06-21 | Globalfoundries Inc. | Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen |
| IT1392793B1 (it) * | 2008-12-30 | 2012-03-23 | St Microelectronics Srl | Condensatore integrato con piatto a spessore non-uniforme |
| US7745324B1 (en) * | 2009-01-09 | 2010-06-29 | International Business Machines Corporation | Interconnect with recessed dielectric adjacent a noble metal cap |
-
2012
- 2012-11-27 CN CN201210492190.4A patent/CN103839917B/zh active Active
-
2013
- 2013-09-25 US US14/037,348 patent/US9236296B2/en active Active
-
2015
- 2015-12-04 US US14/959,396 patent/US9525022B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074588A (zh) * | 2009-11-20 | 2011-05-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、集成电路的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160087029A1 (en) | 2016-03-24 |
| US9236296B2 (en) | 2016-01-12 |
| US20140145302A1 (en) | 2014-05-29 |
| CN103839917A (zh) | 2014-06-04 |
| US9525022B2 (en) | 2016-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103839917B (zh) | Mim电容及其形成方法 | |
| US10276498B2 (en) | Interconnect structure with air-gaps | |
| TWI719052B (zh) | 半導體元件及其製造方法 | |
| US8791545B2 (en) | Interconnect structures and design structures for a radiofrequency integrated circuit | |
| TWI253729B (en) | A system and method of heat dissipation in semiconductor devices | |
| CN105489590B (zh) | 嵌入式金属-绝缘体-金属电容器 | |
| US11063157B1 (en) | Trench capacitor profile to decrease substrate warpage | |
| TW200534458A (en) | Stable metal structure with tungsten plug | |
| US9966427B2 (en) | Metal-insulator-metal (MIM) capacitor with an electrode scheme for improved manufacturability and reliability | |
| US9876068B1 (en) | High-K metal-insulator-metal capacitor and method of manufacturing the same | |
| TWI543340B (zh) | 半導體裝置及其製造方法 | |
| TW200423208A (en) | Semiconductor device and the manufacturing method thereof | |
| CN104576598B (zh) | 具有与有源区分隔开的电容器的半导体布置 | |
| US7365412B2 (en) | Vertical parallel plate capacitor using spacer shaped electrodes and method for fabrication thereof | |
| US9553096B2 (en) | Semiconductor arrangement with capacitor | |
| CN103594415B (zh) | 半导体器件的形成方法 | |
| CN105719948B (zh) | 电容结构及其形成方法 | |
| TW200933822A (en) | Method for forming capacitor in dynamic random access memory | |
| US10497773B2 (en) | Method to improve MIM device performance | |
| CN105514027B (zh) | 半导体器件及其形成方法 | |
| TWI225681B (en) | 3-stage method for forming deep trench structure and deep trench capacitor | |
| CN105633011A (zh) | 互连结构的制作方法 | |
| TWI220291B (en) | Method for forming metal-insulator-metal capacitor | |
| TW434783B (en) | Process for integrating the copper wire and capacitor device | |
| TW202015203A (zh) | 同軸導體結構、電容器及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |