CN107742617B - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN107742617B CN107742617B CN201711085704.3A CN201711085704A CN107742617B CN 107742617 B CN107742617 B CN 107742617B CN 201711085704 A CN201711085704 A CN 201711085704A CN 107742617 B CN107742617 B CN 107742617B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- semiconductor substrate
- groove
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 169
- 239000002184 metal Substances 0.000 claims abstract description 169
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000000151 deposition Methods 0.000 claims abstract description 29
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 24
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000009736 wetting Methods 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 6
- 238000001764 infiltration Methods 0.000 claims description 6
- 230000008595 infiltration Effects 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 159
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003913 materials processing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种应用于存储器的半导体结构及其制备方法，半导体结构的制备方法包括如下步骤：1）提供一半导体衬底，半导体衬底内形成有沟槽；2）采用化学气相沉积工艺于沟槽内及半导体衬底上表面沉积第一层金属层；及，3）采用物理气相沉积工艺于第一层金属层上表面沉积第二层金属层，由第二层金属层填满沟槽，且第二层金属层的材料与第一层金属层的材料相同。本发明先采用化学气相沉积工艺于沟槽内沉积第一层金属层，之后再采用物理气相沉积工艺于沟槽内沉积材料相同的第二层金属层，在沟槽内填充的第一层金属层与第二层金属层内均不会产生孔洞，从而可以提高器件的性能，避免器件发生失效。
Description
技术领域
本发明属于半导体制备工艺技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
在现有半导体工艺中，使用物理气相沉积工艺(PVD)沉积铝膜等金属层是很多半导体工艺中必须的步骤。在现有的工艺中，一般是通过将晶圆置于真空反应室内加热至一定温度，采用物理气相沉积工艺沉积的一步工艺。
然而，随着器件小型化的不断深入，半导体结构的尺寸越来越小，尤其是当半导体产品的关键尺寸缩小到30nm以下时，致使填充沟槽及通孔的难度越来越大。在使用现有的沉积工艺进行高深宽比的沟槽10(譬如接触孔)进行金属层11(譬如铝层)填充时，很容易使得所述金属层11不能填满所述沟槽10(如图1所示，所述沟槽10内的所述金属层11内侧有间隙12)或在所述沟槽10内填充的所述金属层11中形成孔洞12，而如果所述金属层11不能填满所述沟槽10或填充于所述沟槽10内的所述金属层11中有所述孔洞12存在，必然会导致半导体器件性能的下降，甚至导致半导体器件的失效。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制备方法，用于解决现有技术中采用现有沉积工艺对沟槽进行金属填充时会在填充的金属层内形成孔洞，从而导致半导体器件性能下降，甚至导致半导体器件失效的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有沟槽；
2)采用化学气相沉积工艺于所述沟槽内及所述半导体衬底上表面沉积第一层金属层；及，
3)采用物理气相沉积工艺于所述第一层金属层上表面沉积第二层金属层，由所述第二层金属层填满所述沟槽，且所述第二层金属层的材料与所述第一层金属层的材料相同。
作为本发明的一种优选方案，步骤1)与步骤2)之间还包括步骤：将所述半导体衬底进行加热，以去除所述半导体衬底表面水汽。
作为本发明的一种优选方案，步骤1)与步骤2)之间还包括步骤：于所述半导体衬底的上表面、所述沟槽的底部及侧壁形成浸润层，步骤2)中，所述第一层金属层沉积于所述浸润层的外表面。
作为本发明的一种优选方案，所述浸润层采用溅射工艺于所述半导体衬底的上表面、所述沟槽的底部及侧壁沉积形成，所述浸润层的材质包括钛或氮化钛，其中，溅射工艺中的温度小于100℃。
作为本发明的一种优选方案，步骤2)及步骤3)中形成的所述第一层金属层及所述第二层金属层的材质均包括铝。
作为本发明的一种优选方案，步骤1)中，所述半导体衬底内所述沟槽的数量为多个，多个所述沟槽于所述半导体衬底内间隔排布。
作为本发明的一种优选方案，步骤1)中，所述沟槽的深宽比大于2。
作为本发明的一种优选方案，骤2)中，将所述半导体衬底置于真空度大于10-8Pa的真空反应腔室内，于小于150℃的温度条件下采用化学气相沉积工艺沉积所述第一层金属层于所述沟槽内及所述半导体衬底上表面。
作为本发明的一种优选方案，所述第一层金属层的沉积温度介于25℃～150℃。
作为本发明的一种优选方案，所述第一层金属层的沉积厚度介于100埃～300埃，沉积时间为2分钟～5分钟。
作为本发明的一种优选方案，步骤3)之后还包括如下步骤：
4)将沉积有所述第一层金属层及所述第二层金属层的所述半导体衬底冷却至室温；及，
5)去除位于所述半导体衬底上表面的所述第一层金属层及所述第二层金属层。
作为本发明的一种优选方案，步骤3)中，将表面形成有所述第一层金属层的所述半导体衬底置于真空度大于10-8Pa的真空反应腔室内，于小于100℃的温度条件下采用物理气相沉积工艺沉积所述第二金属层于所述第一层金属层的外表面。
作为本发明的一种优选方案，所述第二层金属层的厚度介于为5700埃～5900埃，沉积时间小于3分钟。
本发明还提供一种半导体结构，所述半导体结构包括：
半导体衬底，所述半导体衬底内形成有沟槽；
第一层金属层，覆盖于所述沟槽的底部及侧壁；及，
第二层金属层，位于所述第一层金属层的外表面，且填满所述沟槽；所述第二层金属层的材料与所述第一层金属层的材料相同。
作为本发明的一种优选方案，所述沟槽的深宽比大于2。
作为本发明的一种优选方案，所述半导体结构还包括浸润层，所述浸润层位于所述沟槽内，以作为所述第一层金属层与所述半导体衬底之间的结合内衬。
作为本发明的一种优选方案，所述浸润层的材质包括钛和氮化钛的其中之一。
作为本发明的一种优选方案，所述第一层金属层为采用化学气相沉积工艺形成的铝层，所述第二层金属层为采用物理气相沉积工艺形成的铝层。
作为本发明的一种优选方案，所述半导体衬底的底部设有晶体管结构，所述晶体管结构具有栅结构，所述半导体结构还包括：
电容器结构，位于所述半导体衬底上；
其中，所述第一层金属层及所述第二层金属层均位于所述电容器结构与所述晶体管结构之间，所述第一层金属层及所述第二层金属层构成的组合结构分段隔离成多个节点接触，以电连接所述晶体管结构受到由所述栅结构开关启动的漏极区与所述电容器结构的下电极。
如上所述，本发明半导体结构及其制备方法，具有以下有益效果：本发明先采用化学气相沉积工艺于沟槽内沉积第一层金属层，之后再采用物理气相沉积工艺于沟槽内沉积材料相同的第二层金属层，由于化学气相沉积工艺的沉积速率远远低于物理气相沉积工艺的沉积速率，化学气相沉积工艺进行深孔沉积填充时第一层金属层不容易产生孔洞；待使用化学气相沉积工艺在沟槽内沉积一定厚度的第一层金属层后，沟槽深度已明显变小，此时再采用物理气相沉积工艺继续在沟槽内沉积第二层金属层，第二层金属层内也不会产生孔洞。本发明制备得到的半导体结构中，在沟槽内填充的金属层中不会存在孔洞，从而可以提高器件的性能，避免器件发生失效。
附图说明
图1显示为现有技术中填充沟槽时金属层未能填满沟槽的结构示意图。
图2显示为现有技术中填充沟槽时填充于沟槽内的金属层中有孔洞的结构示意图。
图3显示为本发明实施例一中提供的半导体结构的制备方法的流程图。
图4至图8显示为本发明实施例一中提供的半导体结构的制备方法中各步骤对应的结构示意图，其中，图8为本发明的半导体结构的一种结构示例。
图9显示为本发明实施例二中提供的半导体结构的一种结构示意图。
元件标号说明
10 沟槽
11 金属层
12 间隙
13 孔洞
20 半导体衬底
21 沟槽
22 浸润层
23 第一层金属层
24 第二层金属层
25 晶体管结构
251 栅结构
252 漏极区
26 电容器结构
261 下电极
S1～S3 步骤1)～步骤3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图3，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有沟槽；
2)采用化学气相沉积工艺于所述沟槽内及所述半导体衬底上表面沉积第一层金属层；及，
3)采用物理气相沉积工艺于所述第一层金属层上表面沉积第二层金属层，由所述第二层金属层填满所述沟槽，且所述第二层金属层的材料与所述第一层金属层的材料相同。
在步骤1)中，请参阅图3中的S1步骤及图4，提供一半导体衬底20，所述半导体衬底20内形成有沟槽21。
作为示例，所述半导体衬底20可以为本领域普通技术所熟悉的任意可以形成所述沟槽21且该所述沟槽21需要被填充的半导体结构，如半导体器件的层间介质层，可以形成所述沟槽21，其填充后形成电连接结构(譬如，导电栓)，以作为上下器件层的互连结构。所述半导体衬底20的材料可以为但不限于二氧化硅、氮化镓或蓝宝石等等。
作为示例，所述半导体衬底20内形成的所述沟槽21的数量可以为多个，多个所述沟槽21在所述半导体衬底20内间隔排布。多个所述沟槽21可以在所述半导体衬底20内等间距间隔排布，也可以非等间距排布。图4仅以所述半导体衬底20内形成有一个所述沟槽21作为示例，所述沟槽21的实际数量不以此为限。
作为示例，所述沟槽21的截面形状可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的截面形状可以为长方形、梯形、U型等任意可以实现填充的形状。
作为示例，所述沟槽21的深宽比可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的深宽比大于2。
作为示例，步骤1)之后还包括步骤：将所述半导体衬底20进行加热，以去除所述半导体衬底20表面的水汽。具体的，可以将所述半导体衬底20置于高挥发性物质处理(Degas)反应室进行加热，以去除所述半导体衬底20表面的水汽。
作为示例，如图5所示，去除所述半导体衬底20表面的水汽之后，还包括步骤：于所述半导体衬底20的上表面、所述沟槽21的底部及侧壁形成浸润层22。具体的，所述浸润层22可以采用物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)形成。优选地，本实施例中，采用溅射工艺于所述半导体衬底20的上表面、所述沟槽21的底部及侧壁沉积钛层或氮化钛层作为所述浸润层22，即所述浸润层22的材质包括钛或氮化钛，其中，溅射工艺中的温度小于100℃。
在步骤2)中，请参阅图3中的S2步骤及图6，采用化学气相沉积工艺于所述沟槽21内及所述半导体衬底20上表面沉积第一层金属层23。
作为示例，可以将所述半导体衬底20置于真空度大于10-8Pa的真空反应腔室内，于小于150℃的温度条件下采用化学气相沉积工艺沉积所第一层金属层23于所述沟槽21内及所述半导体衬底20上表面。优选地，本实施例中，所述第一层金属层23的沉积温度介于25℃～150℃。
需要说明的是，所述真空反应腔室内的真空度大于10-8Pa即指所述真空反应腔室内的压强应该至少小于10-8Pa。
作为示例，所述第一金属层23可以包括但不仅限于铝层，所述第一层金属层23可以为未掺杂的纯铝层，也可以为掺杂有一些改质元素的铝层。当然，在其他示例中，所述第一层金属层23还可以为铜层等其他金属层。
作为示例，所述第一金属层23的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第一金属层23的厚度可以为但不仅限于100埃～300埃，于小于150℃的温度条件下采用化学气相沉积工艺于所述沟槽21内及所述半导体衬底20上表面沉积所述第一层金属层23的沉积时间可以为但不仅限于2分钟～5分钟。
需要说明的是，当所述半导体衬底20、所述沟槽21的底部及侧壁沉积形成有所述浸润层22时，所述第一层金属层23沉积于所述浸润层22的外表面。
在步骤3)中，请参阅图3中的S3步骤及图7，采用物理气相沉积工艺于所述第一层金属层23上表面沉积第二层金属层24，由所述第二层金属层24填满所述沟槽21，且所述第二层金属层24的材料与所述第一层金属层23的材料相同。
作为示例，将表面形成有所述第一层金属层23的所述半导体衬底20(即步骤2)得到的结构)置于真空度大于10-8Pa的真空反应腔室内，于小于100℃的温度条件下采用物理气相沉积工艺沉积所述第二层金属层24于所述第一层金属层23的外表面。
作为示例，于所述第一层金属层23上表面沉积的所述第二层金属层24的厚度可以根据实际需要进行设定，优选地，本实施例中，于所述第一层金属层23上表面沉积的所述第二层金属层24的厚度可以为5700埃～5900埃；沉积时间可以根据实际需要进行设定，优选地，沉积时间小于3分钟，更为优选地，本实施例中，沉积时间为1分钟～3分钟。
作为示例，步骤3)之后还包括如下步骤：
4)将沉积有所述第一层金属层23及所述第二层金属层24的所述半导体衬底20(即步骤3)得到的结构)冷却至室温；及
5)去除位于所述半导体衬底20上表面的所述第一层金属层23及所述第二层金属层24。
作为示例，步骤4)中，将沉积有所述第一层金属层23及所述第二层金属层24的所述半导体衬底20自所述真空反应腔室内取出后，可以采用自然冷却的方式冷却至室温，也可以风冷等其他降温方式强制冷却至室温。
作为示例，步骤)5中，可以采用但不仅限于化学机械研磨工艺(CMP)去除位于所述半导体衬底20上表面的所述第一层金属层23及所述第二层金属层24，使得保留的所述第一层金属层23及所述第二层金属层24均位于所述沟槽21内。最终得到的结构如图8所示，填充于所述沟槽21内的所述第一层金属层23及所述第二层金属层24的上表面与所述半导体衬底20的上表面相平齐。最终得到的结构中，填充于所述沟槽21内的所述第一层金属层23及所述第二层金属层24可以作为连接不同器件或不同导电金属层之间的导电栓。
需要说明的是，当所述半导体衬底20与所述第一层金属层23之间设有所述浸润层22时，步骤5)中在去除位于所述半导体衬底20上表面的所述第一层金属层23及所述第二层金属层24的同时，将位于所述半导体衬底20上表面的所述浸润层22也一并去除。
实施例二
请继续参阅图8，本发明还提供一种半导体结构，其中，所述半导体结构可以为采用实施例一中所述的半导体结构的制备方法制备而得到，所述半导体结构包括：半导体衬底20、第一层金属层23及第二层金属层24，所述半导体衬底20内形成有沟槽21；所述第一层金属层23覆盖于所述沟槽21的底部及侧壁；所述第二层金属层24位于所述第一层金属层23的外表面，且填满所述沟槽21；所述第二层金属层24的材料与所述第一层金属层23的材料相同。
作为示例，所述第一层金属层23为采用如实施例一中所述的化学气相沉积工艺形成的铝层，所述第二层金属层24为采用如实施例一中所述的物理气相沉积工艺形成的铝层。
作为示例，所述半导体衬底20可以为本领域普通技术所熟悉的任意可以形成所述沟槽21且该所述沟槽21需要被填充的半导体结构，如半导体器件的层间介质层，可以形成所述沟槽21，其填充后形成电连接结构(譬如，导电栓)，以作为上下器件层的互连结构。所述半导体衬底20的材料可以为但不限于二氧化硅、氮化镓或蓝宝石等等。
作为示例，所述半导体衬底20内形成的所述沟槽21的数量可以为多个，多个所述沟槽21在所述半导体衬底20内间隔排布。多个所述沟槽21可以在所述半导体衬底20内等间距间隔排布，也可以非等间距排布。图4仅以所述半导体衬底20内形成有一个所述沟槽21作为示例，所述沟槽21的实际数量不以此为限。
作为示例，所述沟槽21的截面形状可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的截面形状可以为长方形、梯形、U型等任意可以实现填充的形状。
作为示例，所述沟槽21的深宽比可以根据实际需要进行设定，优选地，本实施例中，所述沟槽21的深宽比小于或等于2。
作为示例，所述半导体结构还包括浸润层22，所述浸润层22位于所述沟槽21内，以作为所述第一层金属层23与所述半导体衬底20之间的结合内衬。
作为示例，所述浸润层22的材质可以包括钛或氮化钛。
作为示例，如图9所示，所述半导体衬底的底部设有晶体管结构25，所述晶体管结构25具有栅结构251，所述半导体结构还包括：电容器结构26，所述电容器结构26位于所述半导体衬底20上；其中，其中，所述第一层金属层23及所述第二层金属层24均位于所述电容器结构26与所述晶体管结构25之间，所述第一层金属层23及所述第二层金属层24构成的组合结构分段隔离成多个节点接触，以电连接所述晶体管结构25受到由所述栅结构251开关启动的漏极区252与所述电容器结构26的下电极261。
综上所述，本发明提供一种半导体结构及其制备方法，所述半导体结构的制备方法包括如下步骤：1)提供一半导体衬底，所述半导体衬底内形成有沟槽；2)采用化学气相沉积工艺于所述沟槽内及所述半导体衬底上表面沉积第一层金属层；及，3)采用物理气相沉积工艺于所述第一层金属层上表面沉积第二层金属层，由所述第二层金属层填满所述沟槽，且所述第二层金属层的材料与所述第一层金属层的材料相同。本发明先采用化学气相沉积工艺于沟槽内沉积第一层金属层，之后再采用物理气相沉积工艺于沟槽内沉积材料相同的第二层金属层，由于化学气相沉积工艺的沉积速率远远低于物理气相沉积工艺的沉积速率，化学气相沉积工艺进行深孔沉积填充时第一层金属层不容易产生孔洞；待使用化学气相沉积工艺在沟槽内沉积一定厚度的第一层金属层后，沟槽深度已明显变小，此时再采用物理气相沉积工艺继续在沟槽内沉积第二层金属层，第二层金属层内也不会产生孔洞。本发明制备得到的半导体结构中，在沟槽内填充的金属层中不会存在孔洞，从而可以提高器件的性能，避免器件发生失效。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：
1)提供一半导体衬底，所述半导体衬底内形成有沟槽；
2)采用化学气相沉积工艺于所述沟槽内及所述半导体衬底上表面沉积第一层金属层；
3)采用物理气相沉积工艺于所述第一层金属层上表面沉积第二层金属层，由所述第二层金属层填满所述沟槽，且所述第二层金属层的材料与所述第一层金属层的材料相同；
4)将沉积有所述第一层金属层及所述第二层金属层的所述半导体衬底冷却至室温；
5)去除位于所述半导体衬底上表面的所述第一层金属层及所述第二层金属层；
其中，步骤1)与步骤2)之间还包括步骤：将所述半导体衬底进行加热，以去除所述半导体衬底表面水汽；于所述半导体衬底的上表面、所述沟槽的底部及侧壁形成浸润层，在步骤2)中，所述第一层金属层沉积于所述浸润层的外表面；所述浸润层采用溅射工艺于所述半导体衬底的上表面、所述沟槽的底部及侧壁沉积形成，所述浸润层的材质包括钛或氮化钛，其中，溅射工艺中的温度小于100℃；
步骤2)中，将所述半导体衬底置于真空度大于10-8Pa的真空反应腔室内，于小于150℃的温度条件下采用化学气相沉积工艺沉积所述第一层金属层于所述沟槽内及所述半导体衬底上表面；
步骤3)中，将表面形成有所述第一层金属层的所述半导体衬底置于真空度大于10-8Pa的真空反应腔室内，于小于100℃的温度条件下采用物理气相沉积工艺沉积所述第二层金属层于所述第一层金属层的外表面。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤2)及步骤3)中形成的所述第一层金属层及所述第二层金属层的材质均包括铝。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤1)中，所述半导体衬底内所述沟槽的数量为多个，多个所述沟槽于所述半导体衬底内间隔排布。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，步骤1)中，所述沟槽的深宽比大于2。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一层金属层的沉积温度介于25℃～150℃。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一层金属层的沉积厚度介于100埃～300埃，沉积时间为2分钟～5分钟。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二层金属层的沉积厚度介于5700埃～5900埃，沉积时间小于3分钟。
8.一种半导体结构，其特征在于，采用如权利要求1至7中任一项所述的半导体结构的制备方法制备得到，所述半导体结构包括：
半导体衬底，所述半导体衬底内形成有沟槽；
第一层金属层，覆盖于所述沟槽的底部及侧壁；及，
第二层金属层，位于所述第一层金属层的外表面，且填满所述沟槽；所述第二层金属层的材料与所述第一层金属层的材料相同；
其中，所述半导体结构还包括浸润层，所述浸润层位于所述沟槽内，以作为所述第一层金属层与所述半导体衬底之间的接合内衬。
9.根据权利要求8所述的半导体结构，其特征在于，所述沟槽的深宽比大于2。
10.根据权利要求8所述的半导体结构，其特征在于，所述浸润层的材质包括钛和氮化钛的其中之一。
11.根据权利要求8所述的半导体结构，其特征在于，所述第一层金属层为采用化学气相沉积工艺形成的铝层，所述第二层金属层为采用物理气相沉积工艺形成的铝层。
12.根据权利要求8至11中任一项所述的半导体结构，其特征在于，所述半导体衬底的底部设有晶体管结构，所述晶体管结构具有栅结构，所述半导体结构还包括：
电容器结构，位于所述半导体衬底上；
其中，所述第一层金属层及所述第二层金属层均位于所述电容器结构与所述晶体管结构之间，所述第一层金属层及所述第二层金属层构成的组合结构分段隔离成多个节点接触，以电连接所述晶体管结构受到由所述栅结构开关启动的漏极区与所述电容器结构的下电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711085704.3A CN107742617B (zh) | 2017-11-07 | 2017-11-07 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711085704.3A CN107742617B (zh) | 2017-11-07 | 2017-11-07 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107742617A CN107742617A (zh) | 2018-02-27 |
| CN107742617B true CN107742617B (zh) | 2023-10-27 |
Family
ID=61233388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711085704.3A Active CN107742617B (zh) | 2017-11-07 | 2017-11-07 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107742617B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585365A (zh) * | 2018-11-30 | 2019-04-05 | 上海华力微电子有限公司 | 互连结构的制造方法 |
| CN113675136B (zh) * | 2020-05-13 | 2023-11-14 | 和舰芯片制造(苏州)股份有限公司 | 包含接触窗的集成电路生产方法、机台及集成电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
| US6376369B1 (en) * | 1998-02-12 | 2002-04-23 | Micron Technology, Inc. | Robust pressure aluminum fill process |
| KR20030073614A (ko) * | 2002-03-12 | 2003-09-19 | 삼성전자주식회사 | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102956542A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703271B2 (en) * | 2001-11-30 | 2004-03-09 | Taiwan Semiconductor Manufacturing Company | Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer |
| KR100475117B1 (ko) * | 2002-11-19 | 2005-03-11 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7867822B2 (en) * | 2003-06-24 | 2011-01-11 | Sang-Yun Lee | Semiconductor memory device |
| TW200913134A (en) * | 2007-09-05 | 2009-03-16 | Powerchip Semiconductor Corp | Method of metal interconnection |
| US20090221144A1 (en) * | 2008-03-03 | 2009-09-03 | National Applied Research Laboratories | Manufacturing method for nano scale Ge metal structure |
| US8193081B2 (en) * | 2009-10-20 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for metal gate formation with wider metal gate fill margin |
| US8525232B2 (en) * | 2011-08-10 | 2013-09-03 | International Business Machines Corporation | Semiconductor structure having a wetting layer |
| CN103839917B (zh) * | 2012-11-27 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容及其形成方法 |
-
2017
- 2017-11-07 CN CN201711085704.3A patent/CN107742617B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
| US6376369B1 (en) * | 1998-02-12 | 2002-04-23 | Micron Technology, Inc. | Robust pressure aluminum fill process |
| KR20030073614A (ko) * | 2002-03-12 | 2003-09-19 | 삼성전자주식회사 | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102956542A (zh) * | 2011-08-19 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| CVD技术的应用与进展;赵峰;杨艳丽;;热处理(第04期);7-10 * |
| 刘颂豪，李淳飞.光子学技术与应用 上.广东科技出版社,2006,470-475. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107742617A (zh) | 2018-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847359B2 (en) | Method for metal gate surface clean | |
| KR19980064089A (ko) | 다공성 유전체 금속화 방법 | |
| CN111834285B (zh) | 半导体器件及其制造方法 | |
| US20150091172A1 (en) | Pore sealing techniques for porous low-k dielectric interconnect | |
| US10109526B1 (en) | Etch profile control during skip via formation | |
| JP6808460B2 (ja) | 半導体装置及びその製造方法 | |
| US6498069B1 (en) | Semiconductor device and method of integrating trench structures | |
| CN107742617B (zh) | 半导体结构及其制备方法 | |
| TW201813038A (zh) | 內犧牲間隔件的互連 | |
| US9837305B1 (en) | Forming deep airgaps without flop over | |
| JPH10284600A (ja) | 半導体装置及びその製造方法 | |
| CN107946233A (zh) | 半导体结构及其制备方法 | |
| JP2005142481A (ja) | 半導体装置の製造方法 | |
| CN112017967B (zh) | 背面金属化半导体结构及制备方法 | |
| US11764109B2 (en) | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via | |
| EP3312874A1 (en) | Method of forming a through-substrate via and a semiconductor device comprising a through-substrate via | |
| CN207398112U (zh) | 半导体结构 | |
| JPH1126576A (ja) | 半導体装置及びその製造方法 | |
| US20110086510A1 (en) | Semiconductor device and method of manufacture thereof | |
| US20240213304A1 (en) | Mim capacitor structure and fabricating method of the same | |
| KR100876888B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100701779B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| US7951706B2 (en) | Method of manufacturing metal interconnection | |
| KR100729087B1 (ko) | 반도체 장치 형성 방법 | |
| KR101001058B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181008 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |