CN109585365A - 互连结构的制造方法 - Google Patents

互连结构的制造方法 Download PDF

Info

Publication number
CN109585365A
CN109585365A CN201811458565.9A CN201811458565A CN109585365A CN 109585365 A CN109585365 A CN 109585365A CN 201811458565 A CN201811458565 A CN 201811458565A CN 109585365 A CN109585365 A CN 109585365A
Authority
CN
China
Prior art keywords
interconnection structure
manufacturing
interconnection
semiconductor substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811458565.9A
Other languages
English (en)
Inventor
林爱梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811458565.9A priority Critical patent/CN109585365A/zh
Publication of CN109585365A publication Critical patent/CN109585365A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种互连结构的制造方法中，包括：提供一半导体衬底；在所述半导体衬底中形成沟槽；形成互连层，所述互连层填充所述沟槽并覆盖所述半导体衬底；进入自退火一段时间后，去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构；形成覆盖层，所述覆盖层覆盖所述半导体衬底和所述互连结构；其中，进入自退火一段时间后指进入自退火1h‑10h的范围内。由于半导体衬底上的晶粒尺寸在室温下有自退火现象，在形成互连层后，进行自退火，等待1h‑10h中去除所述互连层以及形成覆盖层，与快速退火相比自退火工艺虽然时间较长，但互连层能够在小尺寸沟槽内实现应力匹配，避免剥离现象，从而可以避免半导体断线问题，半导体产品良率得到保障。

Description

互连结构的制造方法
技术领域
本发明涉及半导体制造工艺技术领域，特别涉及一种互连结构的制造方法。
背景技术
随着半导体器件尺寸的不断减小，互连结构制造也面临巨大挑战。其中，互连(interconnect)是指由导电材料，如铝、多晶硅或铜支撑的连线将电信号传输到芯片的不同部分。互连也被用做芯片上器件和整个封装之间普通的金属连接。小尺寸的金属连线/沟槽除了存在工艺均匀性、填充困难等问题外，还面临着制造工艺中应力不匹配导致断线从而影响局部应力的问题，如在金属/介电质属性、电镀液杂质、电镀速度以及退火工艺等方面。
目前65纳米及以上互连结构制造方法采用氮化硅/二氧化硅作为电介质，金属连线/沟槽采用电化学镀铜工艺，但当出现小尺寸沟槽(直径小于65纳米)时容易发生断线问题。进一步，出现铜与阻挡层/电介质等局部应力不匹配，导致半导体器件失效。
发明内容
本发明的目的在于提供一种互连结构的制造方法，以解决现有技术中因为半导体衬底应力不匹配引起的沟槽断线的问题。
为解决上述技术问题，本发明提供一种互连结构的制造方法，所述互连结构的制造方法包括：
提供一半导体衬底；
在所述半导体衬底中形成沟槽；
形成互连层，所述互连层填充所述沟槽并覆盖所述半导体衬底；
进入自退火一段时间后，去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构；
形成覆盖层，所述覆盖层覆盖所述半导体衬底和所述互连结构；
其中，进入自退火一段时间后指进入自退火1h-10h的范围内。
可选的，在所述互连结构的制造方法中，所述自退火的退火速度为180℃/90s，退火温度为16℃-24℃。
可选的，在所述互连结构的制造方法中，进入自退火1h-6h后，去除所述互连层中覆盖所述半导体衬底的部分以形成所述互连结构。
可选的，在所述互连结构的制造方法中，进入自退火6h-10h后，形成所述覆盖层。
可选的，在所述互连结构的制造方法中，对所述半导体衬底进行干法刻蚀，形成所述沟槽。
可选的，在所述互连结构的制造方法中，所述干法刻蚀的刻蚀物质包括甲烷、氦气及氯气。
可选的，在所述互连结构的制造方法中，形成所述互连层包括：
形成阻挡层，所述阻挡层覆盖所述沟槽的底壁和侧壁；
形成金属层，所述金属层覆盖所述阻挡层。
可选的，在所述互连结构的制造方法中，所述阻挡层的材质为钛、钽、氮化钛和氮化钽中的一种或多种。
可选的，在所述互连结构的制造方法中，通过电化学镀铜形成所述金属层。
可选的，在所述互连结构的制造方法中，所述沟槽的截面宽度为65nm-55nm。
可选的，在所述互连结构的制造方法中，通过化学机械研磨去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构。
发明人发现，现有技术中容易引起沟槽断线的原因在于：互连结构的制造过程中，提供一半导体衬底，在衬底上经过光刻/干法刻蚀定义好铜线/沟槽尺寸后，进行阻挡层/种子层沉积、电化学镀铜，同时在电化学镀铜的机台里进行快速退火，然后进行化学机械研磨去除表面多余金属，覆盖层沉积后进行下一层布线，然而快速退火工艺带来的晶粒合并(即众多小晶粒成长为一个大晶粒)容易使得铜从阻挡层剥离而无法完全覆盖沟槽，在电路测试上表现为断线。实际情况表明铜线/沟槽的局部拉应力增大，当设计中出现小尺寸沟槽(直径小于58纳米)的时候会因为应力不匹配而出现铜从阻挡层剥离现象，电路上表现为断线。
在本发明提供的互连结构的制造方法中，所述互连结构的制造方法包括：提供一半导体衬底；在所述半导体衬底中形成沟槽；形成互连层，所述互连层填充所述沟槽并覆盖所述半导体衬底；进入自退火一段时间后，去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构；形成覆盖层，所述覆盖层覆盖所述半导体衬底和所述互连结构；其中，进入自退火一段时间后指进入自退火1h-10h的范围内。在此，利用了半导体衬底上的晶粒在室温下的自退火现象，在形成互连层后，进行自退火，等待1h-10h中去除所述互连层以及形成覆盖层，与快速退火相比，自退火工艺虽然时间较长，但互连层能够在小尺寸沟槽内实现应力匹配，避免剥离现象，从而可以避免半导体断线问题，半导体产品良率得到保障。
附图说明
图1是本发明实施例的互连结构的制造方法的流程示意图；
图2是本发明实施例的互连结构的制造方法中形成所述互连层的流程示意图；
图3是本发明所形成的互连结构因沟槽断线引起的失效统计数目与现有技术所形成的互连结构因沟槽断线引起的失效统计数目的对比示意图。
具体实施方式
本发明的核心思想在于提供一种互连结构的制造方法，其无新增工艺，在不影响工厂产能的情况下，能够改变铜晶粒长大的速度，以解决现有技术中因为半导体衬底应力不匹配引起的沟槽断线的问题，提高产品良率及工艺可靠性。
为实现上述思想，本发明提供一种互连结构的制造方法，所述互连结构的制造方法包括：提供一半导体衬底；在所述半导体衬底中形成沟槽；形成互连层，所述互连层填充所述沟槽并覆盖所述半导体衬底；进入自退火一段时间后，去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构；形成覆盖层，所述覆盖层覆盖所述半导体衬底和所述互连结构；其中，进入自退火一段时间后指进入自退火1h-10h的范围内。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明提出的互连结构的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
首先，参阅图1，图1是本发明实施例的互连结构的制造方法的流程示意图，本实施例选取改善沟槽断线的一种铜互连结构的制造方法为例，所述铜互连结构工艺采用大马士革刻蚀法。在本实施例中，所述互连结构的制造方法包括如下步骤：
步骤S10：提供一半导体衬底；
步骤S11：在所述半导体衬底中形成沟槽；
步骤S12：形成互连层，所述互连层填充所述沟槽并覆盖所述半导体衬底；
步骤S13：进入自退火一段时间后，去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构；
步骤S14：形成覆盖层，所述覆盖层覆盖所述半导体衬底和所述互连结构；
其中，进入自退火一段时间后指进入自退火1h-10h的范围内。
通过如上所述互连结构的制造方法，在此，利用了半导体衬底上的晶粒在室温下的自退火现象，在形成互连层后，进行自退火，等待1h-10h中去除所述互连层以及形成覆盖层，与快速退火相比自退火工艺虽然时间较长，但互连层能够在小尺寸沟槽内实现应力匹配，避免剥离现象，从而可以避免半导体断线问题，半导体产品良率得到保障。请参考图3，图3是本发明所形成的互连结构因沟槽断线引起的失效统计数目与现有技术所形成的互连结构因沟槽断线引起的失效统计数目的对比示意图，显然，本实施例提供的所述互连结构的制造方法较现有技术工艺来说有效的解决了现有技术工艺中因为半导体衬底应力不匹配引起的沟槽断线的问题。
优选的，所述自退火的退火速度为180℃/90s，退火温度为16℃-24℃。由此，铜晶粒在室温(大约20℃)下有自退火现象，虽然快速退火所需时间较短，仅需数分钟，而自退火时间较长，一般需要一天以上，但是能够避免一定量的铜在小尺寸的所述沟槽内出现应力匹配而产生的半导体断线问题。
优选的，进入自退火1h-6h后，去除所述互连层中覆盖所述半导体衬底的部分以形成所述互连结构；进入自退火6h-10h后，形成所述覆盖层。由此，在形成所述互连层后去掉现有工艺中的快速退火步骤，直接在自退火1h-6h中进行化学机械研磨以去除所述互连层中覆盖半导体衬底的部分，然后在自退火6h-10h中形成覆盖层覆盖所述半导体衬底和所述互连结构，完成所述互连结构的制造工艺。
在本实施例中，对所述半导体衬底进行干法刻蚀以形成所述沟槽。较佳的，所述干法刻蚀的刻蚀物质包括甲烷、氦气及氯气。但可以理解的是，步骤S11：在所述半导体衬底中形成沟槽并不一定是通过干法刻蚀，其他方法如湿法刻蚀只要可以形成沟槽均可。
请参考图2，步骤S12：形成所述互连层包括：
步骤S121：形成阻挡层，所述阻挡层覆盖所述沟槽的底壁和侧壁，其中所述阻挡层为金属阻挡层，具体的，所述阻挡层的材质为钛、钽、氮化钛和氮化钽中的一种或多种；
步骤S122：形成金属层，所述金属层覆盖所述阻挡层，其中通过电化学镀铜法形成所述金属层。
通过上述步骤以形成所述互连层，作为后道工序中形成所述互连结构的基础。在电化学镀铜工艺刚完成时，铜晶粒的尺寸较小，若经过快速退火工艺，则铜的晶粒发生合并现象，即众多小晶粒成长为一个大晶粒，容易使得铜从所述阻挡层剥离而无法完全覆盖所述沟槽的底壁和侧壁，造成电路断线，本发明取消了快速退火工艺，避免半导体断线的情况发生。
由于在所述沟槽尺寸小于100nm时的条件下形成的铜互连层会在快速退火工艺中发生的晶粒合并，在本实施例中，选取所述沟槽的截面宽度为65nm-55nm的互连结构进行阐述。
优选的，通过化学机械研磨去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构。所述化学机械研磨是由化学腐蚀作用和机械去除作用相结合的加工技术，能够实现表面全局平坦化，由此，所述互连结构能够满足随着制程技术的升级、导线与栅极尺寸的缩小，光刻技术对晶圆表面的平坦程度越来越高的要求，为后道工序铺设基础。
综上所述，在本发明提供的互连结构的制造方法中，具有如下优点：
在本发明提供的互连结构的制造方法中，包括：提供一半导体衬底；在所述半导体衬底中形成沟槽；形成互连层，所述互连层填充所述沟槽并覆盖所述半导体衬底；进入自退火一段时间后，去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构；形成覆盖层，所述覆盖层覆盖所述半导体衬底和所述互连结构；其中，进入自退火一段时间后指进入自退火1h-10h的范围内。由于半导体衬底上的晶粒尺寸在室温下有自退火现象，在形成互连层后，进行自退火，等待1h-10h中去除所述互连层以及形成覆盖层，与快速退火相比自退火工艺虽然时间较长，但互连层能够在小尺寸沟槽内实现应力匹配，避免剥离现象，从而可以避免半导体断线问题，半导体产品良率得到保障。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种互连结构的制造方法，其特征在于，所述互连结构的制造方法包括：
提供一半导体衬底；
在所述半导体衬底中形成沟槽；
形成互连层，所述互连层填充所述沟槽并覆盖所述半导体衬底；
进入自退火一段时间后，去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构；
形成覆盖层，所述覆盖层覆盖所述半导体衬底和所述互连结构；
其中，进入自退火一段时间后指进入自退火1h-10h的范围内。
2.根据权利要求1所述的互连结构的制造方法，其特征在于，所述自退火的退火速度为180℃/90s，退火温度为16℃-24℃。
3.根据权利要求1所述的互连结构的制造方法，其特征在于，进入自退火1h-6h后，去除所述互连层中覆盖所述半导体衬底的部分以形成所述互连结构。
4.根据权利要求3所述的互连结构的制造方法，其特征在于，进入自退火6h-10h后，形成所述覆盖层。
5.根据权利要求1所述的互连结构的制造方法，其特征在于，对所述半导体衬底进行干法刻蚀，形成所述沟槽。
6.根据权利要求5所述的互连结构的制造方法，其特征在于，所述干法刻蚀的刻蚀物质包括甲烷、氦气及氯气。
7.根据权利要求1所述的互连结构的制造方法，其特征在于，形成所述互连层包括：
形成阻挡层，所述阻挡层覆盖所述沟槽的底壁和侧壁；
形成金属层，所述金属层覆盖所述阻挡层。
8.根据权利要求7所述的互连结构的制造方法，其特征在于，所述阻挡层的材质为钛、钽、氮化钛和氮化钽中的一种或多种。
9.根据权利要求7所述的互连结构的制造方法，其特征在于，通过电化学镀铜形成所述金属层。
10.根据权利要求1所述的互连结构的制造方法，其特征在于，所述沟槽的截面宽度为65nm-55nm。
11.根据权利要求1-10中任一项所述的互连结构的制造方法，其特征在于，通过化学机械研磨去除所述互连层中覆盖所述半导体衬底的部分以形成互连结构。
CN201811458565.9A 2018-11-30 2018-11-30 互连结构的制造方法 Pending CN109585365A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811458565.9A CN109585365A (zh) 2018-11-30 2018-11-30 互连结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811458565.9A CN109585365A (zh) 2018-11-30 2018-11-30 互连结构的制造方法

Publications (1)

Publication Number Publication Date
CN109585365A true CN109585365A (zh) 2019-04-05

Family

ID=65925937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811458565.9A Pending CN109585365A (zh) 2018-11-30 2018-11-30 互连结构的制造方法

Country Status (1)

Country Link
CN (1) CN109585365A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767169A (zh) * 2004-10-29 2006-05-03 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN107742617A (zh) * 2017-11-07 2018-02-27 睿力集成电路有限公司 半导体结构及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767169A (zh) * 2004-10-29 2006-05-03 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN107742617A (zh) * 2017-11-07 2018-02-27 睿力集成电路有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
CN100481380C (zh) 半导体元件中内连线结构的制造方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US9437524B2 (en) Through-silicon via with sidewall air gap
US10037940B2 (en) Reliable packaging and interconnect structures
US7608538B2 (en) Formation of vertical devices by electroplating
US9978666B2 (en) Method for fabrication semiconductor device with through-substrate via
US11887888B2 (en) Multi-pass plating process with intermediate rinse and dry
US9837305B1 (en) Forming deep airgaps without flop over
US9257337B2 (en) Semiconductor structure and manufacturing method thereof
CN107644839B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN111384022B (zh) 具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统
US12046566B2 (en) Devices with through silicon vias, guard rings and methods of making the same
CN109585365A (zh) 互连结构的制造方法
US9812404B2 (en) Electrical connection around a crackstop structure
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
CN112103243B (zh) 一种半导体结构及其制备方法
KR100292117B1 (ko) 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법
Gordon et al. Vapor deposition of copper-manganese interconnects
KR101161667B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN115910915A (zh) 一种集成电路铜互连结构制备方法及相关器件
CN113745195A (zh) 半导体芯片及其制作方法
TW201334117A (zh) 完全包封之導線
KR20080012506A (ko) 반도체 장치의 금속 배선 형성 방법
KR20020095699A (ko) 반도체 소자의 금속 배선 형성 방법
KR20060070769A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405