KR100292117B1 - 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법 - Google Patents

반도체 장치의 다층배선을 위한 도전체 플러그 형성방법 Download PDF

Info

Publication number
KR100292117B1
KR100292117B1 KR1019980023675A KR19980023675A KR100292117B1 KR 100292117 B1 KR100292117 B1 KR 100292117B1 KR 1019980023675 A KR1019980023675 A KR 1019980023675A KR 19980023675 A KR19980023675 A KR 19980023675A KR 100292117 B1 KR100292117 B1 KR 100292117B1
Authority
KR
South Korea
Prior art keywords
conductor
opening
film
interlayer insulating
forming
Prior art date
Application number
KR1019980023675A
Other languages
English (en)
Other versions
KR20000002767A (ko
Inventor
이종협
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980023675A priority Critical patent/KR100292117B1/ko
Publication of KR20000002767A publication Critical patent/KR20000002767A/ko
Application granted granted Critical
Publication of KR100292117B1 publication Critical patent/KR100292117B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Abstract

본 발명은 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법에 관한 것으로서, 특히 층간 절연막으로 둘러싸인 하부 배선층 상부면이 개방되도록 개구부를 형성하며, 개구부를 가지는 층간 절연막 위에 접착막을 형성하며, 개구부를 완전히 매립하기 위한 도전체 두께의 50∼60%에 대응하는 두께로 접착막 위에 제 1 도전체를 증착하며, 순차적으로 적층된 제 1 도전체 및 접착막을 전면 식각 공정으로 개구부 내에 소정 높이로 남아 있도록 식각한 후에 식각된 상기 제 1 도전체 및 접착막에 의해 개방된 개구부를 가지는 층간 절연막 위에 장벽 금속막을 형성하며, 장벽 금속막 위에 개구부를 완전히 매립하도록 제 2 도전체를 증착하며, 층간 절연막의 상부 높이와 동일하도록 제 2 도전체를 평탄화하여 하부 배선층과 연결되며 장벽 금속막에 의해 분리되는 제 1 도전체 및 제 2 도전체로 이루어진 도전체 플러그를 형성하는 것을 특징으로 한다. 본 발명에 의하면, 층간 절연막 내의 개구부의 크기가 크거나 또는 개구부 측벽의 상태가 불량하더라도 텅스텐 매립의 불량 부분 또는 접착막과 도전체의 접착력이 나빠지는 현상을 최소화하여 소자의 성능을 크게 향상시킬 수 있다.

Description

반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법
본 발명은 반도체 장치의 다층 배선 형성 방법에 관한 것으로서, 특히 상부 및 하부 배선의 층간 수직 연결을 위한 도전체 플러그 공정시 개구부(비아 및 콘택홀 포함)로 도전체 매립을 양호하게 하여 소자의 신뢰성을 향상시킬 수 있는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법에 관한 것이다.
반도체 장치는 소자의 집적도가 증가함에 따라 금속 배선간의 간격이 좁아지며, 금속 배선의 수가 점차 증가됨에 따라 상부 및 하부 금속간을 상호 연결하는 도전체 플러그 공정이 점차 중요하게 인식되었다.
도 1 내지 도 2는 종래 기술에 의한 반도체 장치의 도전체 플러그 공정시 발생하는 불량들을 나타낸 도면들이다.
도 1 내지 도 2를 참조하면, 종래 기술에 의한 반도체 제조 공정은 통상적으로 다음과 같은 제조 공정 순서를 가진다. 실리콘 기판(도시하지 않음)의 상부에 형성된 하부 배선층(10)을 둘러싼 층간 절연막(12) 내에 하부 배선층(10)의 상부면이 일부 개방되는 개구부를 통하여 접착막(14)을 증착한 이후에 도전체(16)를 개구부에 증착하여 도전체 플러그를 형성한다. 여기서 접착막(14)은 Ti, TiN이 적어도 하나 이상의 단일막 내지 복합막으로 형성된다.
이러한 제조 공정에 의한 도전체 플러그는 주로 제조 공정이 까다롭지 않는 텅스텐 물질을 주로 사용하고 있으며, 텅스텐의 증착은 소스 가스인 WF6, SiH4및 H2의 화학 반응을 약 450℃ 이상의 온도에서 진행하게 된다. 그러나, 개구부의 크기가 크거나 또는 개구부 측벽의 상태가 불량하면 도 1에 나타난 바와 같이 시임(seam)을 발생하여 텅스텐 매립의 불량 부분(F)이 나타나게 되거나 도 2에 나타난 바와 같이 접착막(14)과 도전체(16)의 접착력이 나빠져 들뜸 현상(A)이 발생하게 된다. 또한, 도전체 플러그는 상부 배선을 형성하기 전에 매립된 텅스텐 표면의 평탄화를 위해 실시되는 화학적 기계적 연마(Chemical Mechanical Polishing; 이하 "CMP"라 한다) 공정의 클리닝시 슬러리에 의한 층간 절연막 표면 위의 오염된 금속 이온을 제거하고자 사용하는 화학물(HF, BOE, 구연산 등)이 접착력이 불량한 접착막으로 침투하여 하부 배선층을 부식시키게 된다.
그러므로, 종래 기술에 의한 도전체 플러그 공정은 비아 저항의 증가와 더불어 금속 배선의 전기적 불량이 발생하여 소자의 특성 및 성능이 크게 저하되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 도전체 플러그 내에 텅스텐의 증착이 용이하며, 후속 CMP 공정시 화학물이 하부 배선층으로 침투되는 것을 방지하는 장벽 금속막을 형성함으로써 반도체 장치의 배선 특성을 향상시킬 수 있는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법을 제공하는데 있다.
도 1 내지 도 2는 종래 기술에 의한 반도체 장치의 도전체 플러그 공정시 발생하는 불량들을 나타낸 도면들이며,
도 3 내지 도 8은 본 발명에 따른 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 공정을 나타낸 공정 순서도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 하부 배선층
102 : 층간 절연막
103,107 : 개구부
104 : 접착막
106 : 제 1 도전체
108 : 장벽 금속막
110 : 제 2 도전체
상기 목적을 달성하기 위하여 본 발명의 제조 방법은 하부 배선층과 상부 배선층을 층간 수직으로 연결하기 위한 도전체 플러그를 형성함에 있어서, 층간 절연막으로 둘러싸인 하부 배선층 상부면이 개방되도록 개구부를 형성하는 단계; 상기 개구부를 가지는 층간 절연막 위에 접착막을 형성하는 단계; 상기 개구부를 완전히 매립하기 위한 도전체 두께의 50∼60%에 대응하는 두께로 상기 접착막 위에 제 1 도전체를 증착하는 단계; 순차적으로 적층된 상기 제 1 도전체 및 접착막을 전면 식각 공정으로 개구부 내에 소정 높이로 남아 있도록 식각하는 단계; 식각된 상기 제 1 도전체 및 접착막에 의해 개방된 개구부를 가지는 층간 절연막 위에 장벽 금속막을 형성하는 단계; 상기 장벽 금속막 위에 개구부를 완전히 매립하도록 제 2 도전체를 증착하는 단계; 및 상기 층간 절연막의 상부 높이와 동일하도록 제 2 도전체를 평탄화하여 하부 배선층과 연결되며 상기 장벽 금속막에 의해 분리되는 제 1 도전체 및 제 2 도전체로 이루어진 도전체 플러그를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제조 방법에 있어서, 상기 접착막은 Ti 내지 TiN이 적어도 하나 이상의 단일막 내지 복합막으로 이루어지며, 여기서 상기 Ti는 200∼300Å, TiN는 500∼700Å으로 두께로 형성한다.
본 발명의 제조 방법에 있어서, 상기 제 1 도전체는 알루미늄, 텅스텐 중에서 어느 한 막으로 이루어지며, 이 두께는 2500∼3000Å로 형성한다.
본 발명의 제조 방법에 있어서, 상기 제 2 도전체는 알루미늄, 텅스텐 중에서 어느 한 막으로 이루어지며, 이 두께는 2500∼3000Å로 형성한다.
본 발명의 제조 방법에 있어서, 상기 장벽 금속막은 TiN 내지 Ti이 적어도 하나 이상의 단일막 내지 복합막으로 이루어지며, 상기 TiN는 500∼600Å, Ti는 200∼300Å으로 두께로 형성한다.
본 발명에 따른 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법에 의하면, 층간 절연막의 개구부에 접착막 및 일정 두께의 도전체를 증착한 후에 전면 식각공정으로 도전체 및 접착막을 소정 두께만큼 식각하고, 다시 개구부에 장벽 금속막 및 도전체를 증착하여 개구부를 매립한다. 이후 도전체 플러그 평탄화 공정시 도전체 플러그 계면 사이로 슬러리 내지 화학물이 침투하더라도 도전체 사이에 내재한 장벽 금속막에 의해 하부 배선층까지 그 영향이 미치지 않기 때문에 수직 배선 공정의 안정화 및 제조 수율이 높아진다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 3 내지 도 8은 본 발명에 따른 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 공정을 나타낸 공정 순서도이다.
본 발명의 제조 공정은 우선, 실리콘 기판(도시하지 않음)에 금속 배선 공정에 의한 하부 배선(100)을 형성하고, 그 위에 하부 배선을 둘러싸도록 층간 절연막(102)을 증착한다. 그 다음 도 3에 나타난 바와 같이 사진 및 식각 공정을 실시하여 도전체 플러그가 형성될 부위의 층간 절연막(102)을 선택 식각하여 하부 배선층(100) 표면이 일부 개방되는 개구부(103)를 형성한다. 그리고, 개구부(103)를 포함한 층간 절연막(102) 전면에 Ti, TiN이 순차적으로 적층된 접착막(104)을 형성한다. 이때 Ti는 200∼300Å, TiN는 500∼600Å으로 두께로 증착한다.
이어서 도 4에 나타난 바와 같이 접착막(104)이 증착된 층간 절연막(102) 전면에 제 1 도전체(106)로서 텅스텐을 증착한다. 이때 텅스텐의 증착 두께는 개구부(103)의 크기와 깊이에 따라 다르지만 개구부(103)를 완전히 매립할 수 있는 텅스텐 두께의 50∼60%에 해당하는 량을 증착하는 것이 바람직하다. 예컨대 0.35㎛의 반도체 장치에서는 개구부(103)를 매립하기 위해 증착해야 할 텅스텐의 두께가 5000∼6000Å일 경우 이때 텅스텐막(106)의 두께는 2500∼3000Å로 한다. 이와 같이 텅스텐의 증착 두께를 작게 하는 이유는 증착 공정시 발생하는 시임(seam)을 최소화하기 위해서이다.
그 다음 도 5에 나타난 바와 같이 SF6가스를 사용하여 텅스텐막(106) 및 접착막(104)을 전면 식각한다. 이로 인해 상기 층간 절연막(102) 내에는 소정 높이로 식각된 텅스텐막(106') 및 접착막(104)에 의해 중앙 부위가 함몰된 텅스텐막(106')이 개방되는 개구부(107)가 형성된다.
이어서 도 6에 나타난 바와 같이 상기 개구부(107)를 가지는 층간 절연막(102) 위에 TiN, Ti이 순차적으로 적층된 장벽 금속막(108)을 형성한다. 이때 TiN는 500∼600Å, Ti는 200∼300Å으로 두께로 형성한다. 이 장벽 금속막(108)은 시임(seam)에 의한 저항 증가 방지와 이후 실시되는 CMP 공정시 화학물에 의한 하부 배선층의 부식을 방지하는 역할을 한다.
계속해서 도 7에 나타난 바와 같이 장벽 금속막(108)이 증착된 층간 절연막(102) 위에 개구부(107)를 완전히 매립하도록 제 2 도전체(110)로서 텅스텐을 증착하는데, 텅스텐의 증착 두께는 개구부(107)를 완전히 매립할 수 있도록 2500∼3000Å로 한다.
그 다음 도 8에 나타난 바와 같이 텅스텐막(110)이 증착된 결과물에 CMP 공정을 실시하여 층간 절연막(102)의 상부 높이와 텅스텐막(110)이 동일할 때까지 텅스텐막(110)과 장벽 금속막(108)을 평탄화한다. 그리고, 연마된 텅스텐막(110')과 장벽 금속막(108')에 의해 표면이 평탄화된 결과물에 클리닝 공정을 실시하여 층간 절연막(102) 표면에 오염된 금속 이온을 제거한다. 따라서, 층간 절연막(102)의 개구부 내에는 하부 배선층(100)과 연결되며, 상기 장벽 금속막(108')에 의해 하부 및 상부 텅스텐막(106',110')으로 구분되는 도전체 플러그가 형성된다.
이후, 도면에 도시되지는 않았지만 평탄화된 도전체 플러그를 가지는 결과물 상부에 금속 배선 공정을 실시하여 도전체 플러그와 연결되는 상부 배선층을 형성한다.
상술한 바와 같이 본 발명에 의하면, 종래 기술에서와 같이 1회의 증착 공정으로 텅스텐을 개구부에 매립하지 않고, 도전체를 일부 개구부에 매립하고 장벽 금속막을 형성한 후에 나머지 양의 도전체를 개구부에 매립하므로서 층간 절연막 내의 개구부의 크기가 크거나 또는 개구부 측벽의 상태가 불량하더라도 텅스텐 매립의 불량 부분 또는 접착막과 도전체의 접착력이 나빠지는 현상을 최소화한다. 이에 따라 본 발명은 비아 저항의 증가가 낮아지기 때문에 소자의 성능을 크게 향상시킬 수 있다. 또한, 본 발명은 평탄화 공정시 개구부의 계면 사이에 슬러리 내지 화학물이 침투하더라도 도전체 플러그 내에 도전체를 하부/상부로 구분짓는 장벽 금속막에 의해 하부 배선층에 영향을 미치지 않기 때문에 제조 수율을 높일 수 있는 효과가 있다.

Claims (9)

  1. 하부 배선층과 상부 배선층을 층간 수직으로 연결하기 위한 도전체 플러그를 형성함에 있어서,
    층간 절연막으로 둘러싸인 하부 배선층 상부면이 개방되도록 개구부를 형성하는 단계;
    상기 개구부를 가지는 층간 절연막 위에 접착막을 형성하는 단계;
    상기 개구부를 완전히 매립하기 위한 도전체 두께의 50∼60%에 대응하는 두께로 상기 접착막 위에 제 1 도전체를 증착하는 단계;
    순차적으로 적층된 상기 제 1 도전체 및 접착막을 전면 식각 공정으로 개구부 내에 소정 높이로 남아 있도록 식각하는 단계;
    식각된 상기 제 1 도전체 및 접착막에 의해 개방된 개구부를 가지는 층간 절연막 위에 장벽 금속막을 형성하는 단계;
    상기 장벽 금속막 위에 개구부를 완전히 매립하도록 제 2 도전체를 증착하는 단계; 및
    상기 층간 절연막의 상부 높이와 동일하도록 제 2 도전체를 평탄화하여 하부 배선층과 연결되며 상기 장벽 금속막에 의해 분리되는 제 1 도전체 및 제 2 도전체로 이루어진 도전체 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  2. 제1항에 있어서, 상기 접착막은 Ti 내지 TiN이 적어도 하나 이상의 단일막 내지 복합막으로 이루어진 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  3. 제2항에 있어서, 상기 Ti는 200∼300Å, TiN는 500∼700Å으로 두께로 형성하는 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  4. 제1항에 있어서, 상기 제 1 도전체는 알루미늄, 텅스텐 중에서 어느 한 막으로 이루어진 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  5. 제4항에 있어서, 상기 제 1 도전체는 2500∼3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  6. 제1항에 있어서, 상기 제 2 도전체는 알루미늄, 텅스텐 중에서 어느 한 막으로 이루어진 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  7. 제6항에 있어서, 상기 제 2 도전체는 2500∼3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  8. 제1항에 있어서, 상기 장벽 금속막은 TiN 내지 Ti이 적어도 하나 이상의 단일막 내지 복합막으로 이루어진 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
  9. 제8항에 있어서, 상기 TiN는 500∼600Å, Ti는 200∼300Å으로 두께로 형성하는 것을 특징으로 하는 반도체 장치의 다층 배선을 위한 도전체 플러그 형성 방법.
KR1019980023675A 1998-06-23 1998-06-23 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법 KR100292117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980023675A KR100292117B1 (ko) 1998-06-23 1998-06-23 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023675A KR100292117B1 (ko) 1998-06-23 1998-06-23 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20000002767A KR20000002767A (ko) 2000-01-15
KR100292117B1 true KR100292117B1 (ko) 2001-07-12

Family

ID=19540470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023675A KR100292117B1 (ko) 1998-06-23 1998-06-23 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100292117B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366632B1 (ko) * 2000-10-10 2003-01-09 삼성전자 주식회사 도전층의 박리를 억제할 수 있는 반도체 소자 및 그의제조 방법
KR100399602B1 (ko) * 2001-01-12 2003-09-29 동부전자 주식회사 반도체 디바이스용 금속 배선 제조 방법

Also Published As

Publication number Publication date
KR20000002767A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR19980064089A (ko) 다공성 유전체 금속화 방법
US7521367B2 (en) FIB/RIE method for in-line circuit modification of microelectronic chips containing organic dielectric
JPH10284600A (ja) 半導体装置及びその製造方法
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
KR100292117B1 (ko) 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
CN1055788C (zh) 在半导体器件内制作内连线的方法
KR100268809B1 (ko) 반도체소자의비아콘택형성방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100997786B1 (ko) 반도체 소자 및 그의 제조방법
KR100876888B1 (ko) 반도체 소자의 배선 형성 방법
KR20040080599A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20000027820A (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR20020078885A (ko) 반도체 소자의 비어콘택 형성방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100769141B1 (ko) 반도체 소자의 제조 방법
KR100950761B1 (ko) 반도체 소자의 제조방법
KR100559560B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100685622B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100680968B1 (ko) 반도체 소자의 제조방법
KR100728965B1 (ko) 반도체 소자의 제조방법
KR20050010165A (ko) 반도체 소자의 확산 방지막 형성 방법
KR20000044863A (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR20030097493A (ko) 반도체 소자의 금속 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee