KR100997786B1 - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100997786B1
KR100997786B1 KR1020080061941A KR20080061941A KR100997786B1 KR 100997786 B1 KR100997786 B1 KR 100997786B1 KR 1020080061941 A KR1020080061941 A KR 1020080061941A KR 20080061941 A KR20080061941 A KR 20080061941A KR 100997786 B1 KR100997786 B1 KR 100997786B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
organic
diffusion barrier
layer
Prior art date
Application number
KR1020080061941A
Other languages
English (en)
Other versions
KR20100001863A (ko
Inventor
황의성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080061941A priority Critical patent/KR100997786B1/ko
Publication of KR20100001863A publication Critical patent/KR20100001863A/ko
Application granted granted Critical
Publication of KR100997786B1 publication Critical patent/KR100997786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른, 반도체 소자 및 그의 제조방법은, 비아 홀을 갖는 제1절연막과, 상기 비아 홀 표면 및 이에 인접한 제1절연막 부분 상에 형성된 확산방지막과, 상기 확산방지막 상에 비아 홀을 매립함과 아울러 상기 제1절연막 상부로 돌출되도록 형성된 금속배선과, 상기 금속배선 상에 형성된 산화방지막과, 상기 산화방지막 상에 형성된 제2절연막을 포함한다.

Description

반도체 소자 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 자세하게는, 금속배선의 저항 및 그에 따른 RC 딜레이(Delay) 시간을 감소시켜 전체 소자의 특성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.
일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 그리고, 하부 금속배선과 상부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다. 여기서, 반도체 소자의 고집적화 추세에 따라 디자인 룰(Design Rule)이 감소되면서, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있다. 이에, 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 부각되고 있는 실정이다.
상기 금속배선의 재료로서는 전기 전도도가 우수한 알루미늄(Al) 및 텅스텐(W)이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐 보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행 되고 있다.
그런데, 상기 구리의 경우, 배선 형태로 건식 식각하기가 용이하지 않기 때문에 구리로 금속배선을 형성하기 위해서 다마신(Damascene)이라는 공정 기술이 이용된다.
상기 다마신 공정을 이용한 금속배선은 층간절연막을 식각해서 다마신 패턴을 형성한 후, 상기 다마신 패턴 내에 배선용 금속막, 즉, 구리막과 같은 금속막을 매립하여 형성한다.
상기 다마신 패턴은 싱글-다마신(Single-Damascene) 공정과 듀얼-다마신(Dual-Damascene) 공정을 통해 형성되며, 상기 듀얼 다마신 공정을 적용하는 경우에는 상층 금속배선과 하층 금속배선을 연결시키기 위한 콘택 플러그를 동시에 형성할 수 있을 뿐 아니라 금속배선에 의해 발생하는 단차를 제거할 수 있어서 후속 공정을 용이하게 할 수 있다.
한편, 상기와 같은 다마신 공정을 이용하여 다층 금속배선을 형성함에 있어서, 하부 금속배선 물질로서 구리막을 적용하고 상부 금속배선 물질로서 알루미늄막을 적용하는 경우, 이종 금속 간의 접합시, 상호 확산으로 인해 고 저항 화합물이 생성될 수 있다.
따라서, 이러한 고 저항의 화합물 생성을 방지하기 위해서는 상기 구리막으로 이루어진 하부 금속배선과 알루미늄막으로 이루어진 상부 금속배선의 접촉 계면에 확산방지막(Diffusion Barrier Layer)을 형성해주어야 한다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 종래 기술의 경우 에는, 상기와 같은 다마신 공정을 이용하기 위해 형성하는 비아 홀 또는 트렌치 내에 보이드(Void) 없이 구리를 매립하기 위해 상기 구리를 두껍게 증착하기 때문에, 상기 구리를 제거하기 위한 CMP(Chemical Mechanical Polishing) 공정 수행 시, 상기 두껍게 증착된 구리의 제거를 위한 과도한 CMP 타겟(Target) 및 그에 따른 구리의 처리량(Throughput)이 감소하게 되고, 이로 인해, 상기 구리 계면에서 스크래치(Scratch)와 같은 결함(Defect)이 발생하게 된다.
게다가, 구리 배선 간을 절연시키기 위한 절연막으로 저 유전율을 갖는 절연막 사용시, 상기 저 유전 절연막이 배선의 RC 딜레이(Delay) 시간을 일정 부분 감소시킬 수 있지만, 이러한 저 유전 절연막은, 구리 배선에 대한 평탄화 공정 수행 후, 세정 공정을 위해 사용되는 세정 용액에 매우 쉽게 식각되는 성질을 갖고 있기 때문에, 상기 세정 공정 수행시, 상기 세정 용액의 식각에 의한 손실이 발생되어,배선과 배선 간의 브릿지(Bridge)를 유발할 우려가 있으므로, 사용상의 여러 가지 제약이 따르게 된다.
본 발명은 구리 금속배선을 형성하기 위한 CMP 공정 수행 시, 구리 계면에서 스크래치와 같은 결함의 발생을 방지할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
또한, 본 발명은 구리 금속배선 간을 절연시키기 위한 절연막으로서 저 유전 절연막 사용시, 그에 따른 사용상의 제약을 극복하여 저 유전 절연막을 용이하게 적용할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
본 발명에 따른 반도체 소자는, 비아 홀을 갖는 제1절연막; 상기 비아 홀 표면 및 이에 인접한 제1절연막 부분 상에 형성된 확산방지막; 상기 확산방지막 상에 비아 홀을 매립함과 아울러 상기 제1절연막 상부로 돌출되도록 형성된 금속배선; 상기 금속배선 상에 형성된 산화방지막; 및 상기 산화방지막 상에 형성된 제2절연막;을 포함한다.
상기 제1절연막은 실리콘산화막을 포함한다.
상기 확산방지막은 Ta막, TaN막, Ru막 및 TaW막 중 어느 하나 이상을 포함한다.
상기 금속배선은 구리배선을 포함한다.
상기 산화방지막은 질화규소막을 포함한다.
상기 금속배선 표면에 형성된 차폐막을 더 포함한다.
상기 차폐막은 유기 불소 화합물층, 유기 염소 화합물층, 유기 브롬 화합물 층 및 유기 요오드 화합물층 중 어느 하나를 포함한다.
상기 금속배선 표면 상에 형성된 알루미늄막을 더 포함한다.
상기 제2절연막은 2.9∼3.0의 유전상수를 갖는 저 유전 절연막을 포함한다.
상기 저 유전 절연막은 Fluorinated Silicate Glass(FSG), Hydrogensilsesquioxane(HSQ), Organofilicate Glass(OSG), Fluorinated Amorphous Carbon(FAC), Carbonated Silicate Glass(CSG), Porous Spin-On-Dielectrics(SOD) 및 Benzocyclobutene(BCB) 막 중 어느 하나 이상을 포함한다.
또한, 본 발명에 따른 반도체 소자의 형성방법은, 반도체 기판 상에 비아 홀을 갖는 제1절연막을 형성하는 단계; 상기 비아 홀 표면을 포함한 제1절연막 상에 확산방지막을 형성하는 단계; 상기 확산방지막 상에 상기 비아 홀을 노출시킴과 아울러 배선 형성 영역을 갖는 희생막을 형성하는 단계; 상기 확산방지막이 형성된 비아 홀과 상기 배선 형성 영역을 매립하는 금속배선을 형성하는 단계; 상기 희생막 및 그 하부의 확산방지막 부분을 제거하는 단계; 상기 금속배선 상에 산화방지막을 형성하는 단계; 및 상기 산화방지막 상에 제2절연막을 형성하는 단계;를 포함한다.
상기 제1절연막은 실리콘산화막으로 형성한다.
상기 확산방지막은 Ta막, TaN막, Ru막 및 TaW막 중 어느 하나 이상으로 형성한다.
상기 희생막은 전구체로서 TEOS 또는 SiH4를 이용한 산화막으로 형성한다.
상기 금속배선을 형성하는 단계는, 상기 확산방지막이 형성된 비아 홀과 상기 배선 형성 영역을 매립하도록 구리막을 증착하는 단계; 및 상기 희생막이 노출될 때까지 상기 구리막을 CMP(Chemical Mechanical Polishing) 공정으로 제거하는 단계;를 포함한다.
상기 구리막을 증착하는 단계는 전기 도금 방식으로 수행한다.
상기 구리막을 증착하는 단계 전, 상기 확산방지막 표면에 선택적으로 요오 드를 흡착시키는 단계; 및 상기 요오드가 흡착된 확산방지막 상에 유기-구리 전구체를 이용한 MOCVD 방식에 따라 구리 씨드막을 증착하는 단계;를 더 포함한다.
상기 확산방지막 표면에 선택적으로 요오드를 흡착시키는 단계는, 상기 확산방지막이 형성된 반도체 기판을 50∼300℃의 온도로 가열하는 단계; 및 상기 가열된 반도체 기판을 유기-요오드 화합물을 첨가하여 1∼10torr의 진공에서 노출시키는 단계;를 포함한다.
상기 유기-요오드 화합물은 CxHyI(x=1∼5, y=2∼10)를 포함한다.
상기 유기-구리 전구체는 Cu(hfac)(vtms) 또는 Cu(hfac)2를 포함한다.
상기 구리 씨드막을 증착하는 단계는 50∼150℃의 온도에서 수행한다.
상기 산화방지막은 질화 규소막으로 형성한다.
상기 희생막 및 그 아래의 확산방지막 부분을 제거하는 단계와, 그리고, 상기 산화방지막을 형성하는 단계 사이에, 상기 금속배선을 전처리하는 단계;를 더 포함한다.
상기 전처리는 할로겐족 원소가 포함된 할로겐-수소 화합물 또는 할로겐-유기 화합물을 사용하여 수행한다.
상기 할로겐족 원소는 불소, 염소, 브롬 및 요오드 중 어느 하나인 것을 특징으로 한다.
상기 할로겐-유기 화합물의 유기물은 알킬기, 알켄기, 알킨기, 사이클로알킬기, 사이크로알켄기 및 벤젠계 화합물 중 어느 하나인 것을 특징으로 한다.
상기 전처리는 50∼300℃의 온도에서 수행하는 것을 특징으로 한다.
상기 희생막 및 그 아래의 확산방지막 부분을 제거하는 단계와, 그리고, 상기 산화방지막을 형성하는 단계 사이에, 상기 금속배선 표면 상에만 선택적으로 알루미늄막을 증착하는 단계;를 더 포함한다.
상기 금속배선 표면 상에만 선택적으로 알루미늄막을 증착하는 단계는, 유기-알루미늄 전구체를 사용한 선택적 CVD 공정으로 수행한다.
상기 선택적 CVD 공정은 50∼300℃의 온도에서 수행한다.
상기 알루미늄막은 1∼50Å 두께로 증착한다.
상기 유기-알루미늄 전구체는 알킬-알루미늄 계열, 알콕시-알루미늄 계열, 알킬-알루미늄-하이브리드 계열, 피로리딘-알레인 계열 및 아민-알레인 계열 중 어느 하나인 것을 특징으로 한다.
상기 제2절연막은 2.9∼3.0의 유전상수를 갖는 저 유전 절연막으로 형성한다.
상기 저 유전 절연막은 Fluorinated Silicate Glass(FSG), Hydrogensilsesquioxane(HSQ), Organofilicate Glass(OSG), Fluorinated Amorphous Carbon(FAC), Carbonated Silicate Glass(CSG), Porous Spin-On-Dielectrics(SOD) 및 Benzocyclobutene(BCB) 막 중 어느 하나 이상으로 형성한다.
본 발명은 구리 금속배선을 적용한 반도체 소자의 제조 시, 비아 홀을 갖는 절연막 상에 트렌치와 같은 배선 형성 영역을 갖는 희생막을 형성한 다음, 상기 트 렌치 및 비아 홀을 구리막으로 매립하고, 상기 희생막을 제거하여 구리 금속배선을 상기 절연막 상부로 돌출되도록 형성한 다음, 상기 돌출된 구리 금속배선 간을 절연시키기 위한 절연막으로 저 유전 절연막을 형성함으로써, 보이드의 발생을 방지하고자 절연막 상부로 두껍게 증착된 구리의 제거를 위한 CMP 공정 수행 시 구리 계면에서 유발되는 스크래치와 같은 결함의 발생을 방지할 수 있음과 아울러, 구리 처리량(Throughput)을 향상시킬 수 있다.
또한, 본 발명은 구리 금속배선 형성 후, 상기 구리 금속배선 간을 절연시키기 위해 저 유전 절연막을 형성함으로써, 종래의 듀얼 다마신 공정에 의한 세정 공정을 위해 사용되는 세정 용액에 상기 저 유전 절연막이 식각되는 것을 방지할 수 있으므로, 배선과 배선 간의 브릿지를 방지할 수 있음과 아울러, 저 유전 절연막을 용이하게 적용할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 실시예에 따른 반도체 소자(100)는, 하부 금속배선(104)을 갖는 반도체 기판(102) 상에 상기 하부 금속배선(104)과 전기적으로 연결됨과 아울러, 상기 하부 금속배선(104)의 일부분을 노출시키는 비아 홀(V)을 갖는 제1절연막(105)이 형성된다.
상기 제1절연막(105)은 실리콘산화막으로 이루어진다.
상기 비아 홀(V) 표면 및 이에 인접한 제1절연막(105) 부분 상에는 Ta막, TaN막, Ru막 및 TaW막 중 어느 하나 이상을 포함하는 확산방지막(108) 및 구리 씨드막(110a)이 순차적으로 형성되며, 상기 구리 씨드막(110a)을 포함한 확산방지막(108) 상에는, 상기 비아 홀(V)을 매립함과 아울러 상기 제1절연막(105) 상부로 돌출되며 구리배선으로 이루어진 상부 금속배선(110)이 형성된다.
상기 구리 배선으로 이루어진 상부 금속배선(110) 및 제1절연막(105) 상에는 질화규소막으로 이루어진 산화방지막(112)이 형성되며, 상기 산화방지막(112) 상에는 상기 상부 금속배선(110)을 덮도록 2.9∼3.0의 유전상수를 갖는 저 유전 절연막과 같은 제2절연막(114)이 형성된다.
여기서, 상기 저 유전 절연막은 Fluorinated Silicate Glass(FSG), Hydrogensilsesquioxane(HSQ), Organofilicate Glass(OSG), Fluorinated Amorphous Carbon(FAC), Carbonated Silicate Glass(CSG), 제로젤과 같은 Porous Spin-On-Dielectrics(SOD) 및 Benzocyclobutene(BCB) 막 중 어느 하나 이상으로 이루어진다.
또한, 상기 구리로 이루어진 상부 금속배선(110) 표면에는 상기 상부 금속배선의 구리막과 상기 산화방지막 간의 전자의 이동을 방지하기 위한 차폐막(113)으로써 유기 브롬 화합물 층 또는 알루미늄막이 형성된다,
여기서, 미 설명된 도면 부호 106은 식각정지막을 나타낸다.
구체적으로, 도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 제 조방법을 설명하기 위해 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 하부에 게이트 및 캐패시터와 같은 구조물(도시안됨)이 구비된 반도체 기판(102) 내에 하부 금속배선(104)을 형성하고, 상기 하부 금속배선(104) 상에 식각정지막(106) 및 제1절연막(105)을 차례로 형성한다.
상기 제1절연막(105)은 실리콘산화막으로 형성한다.
도 2b를 참조하면, 상기 제1절연막(105) 및 식각정지막(106)을 식각하여 상기 제1절연막(105) 내에 상기 하부 금속배선(104)과 전기적으로 연결됨과 아울러, 상기 하부 금속배선(104)을 일부분 노출시키는 비아 홀(V)을 형성한다.
그런 다음, 상기 비아 홀(V) 표면을 포함한 제1절연막(105) 상에 Ta막, TaN막, Ru막 및 TaW막 중 어느 하나 이상으로 이루어진 확산방지막(108)을 형성한다.
도 2c를 참조하면, 상기 확산방지막(108)이 형성된 반도체 기판(102) 상에 희생막(109)을 형성하고, 상기 희생막(109)을 식각하여 상기 희생막(109) 내에 상기 비아 홀(V)을 노출시키는 트렌치와 같은 배선 형성 영역(T)을 형성한다.
여기서, 상기 희생막(109)은 전구체로서 TEOS 또는 SiH4를 이용한 산화막으로 형성하는 것이 바람직하다.
그런 다음, 상기 확산방지막(108) 표면을 50∼300℃의 온도에서 유기-요오드 화합물에 노출시켜 상기 확산방지막(108) 표면에만 선택적으로 요오드를 흡착시킨다.
이때, 상기 유기-요오드 화합물 노출에 의한 요오드의 흡착은 상기 확산방지 막이 형성된 반도체 기판을 50∼300℃의 온도로 가열하는 단계 후, 상기 가열된 반도체 기판을 유기-요오드 화합물을 첨가하여 1∼10torr의 진공에서 노출시키는 단계를 통해 형성한다.
여기서, 상기 유기-요오드 화합물은 CxHyI(x=1∼5, y=2∼10)로 이루어진다.
이어서, 상기 요오드가 흡착된 확산방지막(108)을 포함하는 반도체 기판(102)에 대해 50∼150℃의 온도에서 유기-구리 전구체를 이용한 MOCVD 방식으로 상기 확산방지막(108) 표면에만 선택적으로 구리 씨드막(110a)을 증착한다.
상기 유기-구리 전구체는 Cu(hfac)(vtms) 또는 Cu(hfac)2로 형성한다.
도 2d를 참조하면, 상기 구리 씨드막(110a)이 증착된 상기 확산방지막(108) 상에 상기 비아 홀(V)과 상기 배선 형성 영역(T)을 매립하도록 구리막(110b)을 전기 도금 방식을 이용하여 증착한다.
이때, 상기 구리막(110b)을 상기 비아 홀(V) 및 상기 배선 형성 영역(T) 내에 매립시, 상기 확산방지막(108) 표면에 증착된 구리 씨드막(110a)에 의해 구리 씨드막(110a)이 증착된 부분부터 상기 구리막(110b)이 증착이 되므로, 종래에 비해 구리막(110b)을 절연막 상부로 두껍게 증착하지 않아도 된다.
도 2e를 참조하면, 상기 희생막(109) 상부에 형성된 구리막(110b)을 제거하기 위해 상기 구리막(110b)을 상기 희생막(109)이 노출될 때까지 CMP(Chemical Mechanical Polishing) 공정으로 제거하여 구리 배선으로 이루어진 상부 금속배선(110)을 형성한다.
도 2f를 참조하면, 상기 희생막 및 그 아래의 확산방지막(108) 부분을 상기 제1절연막(105)이 노출될때까지 제거한다.
그런 다음, 상기 희생막 및 확산방지막이 제거되고 상기 제1절연막(105) 상부로 돌출된 상기 상부 금속배선(110)의 표면에, 후속의 산화방지막과의 전자 이동을 방지하기 위해 전처리하여 유기 불소 화합물층, 유기 염소 화합물층, 유기 브롬 화합물층 및 유기 요오드 화합물층으로 이루어진 차폐막(113)을 형성한다.
여기서, 상기 상부 금속배선(110)의 전처리는 50∼300℃의 온도에서 할로겐족 원소가 포함된 할로겐-수소 화합물 또는 할로겐-유기 화합물을 사용하여 수행하는 것이 바람직하다.
상기 할로겐족 원소는 불소, 염소, 브롬 및 요오드 중 어느 하나로 형성하며, 상기 할로겐-유기 화합물의 유기물은 알킬기, 알켄기, 알킨기, 사이클로알킬기, 사이크로알켄기 및 벤젠계 화합물 중 어느 하나로 형성한다.
한편, 상기와 같이 상부 금속배선(110)과 후속의 산화방지막과의 전자 이동을 방지하기 위해 형성하는 차폐막(113) 이외에, 상기 상부 금속배선(110)의 표면에 유기-알루미늄 전구체를 사용하는 선택적 CVD 공정으로 알루미늄막을 증착하여 차폐막(113)으로 적용할 수 있다.
여기서, 상기 유기-알루미늄 전구체는 알킬-알루미늄 계열과, 알콕시-알루미늄 계열, 알킬-알루미늄-하이브리드 계열, 피로리딘-알레인 계열 및 아민-알레인 계열 중 어느 하나를 사용한다. 상기 알킬-알루미늄 계열의 유기-알루미늄 전구체는, 예컨대, 트리-이소부틸-알루미늄을 포함하며, 상기 알킬-알루미늄-하이브리드 계열의 유기-알루미늄 전구체는, 예컨대, 디-메틸 알루미늄 하이브리드(DMAH)를 포함한다.
이때, 상기 선택적 CVD 공정은 50∼300℃의 온도에서 수행하며, 상기 알루미늄막은 1∼50Å 두께로 증착한다.
도 2g를 참조하면, 상기 차폐막(113)이 형성된 상부 금속배선(110)을 포함하는 제1절연막(105) 상에 질화규소막으로 이루어진 산화방지막(112)을 형성한다.
그런 다음, 상기 산화방지막(112) 상에 상기 상부 금속배선(110)들 간의 절연을 위해 2.9∼3.0의 유전상수를 갖는 저 유전 절연막으로 이루어진 제2절연막(114)을 형성하여 본 발명의 실시예에 따른 반도체 소자(100)를 완성한다.
상기 저 유전 절연막은 Fluorinated Silicate Glass(FSG), Hydrogensilsesquioxane(HSQ), Organofilicate Glass(OSG), Fluorinated Amorphous Carbon(FAC), Carbonated Silicate Glass(CSG), Porous Spin-On-Dielectrics(SOD) 및 Benzocyclobutene(BCB) 막 중 어느 하나 이상으로 형성한다.
전술한 바와 같이 본 발명은, 상기와 같이 비아 홀을 갖는 절연막 상에 트렌치와 같은 배선 형성 영역을 갖는 희생막을 형성한 다음, 상기 트렌치 및 비아 홀을 구리막으로 매립하고, 상기 희생막을 제거하여 구리 금속배선을 상기 절연막 상부로 돌출되도록 형성한 다음, 상기 돌출된 구리 금속배선 간을 절연시키기 위한 절연막으로 저 유전 절연막을 형성함으로써, 종래의 비아 홀 또는 트렌치 내에 보이드 없이 구리를 매립하기 위해 두껍게 증착된 구리의 제거를 위한 CMP 공정 수행 시 구리 계면에서 유발되는 스크래치와 같은 결함의 발생을 방지함과 아울러, 구리 처리량을 향상시킬 수 있다.
또한, 상기와 같이 희생막을 이용하여 돌출된 구리 금속배선을 형성하고, 상 기 구리 금속배선 간을 저 유전 절연막으로 절연시킴으로써, 종래의 듀얼 다마신 공정에 의한 세정 공정을 위해 사용되는 세정 용액에 상기 저 유전 절연막이 식각되는 것을 방지할 수 있으므로, 배선과 배선 간의 브릿지를 방지할 수 있음과 아울러, 저 유전 절연막을 용이하게 적용할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위해 도시한 단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 공정별 단면도.

Claims (34)

  1. 비아 홀을 갖는 제1절연막;
    상기 비아 홀 표면 및 이에 인접한 제1절연막 부분 상에 형성된 확산방지막;
    상기 확산방지막 상에 비아 홀을 매립함과 아울러 상기 제1절연막 상부로 돌출되도록 형성된 금속배선;
    상기 금속배선의 표면 상에 형성된 차폐막;
    상기 차폐막 및 상기 제1절연막 상에 형성된 산화방지막; 및
    상기 산화방지막 상에 형성된 제2절연막;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제1절연막은 실리콘산화막을 포함하는 것을 특징으로 하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 확산방지막은 Ta막, TaN막, Ru막 및 TaW막 중 어느 하나 이상을 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 금속배선은 구리배선을 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제 1 항에 있어서,
    상기 산화방지막은 질화규소막을 포함하는 것을 특징으로 하는 반도체 소자.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 차폐막은 유기 불소 화합물층, 유기 염소 화합물층, 유기 브롬 화합물 층, 유기 요오드 화합물층 및 알루미늄막 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 제2절연막은 2.9∼3.0의 유전상수를 갖는 저 유전 절연막을 포함하는 것을 특징으로 하는 반도체 소자.
  10. 제 9 항에 있어서,
    상기 저 유전 절연막은 Fluorinated Silicate Glass(FSG), Hydrogensilsesquioxane(HSQ), Organofilicate Glass(OSG), Fluorinated Amorphous Carbon(FAC), Carbonated Silicate Glass(CSG), Porous Spin-On-Dielectrics(SOD) 및 Benzocyclobutene(BCB) 막 중 어느 하나 이상을 포함하는 것을 특징으로 하는 반도체 소자.
  11. 반도체 기판 상에 비아 홀을 갖는 제1절연막을 형성하는 단계;
    상기 비아 홀 표면을 포함한 제1절연막 상에 확산방지막을 형성하는 단계;
    상기 확산방지막 상에 상기 비아 홀을 노출시킴과 아울러 배선 형성 영역을 갖는 희생막을 형성하는 단계;
    상기 확산방지막이 형성된 비아 홀과 상기 배선 형성 영역을 매립하는 금속배선을 형성하는 단계;
    상기 희생막 및 그 하부의 확산방지막 부분을 제거하는 단계;
    상기 금속배선의 표면 상에 차폐막을 형성하는 단계;
    상기 차폐막 및 제1절연막 상에 산화방지막을 형성하는 단계; 및
    상기 산화방지막 상에 제2절연막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 제1절연막은 실리콘산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 11 항에 있어서,
    상기 확산방지막은 Ta막, TaN막, Ru막 및 TaW막 중 어느 하나 이상으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 11 항에 있어서,
    상기 희생막은 전구체로서 TEOS 또는 SiH4를 이용한 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 11 항에 있어서,
    상기 금속배선을 형성하는 단계는,
    상기 확산방지막이 형성된 비아 홀과 상기 배선 형성 영역을 매립하도록 구리막을 증착하는 단계; 및
    상기 희생막이 노출될 때까지 상기 구리막을 CMP(Chemical Mechanical Polishing) 공정으로 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제 15 항에 있어서,
    상기 구리막을 증착하는 단계는 전기 도금 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 구리막을 증착하는 단계 전,
    상기 확산방지막 표면에 선택적으로 요오드를 흡착시키는 단계; 및
    상기 요오드가 흡착된 확산방지막 상에 유기-구리 전구체를 이용한 MOCVD 방식에 따라 구리 씨드막을 증착하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 17 항에 있어서,
    상기 확산방지막 표면에 선택적으로 요오드를 흡착시키는 단계는,
    상기 확산방지막이 형성된 반도체 기판을 50∼300℃의 온도로 가열하는 단계; 및
    상기 가열된 반도체 기판을 유기-요오드 화합물을 첨가하여 1∼10torr의 진공에서 노출시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 18 항에 있어서,
    상기 유기-요오드 화합물은 CxHyI(x=1∼5, y=2∼10)를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 17 항에 있어서,
    상기 유기-구리 전구체는 Cu(hfac)(vtms) 또는 Cu(hfac)2를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 17 항에 있어서,
    상기 구리 씨드막을 증착하는 단계는 50∼150℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 11 항에 있어서,
    상기 산화방지막은 질화 규소막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  23. 제 11 항에 있어서,
    상기 차폐막은, 상기 금속배선의 표면을 전처리하여 유기 불소 화합물층, 유기 염소 화합물층, 유기 브롬 화합물층 및 유기 요오드 화합물층 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  24. 제 23 항에 있어서,
    상기 전처리는 할로겐족 원소가 포함된 할로겐-수소 화합물 또는 할로겐-유기 화합물을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  25. 제 24 항에 있어서,
    상기 할로겐족 원소는 불소, 염소, 브롬 및 요오드 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  26. 제 24 항에 있어서,
    상기 할로겐-유기 화합물의 유기물은 알킬기, 알켄기, 알킨기, 사이클로알킬기, 사이크로알켄기 및 벤젠계 화합물 중 어느 하나인 것을 특징으로 반도체 소자의 제조방법.
  27. 제 23 항에 있어서,
    상기 전처리는 50∼300℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  28. 제 11 항에 있어서,
    상기 차폐막은 알루미늄막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  29. 제 28 항에 있어서,
    상기 알루미늄막은, 유기-알루미늄 전구체를 사용한 선택적 CVD 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  30. 제 29 항에 있어서,
    상기 선택적 CVD 공정은 50∼300℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  31. 제 28 항에 있어서,
    상기 알루미늄막은 1∼50Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
  32. 제 29 항에 있어서,
    상기 유기-알루미늄 전구체는 알킬-알루미늄 계열, 알콕시-알루미늄 계열, 알킬-알루미늄-하이브리드 계열, 피로리딘-알레인 계열 및 아민-알레인 계열 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  33. 제 11 항에 있어서,
    상기 제2절연막은 2.9∼3.0의 유전상수를 갖는 저 유전 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  34. 제 33 항에 있어서,
    상기 저 유전 절연막은 Fluorinated Silicate Glass(FSG), Hydrogensilsesquioxane(HSQ), Organofilicate Glass(OSG), Fluorinated Amorphous Carbon(FAC), Carbonated Silicate Glass(CSG), Porous Spin-On-Dielectrics(SOD) 및 Benzocyclobutene(BCB) 막 중 어느 하나 이상으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020080061941A 2008-06-27 2008-06-27 반도체 소자 및 그의 제조방법 KR100997786B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080061941A KR100997786B1 (ko) 2008-06-27 2008-06-27 반도체 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061941A KR100997786B1 (ko) 2008-06-27 2008-06-27 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20100001863A KR20100001863A (ko) 2010-01-06
KR100997786B1 true KR100997786B1 (ko) 2010-12-02

Family

ID=41812117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061941A KR100997786B1 (ko) 2008-06-27 2008-06-27 반도체 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100997786B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930625B2 (en) 2018-09-07 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US12009350B2 (en) 2018-09-07 2024-06-11 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685590B1 (ko) * 2004-12-27 2007-02-22 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100792398B1 (ko) * 2006-07-26 2008-01-08 주식회사 유진테크 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685590B1 (ko) * 2004-12-27 2007-02-22 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100792398B1 (ko) * 2006-07-26 2008-01-08 주식회사 유진테크 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930625B2 (en) 2018-09-07 2021-02-23 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US11626393B2 (en) 2018-09-07 2023-04-11 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US12009350B2 (en) 2018-09-07 2024-06-11 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
KR20100001863A (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
US9219036B2 (en) Interconnect structure for semiconductor devices
KR100702549B1 (ko) 반도체 인터커넥트 구조 상의 금속층 증착 방법
TWI660457B (zh) 具有減少低-k介電質損壞的鑲嵌結構之製程
US7396759B1 (en) Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US20060163746A1 (en) Barrier structure for semiconductor devices
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
KR20040052345A (ko) 반도체 소자 제조방법
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
US7253097B2 (en) Integrated circuit system using dual damascene process
KR100519169B1 (ko) 반도체 소자의 금속배선 형성방법
US7256499B1 (en) Ultra low dielectric constant integrated circuit system
KR100997786B1 (ko) 반도체 소자 및 그의 제조방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
US7485578B2 (en) Semiconductor device
KR100292117B1 (ko) 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법
KR20020090441A (ko) 반도체 소자의 구리배선 형성방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100772252B1 (ko) 구리 배선의 제조 방법
KR20020053609A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR20080088966A (ko) 반도체 소자의 제조방법
KR20080002489A (ko) 반도체 소자의 금속배선 형성방법
KR20080057941A (ko) 부식 방지를 위한 구리배선 구조
KR20040054142A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee