KR100792398B1 - 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법 - Google Patents

싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법 Download PDF

Info

Publication number
KR100792398B1
KR100792398B1 KR1020060070336A KR20060070336A KR100792398B1 KR 100792398 B1 KR100792398 B1 KR 100792398B1 KR 1020060070336 A KR1020060070336 A KR 1020060070336A KR 20060070336 A KR20060070336 A KR 20060070336A KR 100792398 B1 KR100792398 B1 KR 100792398B1
Authority
KR
South Korea
Prior art keywords
gas
film
delete delete
thermal
oxide film
Prior art date
Application number
KR1020060070336A
Other languages
English (en)
Inventor
엄평용
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to KR1020060070336A priority Critical patent/KR100792398B1/ko
Application granted granted Critical
Publication of KR100792398B1 publication Critical patent/KR100792398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 디바이스의 고집적화에 따른 디자인 축소와 이에 따른 저 저항 금속 배선막 사용이 요구되며, 특히 금속 배선막 중 텅스텐 배선막의 개발이 이루어지고 제품에 적용함으로써 저 저항 특성으로 인하여 소자의 동작 속도를 증가시키는 핵심적인 기술로 소자기술에 적용 중이거나 혹은 개발 중에 있다.
본 발명은 상기 금속배선막 이후 공정에 사용하는 열에너지를 이용한 박막 증착기술에 있어서 싱글챔버(Single chamber)방식의 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition)방식을 이용하여 텅스텐 배선막의 산화를 방지하는 산화방지막을 암모니아 가스를 이용하여 실리콘 산화막 또는 실리콘 질화막을 제조하는 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조장치 및 그 방법에 관한 것이다.
싱글챔버, 텅스텐 배선막, 산화막, 질화막, 박막증착

Description

싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조장치 및 그 방법{Oxide film manufacturing device using CVD apparatus in a single wafer chamber type and Method thereof}
도 1은 본 발명에 따른 실리콘 산화방지막 증착장치를 도시한 전체구성도,
도 2는 본 발명에 따른 웨이퍼에서 열 산화막 혹은 질화막 증착을 하는 프로세스 챔버 및 모듈을 도시한 구성도,
도 3은 본 발명에 따른 웨이퍼에 텅스텐 산화 현상을 도시한 측단면 작용상태도,
도 4는 본 발명에 따른 웨이퍼에 텅스텐 산화를 방지하는 산화방지막을 증착시킨 것을 도시한 측단면 작용상태도.
<도면의 주요부분에 대한 부호의 설명>
101: 로더 부위 102: 로드블락 103: 트랜스퍼 모듈
104: 프로세스 챔버 110,120: 슬릿밸브 200: 챔버
201: 반응가스 202: 챔버 리드 203: 샤워헤드
204: 챔버 바디 205: 히터 206: 바라트론 게이지
207: 컨벡트론 게이지 208: 앵글 밸브 209: 게이트 밸브
210: 건식 펌프 211: 배기관 301: 산화막
302: 배선막 303: 텅스텐 나이이트라이드 304: 텅스텐
305: 산화방지막
본 발명은 반도체 디바이스의 고집적화에 따른 금속배선막 이후 공정에 사용하는 열에너지를 이용한 박막 증착기술에 있어서 싱글챔버(Single chamber)방식의 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition)방식을 이용하여 텅스텐 배선막의 산화를 방지하는 산화방지막인 실리콘 산화막 또는 실리콘 질화막 제조장치 및 이를 이용한 방법에 관한 것이다.
열 공정 산화막 혹은 질화막 형성 시 가장 중요한 요소로 반응 소스가스의 선정 및 장비 타입에 있다.
종형 로 형식으로 저압 열 공정 화학기상 증착 방식으로 박막을 형성하는 기술이 일반적인 형태이지만 높은 공정온도와 장기간의 공정시간이 요구되며 과도한 열 노출로 인하여 메탈배선의 변형, 전기적 특성저하, 주입된 불순물의 재확산 등의 소자적인 문제와 대용량 웨이퍼 공정진행에 의하여 동일 웨이퍼 영역별 및 웨이퍼간의 가스 분압 차이에 의한 열 산화막 의 두께 불 균일 이 발생하며, 트랜지스터 공정의 스페이서 공정에 적용 시 문턱전압차이를 유발하여 소자의 전기적 특성저하의 요인으로 작용하기도 한다.
플라즈마 방식을 이용한 강화 플라즈마 씨브이디 형(Plasma Enhanced CVD type)의 경우 전극배선 간의 절연막으로 사용이 일반화되어 있으며, 플라즈마 공정의 경우 일정한 에프알 파워 덴서티(FR Power Density)와 300~500 ℃의 저온 공정으로 침적이 가능하며 하부패턴의 구조가 영역별 표면적 차이가 없는 공정에서는 플라즈마 방식의 증착 기술도 효과적으로 사용할 수 있다.
그러나, 단차가 형성된 상태에서 영역별 표면적 차이가 있는 구조에서 패턴 영역별 균일한 두께가 요구되는 산화막 증착 혹은 질화막 증착 공정에서는 패턴 영향성에 의존한 증착 특성(로딩 이팩트 ,스텝 커버리지) 효율이 저하되며 사용에 한계가 있는 공정 조건을 갖는 문제점이 있었다.
최근의 기술로 개발중이거나 개발 완료되어 사용되는 공정으로 원자 층 증착(ALD: Atomic Layer Deposition) 기술이 있다.
그러나, 원자 층 증착 기술은 다양한 가스를 순차적으로 주입해 웨이퍼 위에 박막을 형성하는 기술로 사용 공정온도는 100~ 600 ℃정도의 저온 공정으로 상기 플라즈마 공정에서 문제가 되고 있는 표면적 차이가 있는 공정에서 패턴 영역별 균일한 두께가 요구되는 산화막 공정 혹은 기타 절연막 등에 사용이 가능하지만 반응속도가 느리고, 낮은 온도에서 박막을 형성하기 때문에 박막 특성이 떨어지는 단점을 갖는 문제점이 있다.
이를 해소하기 위해, 싱글 웨이퍼 챔버 타입의 장치를 이용하여 열분해 방식을 이용한 저압 열화학 기상 증착( Low Pressure Chemical Vapor Deposition)하는 기술이 있으나, 텅스텐 배선막이 고온에 노출되어 있는 상태에서 대기에 존재하는 산소 혹은 산화막 공정에서 사용하는 산화제 소스가스에 의하여 텅스텐 산화가 일 어나는 문제점이 있었다.
이때, 텅스텐 배선막이 노출된 상태에서 산화막 증착 시 산화를 방지하는 방법으로 종래에는 기존의 종형 로 방식으로 대기 중에 존재하는 산소의 농도를 감소시키기 위하여 진공 로드럭(Vacuum Load Lock) 혹은 질소로드럭(N2 Load Lock) 방식으로 웨이퍼 (Wafer)를 로딩한 후 산화막 증착 전 텅스텐이 표면 혹은 측면이 노출된 구조에서 암모니아(NH3)가스를 처리하여 산화 방지막을 형성한 후 실리콘 산화막을 증착하는 기술이 일반적이다.
그러나, 종형 로 방식에서 웨이퍼(Wafer)가 고온의 종형 로에 로딩하는 과정에서 대기 중에 존재하는 산소 농도를 감소시키는 방식에는 대용량 챔버 구조상 한계가 존재하는 문제점이 있었고 이를 위해 싱글 웨이퍼방식(Wafer type)의 장치에서 대기 중에 존재하는 산소의 농도를 감소시키는 방법이 효과적이다.
또한, 산화막 증착 전 산화 방지막 형성을 목적으로 암모니아 가스를 처리하는 과정에서 종형 로의 경우 저압 장시간 처리 시간이 필요하며 이는 암모니아 가스를 처리하는 과정에서 수소분자 혹은 원자가 게이트 산화막 계면으로 확산되어 원하지 않는 산화막 특성저하의 요인으로 작용할 수 있다.
이때, 단차가 형성된 상태에서 영역별 표면적 차이가 있는 구조에서 패턴 영역별 균일한 두께가 요구되는 박막 증착 시 기존 종형 로 방식의 열화학 방식기술이 일반적인 기술이지만 우수한 박막특성에도 불구하고 메탈 배선막인 텅스텐 증착 이후 공정에 필요한 실리콘 산화막 증착 혹은 실리콘 질화막 증착 공정에서는 상기 언급한 높은 공정온도와 장시간 공정에 의한 열 노출 과다 현상으로 메탈 배 선막의 열화 혹은 산화에 취약한 문제점이 있었다.
이상과 같이, 본 발명은 싱글챔버방식의 화학 기상 증착방식을 이용하여 금속 배선막인 텅스텐이 노출되어 있는 상태에서 열 공정 실리콘 산화막 혹은 실리콘 질화막 등을 증착하는 과정에서 산화분위기에 노출되어 텅스텐 배선막의 산화가 발생하여 텅스텐 배선막의 공정 적용에 심각한 문제점을 해소하기 위해, 본 발명은 텅스텐 배선막이 상부 표면 전면 혹은 상부표면 및 측벽 혹은 측벽 일부 노출 등 텅스텐이 노출되어 있는 상태에서 열 공정을 이용한 산화방지막인 실리콘 산화막 혹은 실리콘 질화막의 증착 시 텅스텐 배선막이 고온에서 상기 박막 증착 전, 후에 발생하는 산화를 방지하여 텅스텐 배선막 제품의 신뢰성을 향상시키는 것을 그 목적하는 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조장치 및 그 방법을 제공하는데 있다.
하부에 상온 상압에서 웨이퍼를 로딩하는데 필요한 웨이퍼 로더 부위와, 상기 로더 부위의 상부에 상압에서 진공상태로 압력 조절하는 로드블락과, 상기 로드블락의 상부에 로딩된 웨이퍼를 전송되는 트랜스퍼 모듈과, 상기 로드블락과 트랜스퍼 모듈 사이에 트랜스퍼 모듈이 설정압력에 도달하면 로드블락과 트랜스퍼 모듈을 분리 연결하는 슬릿밸브와, 상기 트랜스퍼 모듈의 외둘레에 웨이퍼에 박막 증착을 위한 다수개의 프로세스 챔버와, 상기 트랜스퍼 모듈과 프로세스 챔버 사이에 프로세스 챔버가 설정압력에 도달하면 트랜스퍼 모듈과 프로세스 챔버를 분리 연결 하는 슬릿밸브로 구성하여 텅스텐 배선막의 산화를 방지하고; 상기 트랜스퍼 모듈과 프로세스 챔버는, 외부에서 공급되는 반응가스와, 상기 반응가스가 공급받는 챔버 리드와, 상기 챔버 리드의 하부에 분리가 가능하도록 오링 실링방식으로 외부공기의 유입을 방지하는 챔버 바디로 구성된 챔버로 구성되되; 상기 챔버의 내부에 웨이퍼가 안착 되도록 형성된 샤워헤드와, 상기 샤워헤드의 하부에 열원을 공급하는 히터가 형성되고, 상기 챔버의 일측에 챔버 내에 일정한 압력을 제어하도록 순차적으로 형성된 바라트론 게이지와 컨벡트론 게이지 및 앵글밸브가 형성되며, 상기 앵글 밸브의 일측에 챔버를 상압으로 유지하기 위해 열림 또는 닫힘 방식으로 형성된 게이트 밸브가 형성되며, 상기 게이트 밸브의 일측에 챔버를 고진공 상태를 이루기 위해 형성된 건식 펌프가 형성되며, 상기 건식 펌프의 일측에 챔버에서 발생하는 잔류가스 또는 프로세스 챔버에 유입된 모든 가스를 배출하는 배기관이 형성된 것을 특징으로 한다.
또한, 하부에 상온 상압에서 웨이퍼를 로딩하는데 필요한 웨이퍼 로더 부위와, 상기 로더 부위의 상부에 상압에서 진공상태로 압력 조절하는 로드블락과, 상기 로드블락의 상부에 로딩된 웨이퍼를 전송되는 트랜스퍼 모듈과, 상기 로드블락과 트랜스퍼 모듈 사이에 트랜스퍼 모듈이 설정압력에 도달하면 로드블락과 트랜스퍼 모듈을 분리 연결하는 슬릿밸브와, 상기 트랜스퍼 모듈의 외둘레에 웨이퍼에 박막 증착을 위한 다수개의 프로세스 챔버와, 상기 트랜스퍼 모듈과 프로세스 챔버 사이에 프로세스 챔버가 설정압력에 도달하면 트랜스퍼 모듈과 프로세스 챔버를 분리 연결하는 슬릿밸브로 구성하여 텅스텐 배선막의 산화를 방지하고; 상기 트랜스 퍼 모듈과 프로세스 챔버는, 외부에서 공급되는 반응가스와, 상기 반응가스가 공급받는 챔버 리드와, 상기 챔버 리드의 하부에 분리가 가능하도록 오링 실링방식으로 외부공기의 유입을 방지하는 챔버 바디로 구성된 챔버로 구성되되; 상기 챔버의 내부에 웨이퍼가 안착되도록 형성된 샤워헤드와, 상기 샤워헤드의 하부에 열원을 공급하는 히터가 형성되고, 상기 챔버의 일측에 챔버 내에 일정한 압력을 제어하도록 순차적으로 형성된 바라트론 게이지와 컨벡트론 게이지 및 앵글밸브가 형성되며, 상기 앵글밸브의 일측에 챔버를 상압으로 유지하기 위해 열림 또는 닫힘 방식으로 형성된 게이트 밸브가 형성되며, 상기 게이트 밸브의 일측에 챔버를 고진공 상태를 이루기 위해 형성된 건식 펌프가 형성되며, 상기 건식 펌프의 일측에 챔버에서 발생하는 잔류가스 또는 프로세스 챔버에 유입된 모든 가스를 배출하는 배기관이 형성된 장치를 이용하여, 상기 텅스텐 배선막의 산화를 방지하기 위해 암모니아 가스를 처리하여 실리콘 산화막 또는 실리콘 질화막으로 이루어진 산화방지막을 구성하기 위해서는, 상기 암모니아 가스의 열분해 온도를 500℃~800℃로 하고, 상기 암모니아 가스의 사용 유량을 0~20 SLM로 하며; 상기 암모니아 처리 시 공정압력을 10 mTorr~350 Torr로 하며; 상기 암모니아 가스의 처리 시간을 0~200초로 하는 것을 특징으로 한다.
이때, 상기와 같은 암모니아 처리 후 열 공정을 이용하여 열 산화막을 증착하여 실리콘 산화막을 형성하기 위해서는, 상기 실리콘 산화막을 형성하는 열 산화막을 증착하는 조건을 SiH4 가스와 N2O 가스 또는 DCS 가스와 N2O 가스를 이용하고; 증착 온도를 500~800℃로 하며; 증착 압력을 1~350 Torr로 하며; SiH4 가스의 유량을 1.0~ 500 SCCM로 하며; DCS 가스의 유량을 1.0~ 500 SCCM로 하며; N2O 가스의 유량을 100~20000 SCCM로 하는 것을 특징으로 한다.
또한, 상기와 같은 암모니아 처리 후 열 공정을 이용하여 열 질화막(Si3N4)을 증착하여 실리콘 질화막을 형성하기 위해서는, 상기 실리콘 질화막을 형성하는 열 질화막을 증착하는 조건을 SiH4 가스와 NH3 가스 또는 DCS 가스와 NH3 가스를 이용하고; 증착 온도를 500~800℃로 하며; 증착 압력을 1~350 Torr로 하며; SiH4 가스의 유량을 1.0~500 SCCM로 하며; DCS 가스의 유량을 1.0~500 SCCM로 하며; NH3 가스의 유량을 100~20000 SCCM로 하는 것을 특징으로 한다.
그리고, 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조방법에서 상기 대기 중의 산소농도를 감소시키기 위하여 대기압 상태로 웨이퍼를 로딩한 후 로드블락의 압력을 10 mTorr ~ 100 mTorr로 감압하여 공급하고; 상기 로드블락에서 트랜스퍼 모듈로 웨이퍼 전송 시 트랜스퍼 모듈의 압력을 10 mTorr ~ 1000 mTorr로 하며; 상기 트랜스퍼 모듈에서 프로세스 챔버로 웨이퍼 전송 시 프로세스 챔버(104) 압력을 5 mTorr ~ 500 mTorr로 하는 것을 특징으로 한다.
본 발명은 싱글 웨이퍼 챔버(Single Wafer Chamber)방식의 화학기상증착(CVD)장치를 이용한 실리콘 산화막 또는 질화막으로 이루어진 산화방지막을 증착하여 제조하는 장치 및 그 방법에 관한 것이다.
이를 위해, 본 발명은 싱글 웨이퍼 챔버 방식의 저압 열화학 기상 증착 공정 조건으로 실리콘 산화막 또는 실리콘 질화막을 증착하고 한다.
일반적인 메모리제품의 게이트 전극으로는 인(Phosphorus)이 주입된 실리콘 배선막 혹은 전기 저항을 낮추기 위하여 인이 주입된 실리콘에 텅스텐 실리사이드(WSix)를 증착한 배선막을 사용한다.
이때, 반도체 소자의 집적도 증가로 인한 회로선폭이 좁아지면서 요구되는 기술이 메탈 배선막을 사용함으로써, 저 저항 특성에 의한 소자의 동작속도를 증가시켜 소자의 고집적화를 이룰 수가 있다.
이러한 기술을 이용하여 메모리 제품의 게이트 전극용으로 텅스텐 배선막이 개발 중에 있으며 상용화 단계에 있다.
그러나, 저 저항 물질의 장점에도 불구하고 텅스텐은 산화분위기에 노출되면 쉽게 산화가 이루어져 공정진행상에 산화방지기술이 필요하다.
특히, 고온 열 노출 조건에서는 산화속도가 증가하여 텅스텐 산화를 방지하는 기술이 요구되고 있다.
이에, 본 발명은 상기에 언급했듯이 텅스텐 공정 이후에 열에너지를 이용한 실리콘 산화막 형성 혹은 질화막 형성시 텅스텐 산화를 방지하는 제조장치 및 증착 조건을 이루는 제조방법을 제공하고자 하는 것이다.
이하 도면에 도시된 실시예에 따라 보다 상세히 설명하면,
도 1은 본 발명에 따른 실리콘 산화막 또는 질화막 증착 장치를 도시한 전체구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 싱글 웨이퍼방식(Single Wafer type)의 시스템(System) 구성은 상온 상압에서 웨이퍼(Wafer)를 로딩하는데 필요한 웨이퍼 로더 부위(101)에서 카세트 단위로 웨이퍼를 로딩(Loading) 한다.
이후 상온에서 웨이퍼는 로드블락(102)으로 전송이 되며 로드블락(102)에서 상압에서 진공상태로 압력 조절을 한다.
이때, 상기 로드블락(102)는 로드락으로도 사용이 가능하다.
상기 진공 상태로 존재하는 로드블락(102) 내에는 상온상압에서 존재하는 산화 소스인 산소의 농도를 효과적으로 제거하는 역할도 한다.
상기 로드블락(102)에 로딩된 웨이퍼는 진공상태에서 트랜스퍼 모듈(103)로 전송된다.
이때, 본 발명을 이루고자 할 때 상기 로드블락(102)의 진공도는 100 mTorr 이하이며 설정압력에 도달하면 로드블락(102)과 트랜스퍼 모듈(103)을 분리 연결하는 슬릿밸브(110)가 열리며 상온 진공상태의 웨이퍼는 트랜스퍼 모듈(103)로 전송된다.
상기 트랜스퍼 모듈(103)은 항상 진공상태를 유지하며 트랜스퍼 모듈(103)의 진공도는 역시 100 mTorr 이하이다.
이후 상기 웨이퍼는 박막 증착을 위하여 트랜스퍼 모듈(103)에서 프로세스 챔버(104)로 전송된다.
상기 트랜스퍼 모듈(103)에 로딩된 웨이퍼는 프로세스 챔버(104)와 분리 연결하는 슬릿밸브(120)가 열리면 상온의 트랜스퍼 모듈(103)에서 고온의 프로세스 챔버(104)로 웨이퍼가 전송된다.
상기 프로세스 챔버(104)의 압력은 트랜스퍼 모듈(103)의 압력보다 낮게 설정되며 이는 트랜스퍼 모듈(103)에서 프로세스 챔버(104)로 압력 차이에 의하여 프로세스 챔버(104)에서 트랜스퍼 모듈(103)로 역 흐름을 방지하여 불순물입자가 웨이퍼 혹은 트랜스퍼 모듈(103)로 전달되어 오염 발생하는 것을 방지하기 위함이다.
또한, 상기 트랜스퍼 모듈(103)과 프로세스 챔버(104)를 분리 연결하는 슬릿 밸브(120)는 프로세스 챔버(104)가 설정압력에 도달할 조건을 만족하는 상태에서 열리며 그 설정압력은 30 mTorr 이하 정도에서 구현하는 것이 바람직할 것이다,
이상에서와 같이, 각각의 장치들은 그 설정압력에 의해 작동함으로, 상기 로드블록(102)은 대기 중의 산소농도를 감소시키기 위하여 대기압 상태로 웨이퍼를 로딩한 후 로드블락의 압력을 10 mTorr ~ 100 mTorr로 감압하여 공급하고, 상기 로드블락(102)에서 트랜스퍼 모듈(103)로 웨이퍼 전송 시 트랜스퍼 모듈(103)의 압력을 10 mTorr ~ 1000 mTorr로 하며, 상기 트랜스퍼 모듈(103)에서 프로세스 챔버(104)로 웨이퍼 전송 시 프로세스 챔버(104) 압력을 5 mTorr ~ 500 mTorr로 설정압력들을 제어하여 하는 것이다.
도 2는 본 발명에 따른 웨이퍼에서 열 산화막 혹은 질화막 증착을 하는 프로세스 챔버 및 모듈을 도시한 구성도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 챔버 및 모듈은 싱글 웨이퍼(Single Wafer) 시스템을 이용한 열 저압 화학기상증착 방식의 산화막 혹은 질화막 증착을 하기 위해서 필요한 반응가스(201)에서 공급된 가스는 챔버 리드(202)부 위에 존재하는 샤워헤드(203)를 통하여 균일한 가스흐름 상태로 가스가 열원 공급원인 히터(205) 상부에 로딩 되어있는 웨이퍼 표면에서 화학 반응을 일으키며 박막을 형성한다.
이때, 챔버 바디(204)와 챔버 리드(202)는 분리가 가능하며 오링 실링(O-Ring Sealing)방식으로 외부공기의 유입을 방지한다.
그리고, 고온 열 공정에 노출되어 있는 챔버 리드(202) 및 챔버 바디(204)가 열 변형되는 것을 방지하기 위해 별도의 냉각 기능이 필요하나 이는 통상의 기술구성임으로 본 발명에서는 생략하기로 한다.
이와 같이, 챔버 내에 일정한 압력을 제어하기 위해 바라트론 게이지(206) 와 앵글밸브(208) 및 컨벡트론 게이지(207) 장치로 구성되어진다.
상기 바라트론 게이지(206)는 수십 토르에서 상압까지 감지하며 공정 진행시 압력제어는 바라트론 게이지(206)에서 감지된 압력이 압력제어장치인 앵글 밸브(208)의 열림 각도를 조절함으로써 압력을 제어한다.
또한, 상기 프로세스 챔버 내의 외부공기 유입 여부를 확인하는 릭 체크(Leak Check) 혹은 프로세스 챔버를 상압으로 유지하기 위하여 열림 혹은 닫힘 방식의 게이트 밸브(209)가 프로세스 하부에 장착되어 있다.
이때, 고진공 상태를 이루기 위한 건식 펌프(210)가 프로세스 챔버에서 공정 진행시 발생하는 잔류가스 혹은 프로세스 챔버에 유입된 모든 가스를 배기관(211)을 경유하여 유출이 되어 안전장치를 통하여 처리되는 것이다.
이상은 본 발명을 이루기 위하여 장치에 대하여 하나의 실시 예를 제시하였 다.
도 3은 본 발명에 따른 웨이퍼에 텅스텐 산화 현상을 도시한 측단면 작용상태도이고, 도 4는 본 발명에 따른 웨이퍼에 텅스텐 산화를 방지하는 산화방지막을 증착시킨 것을 도시한 측단면 작용상태도이다.
도 3과 도 4에 도시된 바와 같이, 본 발명은 싱글 웨이퍼 방식을 이용한 텅스텐 게이트의 산화 현상 및 산화 방지를 위한 방법을 제시하기 위한 것으로, 텅스텐 배선막의 산화요인으로는 소자의 제조 환경에 자연적으로 존재하는 산화제 소스는 산소에 있다.
즉, 웨이퍼가 프로세스 챔버로 이동하여 고온에 노출시 미제거된 산소가 고온 확산 형식으로 텅스텐 표면 혹은 텅스텐 계면에서 텅스텐 산화 혹은 들뜸 현상을 유발하는 요인으로 작용하는 것이다.
도 3은 텅스텐 산화 현상을 도식화한 것으로 일반적인 텅스텐 배선막을 사용하는 게이트 스텝의 소자 구조는 게이트 산화막(301) 상부에 1차 배선막(302)으로 주로 불순물이 주입된 실리콘 배선막을 증착하며, 이후 불순물 확산 방지 혹은 방지막과의 접합능력을 향상하기 위하여 베리어 메탈로 텅스텐 나이이트라이드(303; WNx)를 증착하며 메탈 배선막으로 텅스텐(304)을 증착한다.
상기 구조로 적층된 소자 공정은 미세패턴 과정을 거쳐 도 3에서 도식한 형태의 수직구조를 형성하게 된다.
이와 같이 도 3에 도시된 텅스텐 상부에 존재하는 헤드 마스크(Hard Mask)등 세부적인 수직도는 제조 공정에 따라 결정이 되기 때문에 본 발명에서는 도시하는 것을 생략하였다.
상기 적층구조형태로 구성된 소자는 후속 공정으로 열 산화막 혹은 열 질화막을 증착하는데 주로 싱글챔버 방식 혹은 대용량 배치 타입 방식을 사용한다.
상기 텅스텐 배선막이 측면 혹은 상부에 노출된 조건에서 열 공정을 진행하기 위하여 고온 챔버에 웨이퍼가 전송되어 로딩시에 존재하는 미제거된 산소가 텅스텐 배선막 표면으로 확산 되어(그림 3) 열 산화막 형성 혹은 열 질화막 형성 이전에 텅스텐의 산화 현상이 발생 되어 후속 미세패턴 불량유발 및 텅스텐 저항증가 현상이 발생하게 되는 것이다.
도 4는 상기의 언급한 문제를 해결하고자 싱글챔버 방식의 열화학기상증착 장비를 이용하여 텅스텐 산화를 방지하는 산화방지막(305)의 증착 즉, 열 산화막 혹은 열 질화막의 증착을 구현한 것을 도시한 것이다.
이러한 구성을 구현하기 위해서는 텅스텐 배선막이 표면 혹은 표면과 측면에 노출된 구조에서 싱글 웨이퍼방식의 장치를 이용하여 대기압 상태의 웨이퍼를 로드블락으로 이동하여 고 진공으로 대기 중에 존재하는 불순물을 제거한 후 고 진공 트랜스퍼 모듈로 웨이퍼를 전송한다.
이때, 상기 고 진공 트랜스퍼 모듈로 전송된 웨이퍼는 프로세스 챔버로 이동을 하고, 상기 프로세스 챔버에 로딩된 텅스텐 배선막구조를 사용한 웨이퍼는 고온의 챔버에서 미량의 산소에 의하여 텅스텐 산화가 쉽게 일어날 수 있고, 공정에 노출된 텅스텐 배석막에서 산소의 농도 혹은 산화제 농도가 증가 시 산화 속도는 급격하게 증가하게 되는 것이다.
이러한, 텅스텐 배선막의 산화를 방지하기 위하여 싱글 챔버 타입의 장치를 이용하여 대기 중에 존재하는 산소의 농도를 상온에서 감소시키는 기술 혹은 암모니아 가스(NH3)를 이용하여 산화방지막(305)을 형성시키는 기술로 열 분해공정을 이용한 실리콘 산화막 혹은 실리콘 질화막 형성 전 텅스텐 표면에 질화처리(Nitridation)를 하여 산소 혹은 산화제에 노출되어 텅스텐 배선막의 산화를 방지하는 기술구성이다.
이러한, 상기 산화방지막의 화학식은 WNx의 조성을 가지며 암모니아의 분해 온도 및 암모니아의 농도, 처리 시간 등에 의하여 산화 방지막의 특성이 결정되는 것이다.
이에 따라, 본 발명은 아래의 실시 예를 도표들과 같이 산화방지막의 처리조건을 나타낼 수 있을 것이다.
상기 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조방법 중 텅스텐 배선막의 산화를 방지하도록 실리콘 산화막 또는 실리콘 질화막으로 이루어진 산화방지막을 제조하는 암모니아 가스의 처리조건이다.
[실시예1]
암모니아 가스의 처리 조건
열분해 온도 500℃~800℃
사용 유량 0~20 SLM
공정압력 10 mTorr~350 Torr
처리 시간 0~200초
상기 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제 조방법에 의해 제조되는 산화방지막 중 실리콘 산화막을 제조하는 열 산화막의 처리조건이다.
[실시예2]
열 산화막의 처리 조건
열 산화막의 사용가스 SiH4 가스와 N2O 가스 또는 DCS 가스와 N2O 가스
증착 온도 500~800℃
증착 압력 1 Torr ~ 350 Torr
SiH4 가스의 유량 1.0 SCCM ~ 500 SCCM
DCS 가스의 유량 1.0 SCCM ~ 500 SCCM
N2O 가스의 유량 100 SCCM ~ 20000 SCCM
상기 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조방법에 의해 제조되는 산화방지막 중 실리콘 질화막을 제조하는 열 산화막의 처리조건이다.
[실시예3]
열 질화막의 처리 조건
열 질화막의 사용가스 SiH4 가스와 NH3 가스 또는 DCS 가스와 NH3 가스
증착 온도 500~800℃
증착 압력 1 Torr ~ 350 Torr
SiH4 가스의 유량 1.0 SCCM ~ 500 SCCM
DCS 가스의 유량 1.0 SCCM ~ 500 SCCM
NH3 가스의 유량 100 SCCM ~ 20000 SCCM
위와 같이, 상기 산화방지막의 처리조건에서 알 수 있듯이, 산화방지막의 종류는 사용되는 가스 즉, SiH4 또는 DCS 가스에 혼합되는 N20가스 또는 NH3가스를 용도에 따라 선택하여 실리콘 산화막 또는 실리콘 질화막을 제조 가능한 것이다.
이상에서와 같이, 본 발명은 텅스텐 배선막이 상부 표면 전면 혹은 상부표면 및 측벽 혹은 측벽 일부 노출 등 텅스텐이 노출되어 있는 상태에서 열 공정을 이용한 산화방지막 중 실리콘 산화막 혹은 실리콘 질화막의 증착 시 텅스텐 배선막이 고온에서 상기 박막 증착 전, 후에 발생하는 산화를 방지하는 효과가 있다.
또한, 상기 텅스텐 배선막의 산화를 방지함으로서, 제품의 신뢰성을 향상시키는 효과가 있다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 싱글웨이퍼 챔버 방식의 화학기상증착장치를 이용하여 텅스텐 배선막의 산화방지막을 형성하는 방법에 있어서,
    상기 텅스텐 배선막의 산화를 방지하기 위해 암모니아 가스를 이용하되, 암모니아 가스의 열분해 온도를 500℃~800℃로 하고, 상기 암모니아 가스의 사용 유량을 0~20 SLM로 하며, 상기 암모니아 처리시 공정압력을 10 mTorr~350 Torr로 하고, 상기 암모니아 가스의 처리 시간을 0~200초로 한 것을 특징으로 하는 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 3항에 있어서,
    상기 암모니아 처리 후 열 공정을 이용하여 열 산화막을 증착하여 실리콘 산화막을 형성하기 위한 열 산화막을 증착하는 조건을 SiH4 가스와 N2O 가스 또는 DCS 가스와 N2O 가스를 이용하고, 상기 열 산화막 증착 시 증착 온도를 500~800℃로 하며, 상기 열 산화막 증착 시 증착 압력을 1~350 Torr로 하고, 상기 열 산화막 증착 시 SiH4 가스의 유량을 1.0~ 500 SCCM로 하며, 상기 열 산화막 증착 시 DCS 가스의 유량을 1.0~ 500 SCCM로 하고, 상기 열 산화막 증착 시 N2O 가스의 유량을 100~20000 SCCM로 한 것을 특징으로 하는 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 산화방지막의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 3항에 있어서,
    상기 암모니아 처리 후 열 공정을 이용하여 열 질화막(Si3N4)을 증착하여 실리콘 질화막을 형성하기 위한 증착하는 조건을 SiH4 가스와 NH3 가스 또는 DCS 가스와 NH3 가스를 이용하고, 상기 열 질화막 증착 시 증착 온도를 500~800℃로 하며, 상기 열 질화막 증착 시 증착 압력을 1~350 Torr로 하고, 상기 열 질화막 증착 시 SiH4 가스의 유량을 1.0~500 SCCM로 하며, 상기 열 질화막 증착 시 DCS 가스의 유량을 1.0~500 SCCM로 하고, 상기 열 질화막 증착 시 NH3 가스의 유량을 100~20000 SCCM로 한 것을 특징으로 하는 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한 실리콘 산화방지막의 제조방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020060070336A 2006-07-26 2006-07-26 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법 KR100792398B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060070336A KR100792398B1 (ko) 2006-07-26 2006-07-26 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060070336A KR100792398B1 (ko) 2006-07-26 2006-07-26 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR100792398B1 true KR100792398B1 (ko) 2008-01-08

Family

ID=39216967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070336A KR100792398B1 (ko) 2006-07-26 2006-07-26 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100792398B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950621B1 (ko) 2007-12-22 2010-04-01 주식회사 동부하이텍 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법
KR100997786B1 (ko) * 2008-06-27 2010-12-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101146507B1 (ko) * 2008-09-02 2012-05-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101325020B1 (ko) * 2011-10-28 2013-11-04 (주)선린 진공장비의 밸브 모니터링 장치 및 방법.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047614A (ko) * 1998-12-08 2000-07-25 포만 제프리 엘 반도체 디바이스 클러스터 처리 시스템, 장치 및 방법
KR20060028009A (ko) * 2004-09-24 2006-03-29 삼성전자주식회사 화학기상증착 진공 챔버 시스템의 반도체 웨이퍼 로딩방법 및 언로딩 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047614A (ko) * 1998-12-08 2000-07-25 포만 제프리 엘 반도체 디바이스 클러스터 처리 시스템, 장치 및 방법
KR20060028009A (ko) * 2004-09-24 2006-03-29 삼성전자주식회사 화학기상증착 진공 챔버 시스템의 반도체 웨이퍼 로딩방법 및 언로딩 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950621B1 (ko) 2007-12-22 2010-04-01 주식회사 동부하이텍 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법
KR100997786B1 (ko) * 2008-06-27 2010-12-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101146507B1 (ko) * 2008-09-02 2012-05-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101202299B1 (ko) * 2008-09-02 2012-11-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
KR101325020B1 (ko) * 2011-10-28 2013-11-04 (주)선린 진공장비의 밸브 모니터링 장치 및 방법.

Similar Documents

Publication Publication Date Title
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
US9123644B2 (en) Semiconductor device, method of manufacturing semiconductor device and system of processing substrate
US8058184B2 (en) Semiconductor device producing method
US20100105192A1 (en) Method of Manufacturing Semiconductor Device and Substrate Processing Apparatus
US20110318940A1 (en) Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
KR100860683B1 (ko) 성막 방법 및 열처리 장치
KR100792398B1 (ko) 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
JP4564310B2 (ja) 半導体装置の製造方法
US20210242023A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP2022094904A (ja) 薄膜形成方法及び装置
KR100497474B1 (ko) 반도체소자의 게이트전극 형성방법
WO2014112572A1 (ja) 半導体装置の製造方法および基板処理装置
WO2023189758A1 (ja) 基板処理方法、及び基板処理装置
KR100687853B1 (ko) 텅스텐 비트라인 형성방법
KR100721202B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
JP4506056B2 (ja) 被処理体の窒化方法及び半導体素子
KR100745073B1 (ko) 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
JP3839950B2 (ja) 半導体製造方法及び半導体製造装置
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR100712988B1 (ko) 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
JP2021008642A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191230

Year of fee payment: 13