KR100950621B1 - 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법 - Google Patents

반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법 Download PDF

Info

Publication number
KR100950621B1
KR100950621B1 KR1020070135916A KR20070135916A KR100950621B1 KR 100950621 B1 KR100950621 B1 KR 100950621B1 KR 1020070135916 A KR1020070135916 A KR 1020070135916A KR 20070135916 A KR20070135916 A KR 20070135916A KR 100950621 B1 KR100950621 B1 KR 100950621B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
film deposition
semiconductor
manufacturing
Prior art date
Application number
KR1020070135916A
Other languages
English (en)
Other versions
KR20090068052A (ko
Inventor
신철호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070135916A priority Critical patent/KR100950621B1/ko
Publication of KR20090068052A publication Critical patent/KR20090068052A/ko
Application granted granted Critical
Publication of KR100950621B1 publication Critical patent/KR100950621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법에 관한 것으로, 더욱 상세하게는 반도체 제조를 위해 저압화학기상증착 방식으로 질화막스페이서를 증착하는 반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법에 관한 것이다.
본 발명의 반도체 제조를 위한 실리콘질화막 증착 장치는 상부가 폐쇄된 석영 재질의 원통형 관으로 제작된 외부 튜브, 상기 외부 튜브의 내부에 삽입되어 설치되고 상부가 개방된 석영 재질의 원통형 관으로 제작된 내부 튜브, 상기 내부 튜브의 내부에 설치되며 다수의 슬롯이 상·하 방향으로 형성되어 다수의 웨이퍼가 적재되는 보우트 및 상기 내부 튜브의 내부로 반응가스를 주입하는 서로 다른 길이를 갖는 다수의 인젝터를 포함하여 이루어진 것을 특징으로 한다.
본 발명에 따른 반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법에 의하면 길이가 서로 다른 다수의 이중 가스관을 장착함으로써 확산로의 온도 구배를 감소시켜 안정적인 반도체 소자의 특성을 도모할 수 있고, 실리콘질화막 두께의 균일도를 향상시킬 수 있는 효과가 있다.
실리콘질화막, 퍼니스(furnace), 인젝터(injector), 균일도

Description

반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법{Silicon nitride deposition equipment and deposition method for semiconductor processing}
본 발명은 반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법에 관한 것으로, 더욱 상세하게는 반도체 제조를 위해 저압화학기상증착 방식으로 질화막스페이서를 증착하는 반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법에 관한 것이다.
일반적으로 반도체 제조공정에서 퍼니스 장비는 확산로의 고온을 이용하여 확산(diffusion) 공정, 어닐링(annealing) 공정, 화학기상증착(chemical vapor deposion) 공정 등에 사용된다. 상기 퍼니스 장비는 확산로의 설치 형상에 따라 수직형 퍼니스 장비(vertical type furnace)와 수평형 퍼니스 장비(horizental type furnace)로 크게 나누어진다.
상기 수직형 퍼니스 장비는 수평형 퍼니스 장비에 비하여 파티클이 드물게 발생하고 점유 공간을 작게 차지하는 장점이 있어 선호되고 있다. 특히 최근 저압 화학기상증착(low pressure chemical vapor deposition; LP-CVD) 공정용 퍼니스 장비는 수직형 퍼니스 장비가 주로 사용되고 있다.
도 1은 종래의 수직형 퍼니스 장비의 개략적인 구성도이다.
확산로(100)는 석영 재질의 원통 형상의 내부 튜브와 외부 튜브의 이중관 구조로 이루어진 것으로서, 퍼니스 장비의 뒤편 상부에 수직으로 설치된다. 보우트(200)는 석영 재질로 제작된 것으로서 다수의 슬롯이 상·하 방향으로 형성되어 웨이퍼가 적재되는 곳이다.
다수의 웨이퍼가 적재된 보우트(200)는 페데스탈(300)에 받쳐져서 확산로의 하부에 설치된 보우트 엘리베이터(400)에 의해 확산로(100) 안으로 반입 또는 반출된다. 상기 페데스탈(300)은 확산로(100)의 하부 측의 열손실을 최소화시키는 보온통 역할을 한다.
일반적으로 반도체 소자 제조 공정의 온도가 점차 낮아져, 모스트랜지스터의 LDD(lightly doped drain) 구조 형성에 사용되는 질화막 스페이서(nitride spacer)의 공정 온도가 가장 높은 퍼니스(furnace) 공정 온도가 되고 있다. 즉 질화막 스페이서의 증착 공정은 저압화학기상증착 방식으로 700 ~ 780℃ 의 온도 구간에서 진행되고 있다.
도 2는 종래의 기술에 따른 반도체 제조를 위한 실리콘질화막 증착 장치의 확산로의 구성을 보여주는 개략도이다.
첨부된 도 2에 도시된 바와 같이, 얇은 두께로 증착하는 실리콘질화막(Si3N4) LP-CVD 공정 특성상 인젝터(injector)(40)에 의하여 내부 튜브(inner tube)(20)의 하부로 주입된 반응 가스는 상부로 흐르고, 다시 외부 튜브(outer tube)(10)의 상부로부터 하부로 흐른 후 확산로 밖으로 펌핑(pumping)된다.
이때 확산로의 상부 영역(top zone)의 온도를 높게 하고 하부 영역(bottom zone)의 온도를 낮게 유지하여 두께 균일도(uniformity)를 유지하고 있다.
즉 균일도를 유지하기 위해의 퍼니스의 상부 영역과 하부 영역 간에 온도 구배(temperature gradient)가 형성하게 되는데, 이로 인하여 확산로의 상부 영역에서 공정이 진행된 웨이퍼와 하부 영역에서 공정이 진행된 웨이퍼 간에 반도체 소자의 특성이 다르게 나타날 수 있다는 문제점이 있다.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 확산로의 온도 구배를 감소시켜 안정적인 반도체 소자의 특성을 도모할 수 있고, 실리콘질화막 두께의 균일도를 향상시킬 수 있는 반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 반도체 제조를 위한 실리콘질화막 증착 장치는 상부가 폐쇄된 석영 재질의 원통형 관으로 제작된 외부 튜브, 상기 외부 튜브의 내부에 삽입되어 설치되고 상부가 개방된 석영 재질의 원통형 관으로 제작된 내부 튜브, 상기 내부 튜브의 내부에 설치되며 다수의 슬롯이 상·하 방향으로 형성되어 다수의 웨이퍼가 적재되는 보우트 및 상기 내부 튜브의 내부로 반응가스를 주입하는 서로 다른 길이를 갖는 다수의 인젝터를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 다수의 인젝터는 일단이 상기 보우트의 하부에 위치하는 제1 인젝터, 일단이 상기 보우트의 중앙에 위치하는 제2 인젝터 및 일단이 상기 보우트의 상부에 위치하는 제3 인젝터로 이루어진 것을 특징으로 한다.
또한, 상기 인젝터는 반응가스가 유입되는 부분은 내부 가스관을 외부 가스관보다 길게 형성하고 반응가스가 유출되는 부분은 내부 가스관을 외부 가스관보다 짧게 형성하는 이중관 구조로 이루어진 것을 특징으로 한다.
본 발명의 반도체 제조를 위한 실리콘질화막 증착방법은 상부가 폐쇄된 석영 재질의 원통형 관으로 제작된 외부 튜브, 상기 외부 튜브의 내부에 삽입되어 설치되고 상부가 개방된 석영 재질의 원통형 관으로 제작된 내부 튜브, 상기 내부 튜브의 내부에 설치되며 다수의 슬롯이 상·하 방향으로 형성되어 다수의 웨이퍼가 적재되는 보우트 및 상기 내부 튜브의 내부로 반응가스가 주입되고 서로 다른 길이를 갖도록 형성하되 상기 반응가스가 유입되는 부분은 내부 가스관을 외부 가스관보다 길게 형성하고 반응가스가 유출되는 부분은 내부 가스관을 외부 가스관보다 짧게 형성하는 이중관 구조로 이루어진 다수의 인젝터를 포함하여 이루어진 반도체 제조를 위한 실리콘질화막 증착 장치를 사용하여 상기 내부 가스관에는 소스 가스를 유입하고 상기 외부 가스관에는 암모니아 가스를 유입하는 것을 특징으로 한다.
또한, 상기 소스 가스는 DCS 가스 또는 SiH4가스를 사용하는 것을 특징으로 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 반도체 제조를 위한 실리콘질화막 증착 장치 및 실리콘질화막 증착방법에 의하면 길이가 서로 다른 다수의 이중 가스관을 장착함으로써 확산로의 온도 구배를 감소시켜 안정적인 반도체 소자의 특성을 도모할 수 있고, 실리콘질화막 두께의 균일도를 향상시킬 수 있는 효과가 있다.
본 발명의 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치는 외부 튜브, 내부 튜브, 보우트 및 다수의 인젝터를 포함하여 이루어져 있다.
상기 외부 튜브는 상부가 폐쇄된 석영 재질의 원통형 관으로 제작된 것이고, 상기 내부 튜브는 상기 외부 튜브의 내부에 삽입되어 설치되고 상부가 개방된 석영 재질의 원통형 관으로 제작된 것이다.
상기 보우트는 상기 내부 튜브의 내부에 설치되며 다수의 슬롯이 상·하 방향으로 형성되어 다수의 웨이퍼가 적재되는 것이고, 상기 다수의 인젝터는 상기 내부 튜브의 내부로 반응가스를 주입하는 서로 다른 길이를 갖는 것이다.
본 발명의 다른 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치에서, 상기 다수의 인젝터는 일단이 상기 보우트의 하부에 위치하는 제1 인젝터, 일단이 상기 보우트의 중앙에 위치하는 제2 인젝터 및 일단이 상기 보우트의 상부에 위치하는 제3 인젝터로 이루어진 것이 바람직하다.
본 발명의 또 다른 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치에서, 상기 인젝터는 반응가스가 유입되는 부분은 내부 가스관을 외부 가스관보다 길게 형성하고 반응가스가 유출되는 부분은 내부 가스관을 외부 가스관보다 짧게 형성하는 이중관 구조로 이루어진 것이 바람직하다.
본 발명의 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착방법은 상부가 폐쇄된 석영 재질의 원통형 관으로 제작된 외부 튜브, 상기 외부 튜브의 내부에 삽입되어 설치되고 상부가 개방된 석영 재질의 원통형 관으로 제작된 내부 튜 브, 상기 내부 튜브의 내부에 설치되며 다수의 슬롯이 상·하 방향으로 형성되어 다수의 웨이퍼가 적재되는 보우트 및 상기 내부 튜브의 내부로 반응가스가 주입되고 서로 다른 길이를 갖도록 형성하되 상기 반응가스가 유입되는 부분은 내부 가스관을 외부 가스관보다 길게 형성하고 반응가스가 유출되는 부분은 내부 가스관을 외부 가스관보다 짧게 형성하는 이중관 구조로 이루어진 다수의 인젝터를 포함하여 이루어진 반도체 제조를 위한 실리콘질화막 증착 장치를 사용하여 상기 내부 가스관에는 DCS 가스를 유입하거나 SiH4 가스를 유입하고 상기 외부 가스관에는 암모니아 가스를 유입하는 것으로 이루어진 것이다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
도 3은 본 발명의 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치의 확산로의 구성을 보여주는 개략도이고, 도 4는 본 발명의 일실시예에 따른 인젝터의 구조를 보여주는 구성도이고, 도 5는 본 발명의 일실시예에 따른 인젝터에 장착되는 피팅 유닛의 단면도이고, 도 6은 도 5의 피팅 유닛을 사용하여 확산로 튜브의 플랜지에 설치되어 있는 인젝터를 보여주는 단면도이다.
첨부된 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치는 외부 튜브(10), 내부 튜브(20), 보우트(30) 및 다수의 인젝터(40)를 포함하여 이루어진 것이다.
상기 외부 튜브(10)는 상부가 폐쇄된 석영 재질의 원통형 관으로 제작된 것이고, 상기 내부 튜브(20)는 상기 외부 튜브(10)의 내부에 삽입되어 설치되고 상부가 개방된 석영 재질의 원통형 관으로 제작된 것이다.
상기 보우트(30)는 상기 내부 튜브(20)의 내부에 설치되며 다수의 슬롯이 상·하 방향으로 형성되어 다수의 웨이퍼가 적재되는 것이고, 상기 다수의 인젝터(40)는 상기 내부 튜브(20)의 내부로 반응가스를 주입하는 서로 다른 길이를 갖는 것이다.
본 발명의 다른 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치에서, 상기 다수의 인젝터(40)는 일단이 상기 보우트(30)의 하부에 위치하는 제1 인젝터(41), 일단이 상기 보우트(30)의 중앙에 위치하는 제2 인젝터(42) 및 일단이 상기 보우트(30)의 상부에 위치하는 제3 인젝터(43)로 이루어진 것이 바람직하다.
따라서 본 발명의 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치에 의하면, 반응 가스가 상기 다수의 인젝터(40)에 의해 상기 내부 튜브(20)의 상/중/하 영역으로 고루 공급될 수 있기 때문에 확산로의 온도 구배를 형성하지 않더라도 증착된 실리콘질화막 두께의 균일도를 양호하게 유지할 수 있는 것이다.
첨부된 도 4를 참조하면, 본 발명의 또 다른 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치에서, 상기 인젝터(40)는 반응가스가 유입되는 부분은 내부 가스관(inner injector)(40a)을 외부 가스관(outer injector)(40b)보다 길게 형성하고 반응가스가 유출되는 부분은 내부 가스관(40a)을 외부 가스관(40b)보다 짧게 형성하는 이중관 구조로 이루어진 것이 바람직하다.
이는 실리콘질화막 증착 공정에서 DCS(SiCl2H2) 가스 또는 실란(SiH4) 가스와 암모니아(NH3) 가스를 공급하는데, 상기 DCS 가스 또는 실란 가스가 고온에서 공급되어 폴리실리콘(polycrystalline silicon)이 형성되는 것을 방지하기 위하여 상기 DCS 가스 또는 실란 가스가 공급되는 내부 가스관(40a)의 길이를 외부 가스관(40b)의 길이보다 300mm 정도 짧게 구성하는 것이다.
첨부된 도 5 내지 도 6을 참조하면, 본 발명의 일실시예에 따른 인젝터는 도 5에 도시된 것과 같은 피팅 유닛을 사용하여 확산로의 가스 주입부와 연결된다. 따라서 서로 다른 2 종류의 Gas(예컨대 DCS/NH3)가 주입되더라도 주입구에서 서로 혼합(mixing)이 되지 않으면서 확산로의 플렌지에 체결되도록 고안된 것이다.
본 발명의 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착방법은 전술한 바와 같은 본 발명의 반도체 제조를 위한 실리콘질화막 증착 장치를 사용하여 실리콘질화막을 증착하는 것이며, 이때 상기 내부 가스관에는 DCS 가스를 유입하거나 SiH4 가스를 유입하고 상기 외부 가스관에는 암모니아 가스를 유입하는 것으로 이루어진 것이다.
따라서 길이가 서로 다른 다수의 이중 가스관을 장착함으로써 확산로의 온도 구배를 감소시켜 안정적인 반도체 소자의 특성을 도모할 수 있고, 실리콘질화막 두께의 균일도를 향상시킬 수 있는 것이다.
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1은 종래의 수직형 퍼니스 장비의 개략적인 구성도,
도 2는 종래의 기술에 따른 반도체 제조를 위한 실리콘질화막 증착 장치의 확산로의 구성을 보여주는 개략도,
도 3은 본 발명의 일실시예에 따른 반도체 제조를 위한 실리콘질화막 증착 장치의 확산로의 구성을 보여주는 개략도,
도 4는 본 발명의 일실시예에 따른 인젝터의 구조를 보여주는 구성도,
도 5는 본 발명의 일실시예에 따른 인젝터에 장착되는 피팅 유닛의 단면도,
도 6은 도 5의 피팅 유닛을 사용하여 확산로 튜브의 플랜지에 설치되어 있는 인젝터를 보여주는 단면도.
*도면의 주요부분에 대한 부호의 설명*
100 : 확산로 100, 30 : 보우트
300 : 페데스탈 400 : 엘리베이터
10 : 외부 튜브 20 : 내부 튜브
40 : 인젝터 40a : 내부 가스관
40b : 외부 가스관 41 : 제1 인젝터
42 : 제2 인젝터 43 : 제3 인젝터

Claims (5)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 상부가 폐쇄된 석영 재질의 원통형 관으로 제작된 외부 튜브, 상기 외부 튜브의 내부에 삽입되어 설치되고 상부가 개방된 석영 재질의 원통형 관으로 제작된 내부 튜브, 상기 내부 튜브의 내부에 설치되며 다수의 슬롯이 상·하 방향으로 형성되어 다수의 웨이퍼가 적재되는 보우트 및 상기 내부 튜브의 내부로 반응가스가 주입되고 서로 다른 길이를 갖도록 형성하되 상기 반응가스가 유입되는 부분은 내부 가스관을 외부 가스관보다 길게 형성하고 반응가스가 유출되는 부분은 내부 가스관을 외부 가스관보다 짧게 형성하는 이중관 구조로 이루어진 다수의 인젝터를 포함하여 이루어진 반도체 제조를 위한 실리콘질화막 증착 장치를 사용하여 상기 내부 가스관에는 DCS 가스를 유입하고 상기 외부 가스관에는 암모니아 가스를 유입하는 것을 특징으로 하는 반도체 제조를 위한 실리콘질화막 증착방법.
  5. 삭제
KR1020070135916A 2007-12-22 2007-12-22 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법 KR100950621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070135916A KR100950621B1 (ko) 2007-12-22 2007-12-22 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135916A KR100950621B1 (ko) 2007-12-22 2007-12-22 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법

Publications (2)

Publication Number Publication Date
KR20090068052A KR20090068052A (ko) 2009-06-25
KR100950621B1 true KR100950621B1 (ko) 2010-04-01

Family

ID=40995705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135916A KR100950621B1 (ko) 2007-12-22 2007-12-22 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법

Country Status (1)

Country Link
KR (1) KR100950621B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012559A (ja) 1996-06-07 1998-01-16 Samsung Electron Co Ltd 半導体製造用化学気相蒸着装置
KR19990053152A (ko) * 1997-12-23 1999-07-15 김영환 반도체 소자의 질화막 형성 방법
KR20060086573A (ko) * 2005-01-27 2006-08-01 삼성전자주식회사 수직형 기판 처리 장치
KR100792398B1 (ko) 2006-07-26 2008-01-08 주식회사 유진테크 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012559A (ja) 1996-06-07 1998-01-16 Samsung Electron Co Ltd 半導体製造用化学気相蒸着装置
KR19990053152A (ko) * 1997-12-23 1999-07-15 김영환 반도체 소자의 질화막 형성 방법
KR20060086573A (ko) * 2005-01-27 2006-08-01 삼성전자주식회사 수직형 기판 처리 장치
KR100792398B1 (ko) 2006-07-26 2008-01-08 주식회사 유진테크 싱글 웨이퍼 챔버 방식의 화학기상증착장치를 이용한산화방지막의 제조장치 및 그 방법

Also Published As

Publication number Publication date
KR20090068052A (ko) 2009-06-25

Similar Documents

Publication Publication Date Title
KR100481441B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
US6296710B1 (en) Multi-port gas injector for a vertical furnace used in semiconductor processing
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
US5925188A (en) Film forming apparatus
US20050266696A1 (en) [method of forming a silicon nitride layer]
KR100642646B1 (ko) 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
US20070010072A1 (en) Uniform batch film deposition process and films so produced
US8466045B2 (en) Method of forming strained epitaxial carbon-doped silicon films
KR20080012793A (ko) 반도체 처리용의 열처리 장치
KR20050117573A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP2018107182A (ja) 基板処理装置および基板処理方法、ならびに基板処理システム
KR20030021376A (ko) 반도체소자의 선택적 에피성장법
CN100555572C (zh) 半导体装置的制造方法
KR100950621B1 (ko) 반도체 제조를 위한 실리콘질화막 증착 장치 및실리콘질화막 증착방법
KR100233190B1 (ko) 반도체 장치의 제조방법
US6197373B1 (en) Gas injection methods for a LPCVD furnace
US8822348B2 (en) Dummy wafer structure and method of forming the same
KR20110101557A (ko) 저압 화학 기상 증착 장치
KR20100077813A (ko) 반도체 제조용 수직형 확산로
KR100244484B1 (ko) 반도체소자의 제조방법
CN210916247U (zh) 薄膜制备设备
KR100664769B1 (ko) 반도체웨이퍼 제조용 확산로
WO2009082840A1 (en) Method for forming a polysilicon film
KR20070093187A (ko) 기판 척킹 라인과 콘택하는 원통형의 오링을 구비한 히터어셈블리
KR0116697Y1 (ko) 저압 화학 증기 증착장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee