KR100244484B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100244484B1
KR100244484B1 KR1019970030596A KR19970030596A KR100244484B1 KR 100244484 B1 KR100244484 B1 KR 100244484B1 KR 1019970030596 A KR1019970030596 A KR 1019970030596A KR 19970030596 A KR19970030596 A KR 19970030596A KR 100244484 B1 KR100244484 B1 KR 100244484B1
Authority
KR
South Korea
Prior art keywords
doped polysilicon
semiconductor device
chamber
polysilicon film
boat
Prior art date
Application number
KR1019970030596A
Other languages
English (en)
Other versions
KR19990008571A (ko
Inventor
안민수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970030596A priority Critical patent/KR100244484B1/ko
Priority to US09/097,680 priority patent/US6083833A/en
Priority to JP10175610A priority patent/JPH1161421A/ja
Publication of KR19990008571A publication Critical patent/KR19990008571A/ko
Application granted granted Critical
Publication of KR100244484B1 publication Critical patent/KR100244484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 종래에는 보트의 중하부, 하부의 웨이퍼상에 증착되는 도핑된 폴리실리콘막의 막질이 비정질화되어 면저항값이 증가함과 아울러 도핑된 폴리실리콘막의 두께가 균일하지 않아 소자의 신뢰성이 열화되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 챔버의 내부에 다수의 웨이퍼를 장착한 후, 챔버를 저압화하고, 각 웨이퍼상에 도핑된 폴리실리콘막을 증착하는 증착단계와; 챔버를 상압화하는 상압단계로 이루어지는 반도체소자의 제조방법에 있어서, 상기 상압단계의 온도를 증착단계보다 고온으로 끌어올려 일정시간 유지시켜 보트의 중하부, 하부의 웨이퍼상에 증착되는 도핑된 폴리실리콘막의 막질을 결정화함에 따라 면저항을 감소시키고, 도핑된 폴리실리콘막의 두께를 균일하게 증착할 수 있어 반도체소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 배선으로 사용되는 도핑된 폴리실리콘막의 막질을 다수의 웨이퍼상에 균일하게 형성함으로써, 저항값을 줄이기에 적당하도록 한 반도체소자의 제조방법에 관한 것이다.
일반적으로, 배선으로 사용되는 도핑된 폴리실리콘막은 종형균열장(반응로)내에서 저압기상증착방법을 통해 다수의 웨이퍼상에 동시에 증착된다. 이와같은 종래 반도체소자의 제조방법을 첨부한 도면을 참조하여 설명하면 다음과 같다.
도1은 종형균열장의 내부구조를 도시한 단면도로서, 이에 도시한 바와같이 챔버(1)의 외부에서 챔버(1)를 가열하는 가열코일(2)과; 챔버(1)의 내부에 설치되며, 다수의 웨이퍼가 장착되는 보트(3)와; 챔버(1)와 보트(3)의 사이에서 챔버(1)의 내부로 가스(PH3,SiH4)가 유입되는 반응관(4)으로 구성된다. 이때, 보트(3)는 크게 상부(3a),중상부(3b),중하부(3c),하부(3d)로 구분되고, 미설명부호 S1,S2,S3,S4는 가열코일(2)을 통해 챔버(1)에 가해지는 온도를 측정하는 온도센서이다.
이러한 종형균열장의 내부에서 도핑된 폴리실리콘막을 증착하는 방법을 살펴보면 웨이퍼를 보트(3)에 장착하는 단계와; 챔버(1)의 내부를 저압화하는 단계와; 저압상태에서 반응관(4)을 통해 가스(PH3,SiH4)를 유입하여 보트(3)에 장착된 다수의 웨이퍼상에 도핑된 폴리실리콘막을 증착하는 단계와; 챔버(1)의 내부를 상압화하는 단계로 이루어진다. 이때, 보트(3)의 상부(3a),중상부(3b),중하부(3c),하부(3d)의 온도는 반응관(4)을 통해 유입되는 가스의 흐름에 따른 도핑된 폴리실리콘막의 증착특성상 각각 다르게 조절되며, 공정이 완료될 때까지 일정하게 유지된다.
그러나, 상기한 바와같은 종래 반도체소자의 제조방법은 보트의 중하부, 하부의 웨이퍼상에 증착되는 도핑된 폴리실리콘막의 막질이 비정질화되어 면저항값이 증가함과 아울러 도핑된 폴리실리콘막의 두께가 균일하지 않아 소자의 신뢰성이 열화되는 문제점이 있었다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 보트의 중하부, 하부의 웨이퍼상에 증착되는 도핑된 폴리실리콘막의 막질을 결정화할 수 있는 반도체소자의 제조방법을 제공하는데 있다.
도1은 종형균열장의 내부구조를 도시한 단면도.
도2는 본 발명에 의한 온도그래프도.
***도면의 주요 부분에 대한 부호의 설명***
1:챔버 2:가열코일
3:보트 4:반응관
상기한 바와같은 본 발명의 목적은 챔버의 내부에 다수의 웨이퍼를 장착한 후, 챔버를 저압화하고, 각 웨이퍼상에 도핑된 폴리실리콘막을 증착하는 증착단계와; 챔버를 상압화하는 상압단계로 이루어지는 반도체소자의 제조방법에 있어서, 상기 상압단계의 온도를 증착단계보다 고온으로 끌어올려 일정시간 유지시킴으로써 달성되는 것으로, 이와같은 본 발명에 의한 반도체소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 본 발명에 의한 반도체소자의 제조방법은 도1에 도시한 종형균열장의 내부에서 종래와 동일한 온도로 웨이퍼를 보트(3)에 장착한 후, 챔버(1)의 내부를 저압화하고, 반응관(4)을 통해 가스(PH3,SiH4)를 유입하여 보트(3)에 장착된 다수의 웨이퍼상에 도핑된 폴리실리콘막을 증착하는 증착단계와; 이전단계보다 고온에서 챔버(1)의 내부를 상압화하는 어닐링단계로 이루어진다. 이때, 증착단계에서는 종래와 마찬가지로 보트(3)의 상부(3a),중상부(3b),중하부(3c),하부(3d)의 온도는 반응관(4)을 통해 유입되는 가스의 흐름에 따른 도핑된 폴리실리콘막의 증착특성상 각각 다르게 조절되며, 어닐링단계에서 보트(3)의 각 부(3a),(3b),(3c),(3d)온도는 이전온도보다 고온에서 동일하게 유지되며, 이때 어닐링단계의 온도는 580℃∼600℃정도로 처리한다. 이와같은 각 단계별 온도처리를 도2의 그래프도에 도시하였다. 미설명부호 Tup는 온도상승구간을 의미하며, 온도상승시간은 약 10분이고, 온도상승비는 8℃/min이다.
상기한 바와같이 제조되는 본 발명에 의한 반도체소자의 제조방법은 보트의 중하부, 하부의 웨이퍼상에 증착되는 도핑된 폴리실리콘막의 막질을 결정화함에 따라 면저항을 감소시키고, 도핑된 폴리실리콘막의 두께를 균일하게 증착할 수 있어 반도체소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 챔버의 내부에 다수의 웨이퍼를 장착한 후, 챔버를 저압화하고, 각 웨이퍼상에 도핑된 폴리실리콘막을 증착하는 증착단계와; 챔버를 상압화하는 상압단계로 이루어지는 반도체소자의 제조방법에 있어서, 상기 상압단계의 온도를 증착단계보다 고온으로 끌어올려 일정시간 유지시키는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1항에 있어서, 상기 상압단계의 상승온도는 580℃∼600℃임을 특징으로 하는 반도체소자의 제조방법.
KR1019970030596A 1997-07-02 1997-07-02 반도체소자의 제조방법 KR100244484B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970030596A KR100244484B1 (ko) 1997-07-02 1997-07-02 반도체소자의 제조방법
US09/097,680 US6083833A (en) 1997-07-02 1998-06-16 Method for forming conductive film for semiconductor device
JP10175610A JPH1161421A (ja) 1997-07-02 1998-06-23 導電膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030596A KR100244484B1 (ko) 1997-07-02 1997-07-02 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990008571A KR19990008571A (ko) 1999-02-05
KR100244484B1 true KR100244484B1 (ko) 2000-02-01

Family

ID=19513166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030596A KR100244484B1 (ko) 1997-07-02 1997-07-02 반도체소자의 제조방법

Country Status (3)

Country Link
US (1) US6083833A (ko)
JP (1) JPH1161421A (ko)
KR (1) KR100244484B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117266A (en) * 1997-12-19 2000-09-12 Interuniversifair Micro-Elektronica Cenirum (Imec Vzw) Furnace for continuous, high throughput diffusion processes from various diffusion sources
US20050037229A1 (en) * 2001-01-19 2005-02-17 Hitoshi Tanaka Plated material, method of producing same, and electrical / electronic part using same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793277B2 (ja) * 1989-02-28 1995-10-09 インダストリアル・テクノロジー・リサーチ・インステイテユート ＩｎＰ基板中へのＣｄ拡散方法
JP2637265B2 (ja) * 1990-06-28 1997-08-06 株式会社東芝 窒化珪素膜の形成方法
US5192708A (en) * 1991-04-29 1993-03-09 International Business Machines Corporation Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
US5480300A (en) * 1992-05-15 1996-01-02 Shin-Etsu Quartz Products Co. Ltd. Vertical heat-treating apparatus and heat insulator
JP3474258B2 (ja) * 1994-04-12 2003-12-08 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP3504784B2 (ja) * 1995-09-07 2004-03-08 東京エレクトロン株式会社 熱処理方法

Also Published As

Publication number Publication date
US6083833A (en) 2000-07-04
KR19990008571A (ko) 1999-02-05
JPH1161421A (ja) 1999-03-05

Similar Documents

Publication Publication Date Title
KR100286407B1 (ko) 핫-월형 저압 화학 증착장치 및 반도체막 형성방법과 박막 반도체 장치의 제조방법
US6540509B2 (en) Heat treatment system and method
KR100287985B1 (ko) 레이저장치의출력제어장치
KR100903891B1 (ko) 어셈블리, 반도체 소자 및 반도체 소자 제조 방법
US5925188A (en) Film forming apparatus
KR100289859B1 (ko) 반도체장치의제조방법
JP3184000B2 (ja) 薄膜の形成方法およびその装置
KR100453311B1 (ko) 박막 트랜지스터 및 그 제조 방법
US5627089A (en) Method for fabricating a thin film transistor using APCVD
KR100860683B1 (ko) 성막 방법 및 열처리 장치
KR100244484B1 (ko) 반도체소자의 제조방법
US6294228B1 (en) Method for forming thin films
JP2009158504A (ja) 半導体製造装置および半導体装置の製造方法
KR100348833B1 (ko) 반도체 장치의 제조 공정
JPH10102256A (ja) Ｃｖｄ装置
JPH05206106A (ja) 減圧気相成長装置
US6198167B1 (en) Semiconductor structure exhibiting reduced contact resistance and method for fabrication
KR100808870B1 (ko) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
KR960016220B1 (ko) 반도체 장치의 제조 방법
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법
JP2001284272A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
KR19990013845A (ko) 반도체 장치의 제조방법
KR100372650B1 (ko) 반도체소자의폴리실리콘형성방법
KR100266006B1 (ko) 불순물이도핑된박막형성방법
KR20010019853A (ko) 폴리 실리콘층 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee