KR100266006B1 - 불순물이도핑된박막형성방법 - Google Patents
불순물이도핑된박막형성방법 Download PDFInfo
- Publication number
- KR100266006B1 KR100266006B1 KR1019970046446A KR19970046446A KR100266006B1 KR 100266006 B1 KR100266006 B1 KR 100266006B1 KR 1019970046446 A KR1019970046446 A KR 1019970046446A KR 19970046446 A KR19970046446 A KR 19970046446A KR 100266006 B1 KR100266006 B1 KR 100266006B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- doped
- impurities
- impurity
- present
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000012535 impurity Substances 0.000 claims abstract description 49
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 238000000151 deposition Methods 0.000 abstract description 6
- 229910021332 silicide Inorganic materials 0.000 abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 3
- 238000009827 uniform distribution Methods 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 불순물이 도핑된 박막 형성방법에 관한 것으로, 기판 상에 실리콘을 소정 두께로 증착하여 제 1박막을 형성하고 제 1 박막에 불순물을 도핑하여 1차 어닐링하는 단계와, 제 1박막 상에 실리콘을 소정 두께로 재차 증착하여 2차박막을 형성하고 2차 박막에 제 1 박막에 도핑된 불순물과 동일한 도전형의 불순물을 도핑하여 2차어닐링하는 단계를 구비한 것이 특징이다.
따라서, 본 발명에서는 충분한 온도범위에서 2회에 걸쳐 다결정실리콘 또는 비정질실리콘을 증착한 후 각각 어닐링을 진행시킴에 따라, 도핑된 불순물이 박막에 충분히 확산되어 균일한 분포를 갖게 된다. 그러므로써 본 발명의 박막의 전도성이 향상되고, 또한, 박막 상에 실리사이드를 수월하게 형성할 수 있다.
Description
본 발명은 기판 상에 불순물이 도핑된 박막을 형성하는 방법에 관한 것으로, 특히, 박막 상에 도핑된 불순물이 일정한 농도로 분포되기에 적당한 불순물이 도핑된 박막 형성방법에 관한 것이다.
기판 상에 트랜지스터의 게이트 또는 배선을 형성하기 위한 불순물이 도핑된 다결정실리콘 박막을 형성하는 반도체 제조공정이 있다. 이 불순물(dopant)이 도핑된 다결정실리콘 박막(poly-silicon thin layer)은 저압화학기상증착(LPCVD : Low Pressure Chemical Vapor Deposion)장치 내에서 통상 500 ∼ 600 ℃ 정도의 온도범위에서 다결정실리콘 또는 비정질실리콘 증착 공정 진행되며, 이 후 이 증착된 박막에 불순물을 도핑한 후, 어닐링시키어 형성된다. 이 때, 불순물의 양 또는 공정 온도 등에 의해 성장속도와 막의 성질에 영향을 미친다.
도 1은 종래기술에 따른 불순물이 도핑된 박막을 형성하는 흐름도이다.
종래의 불순물이 도핑된 박막 형성을 위한 공정을 서술한다.
로봇암 등의 이송수단을 이용하여 불순물이 도핑된 박막 형성 공정이 진행될 기판를 저압화학기상증착장치 내로 인입시킨다.
이 때, 저압화학기상증착장치 내의 공정챔버는 펌핑되어 진공상태로 유지되며, 570 ∼ 650 ℃ 의 온도범위가 유지되도록 한다. 이 570 ∼ 650 ℃ 온도범위는 다결정실리콘이 증착되는 데 필요한 적정온도이다. 그리고 내부의 누설정도를 점검한다.
기판 상에 다결정실리콘을 증착하여 박막을 형성한다.
그리고 박막 상에 액상의 POCl3불순물을 도핑하여 어닐링시킨다. 이 어닐링 공정을 통해, 불순물 성분 중 P(phosphor) 성분이 다결정실리콘 박막 내로 확산됨으로써 불순물이 도핑된 다결정실리콘 박막이 형성된다.
이 후, 불순물이 도핑된 박막 상에 전도성을 향상시키기 위해 실리사이드(silicide) 박막을 형성하기도 한다.
그러나, 종래의 방법에서는 박막 표면 부근에서 하부쪽으로 갈수록 불순물의 농도가 낮아지는 등의 불균일한 불순물 농도분포를 갖게되는 문제점이 발생되었다.
따라서, 불순물 농도가 비교적 높은 박막 표면부위는 쉽게 산화하여 P2O5막이 형성되므로 그 부위에는 실리사이드(WSi2) 박막이 형성되지 않았다.
본 발명의 목적은 박막에 도핑된 불순물이 전표면에 일정한 농도를 갖고 분포되도록 하는 불순물이 도핑된 박막 형성방법을 제공하는 데 있다.
따라서, 상기의 목적을 달성하고자, 본 발명의 불순물이 도핑된 박막 형성방법은 기판 상에 570 ∼ 650 ℃ 온도범위에서 실리콘을 최종의 원하는 두께의 1/2만큼 증착하여 제 1박막을 형성하고 900 ∼ 950 ℃ 온도범위에서 제 1 박막에 불순물을 도핑하면서 1차 어닐링하는 단계와, 제 1박막 상에 570 ∼ 650 ℃ 온도범위에서 실리콘을 최종의 원하는 두께가 되도록 재차 증착하여 제 2박막을 형성하고 900 ∼ 950 ℃ 온도범위에서 제 2 박막에 상기 제 1 박막에 도핑된 불순물과 동일한 도전형의 불순물을 도핑하여 2차 어닐링하는 단계를 구비한 것이 특징이다.
도 1은 종래기술에 따른 불순물이 도핑된 박막을 형성하는 흐름도이다.
도 2은 본 발명에 따른 불순물이 도핑된 박막을 형성하는 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명을 설명하겠다.
도 2은 본 발명에 따른 불순물이 도핑된 박막을 형성하는 흐름도이다.
본 발명의 불순물이 도핑된 박막 형성을 위한 공정을 서술한다.
로봇암 등의 이송수단을 이용하여 불순물이 도핑된 박막 형성 공정이 진행될 기판을 저압화학기상증착장치 내로 로딩시킨다.
이 때, 화학기상증착장치의 공정챔버 내부는 펌핑되어 진공상태로 유지된다. 그리고 히터 등의 가열수단을 이용하여 570 ∼ 650 ℃ 정도의 온도범위가 유지되도록 한다.
그리고 장치 내의 누설여부를 점검한다.
기판 상에 원하는 두께의 1/2 정도가 될 때까지 시간조절을 하면서 다결정실리콘을 증착하여 제 1박막을 형성한다.
그리고 공정챔버 내부를 900 ∼ 950 ℃ 범위로 온도로 상승시킨 후, 제 1박막이 형성된 기판에 액상의 P2O5불순물을 도핑하면서 1차 어닐링을 진행시킨다.
즉, 제 1박막에 균일한 다결정실리콘 그레인 바운더리가 형성되기 어려워서 POCl3불순물층도핑 시, 박막 표면 부근에는 불순물 농도가 높고 박막 하부쪽으로 갈수록 불순물농도가 낮게 되지만, 이러한 1차 어닐링을 통해 다결정실리콘 재분포로 그레인 크기가 일정하게 되어 균일한 불순물의 농도 분포를 갖는 제 1박막이 형성된다.
이어서 1차 어닐링 공정이 완료되면, 공정챔버를 570 ∼ 650 ℃ 정도의 범위의 온도로 하강시킨 후, 제 1박막이 형성된 기판에 나머지 1/2 정도의 두께로 다결정실리콘을 증착하여 제 2박막을 형성한다.
그리고 공정챔버 내부를 다시 900 ∼ 950 ℃ 범위로 온도를 상승시킨 후, 제 2박막 상에 액상의 P2O5불순물을 도핑하면서 2차 어닐링을 진행시킨다.
즉, 2회에 걸친 어닐링을 통해 다결정실리콘 재분포로 그레인 크기가 일정하게 되어 균일한 불순물의 농도 분포를 갖는 제 2박막이 형성된다.
본 발명에서는 원하는 두께의 1/2 인 제 1박막을 얇게 증착하고 이 제 1박막 상에 불순물을 도핑하여 1차 어닐링한 후, 불순물이 도핑된 제 1박막 상에 재차 1/2 두께인 제 2박막을 얇게 증착하고 이 제 2박막 상에 상기 도전형과 동일한 불순물을 도핑하여 2차 어닐링을 실시하므로써 보다 불순물이 균일하게 도핑된 박막을 형성한다.
이어서, 진공상태의 공정챔버 내에 질소가스를 도핑하여 대기압 상태로 만든 후, 로봇암 등의 이송수단을 이용하여 제 1, 제 2박막 형성 및 1차, 2차 어닐링 공정이 완료된 기판를 언로딩시킨다.
이 후, 본 발명의 불순물이 도핑된 박막 상에 전도성을 향상시키기 위해 실리사이드 박막을 형성하기도 한다.
상술한 바와 같이, 본 발명의 불순물이 도핑된 박막 형성방법에서는 충분한 온도범위에서 2회에 걸쳐 다결정실리콘 또는 비정질실리콘을 증착한 후 각각 어닐링을 진행시킴에 따라, 도핑된 불순물이 박막에 충분히 확산되어 균일한 분포를 갖게 된다.
따라서, 본 발명의 박막의 전도성이 향상되고, 또한, 박막 상에 실리사이드를 수월하게 형성할 수 있는 잇점이 있다.
Claims (2)
- 기판 상에 불순물이 도핑된 박막을 형성하는 방법에 있어서,상기 기판 상에 570 ∼ 650 ℃ 온도범위에서 실리콘을 최종의 원하는 두께의 1/2만큼 증착하여 제 1박막을 형성하고 900 ∼ 950 ℃ 온도범위에서 상기 제 1 박막에 불순물을 도핑하면서 1차 어닐링하는 단계와,상기 제 1박막 상에 570 ∼ 650 ℃ 온도범위에서 실리콘을 최종의 원하는 두께가 되도록 재차 증착하여 제 2박막을 형성하고 900 ∼ 950 ℃ 온도범위에서 상기 제 2 박막에 상기 제 1 박막에 도핑된 불순물과 동일한 도전형의 불순물을 도핑하여 2차 어닐링하는 단계를 구비한 불순물이 도핑된 박막 형성방법.
- (삭제)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046446A KR100266006B1 (ko) | 1997-09-10 | 1997-09-10 | 불순물이도핑된박막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046446A KR100266006B1 (ko) | 1997-09-10 | 1997-09-10 | 불순물이도핑된박막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990025020A KR19990025020A (ko) | 1999-04-06 |
| KR100266006B1 true KR100266006B1 (ko) | 2000-09-15 |
Family
ID=19521080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970046446A KR100266006B1 (ko) | 1997-09-10 | 1997-09-10 | 불순물이도핑된박막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100266006B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8202792B2 (en) | 2009-04-24 | 2012-06-19 | Varian Semiconductor Equipment Associates, Inc. | Method of processing a substrate having a non-planar surface |
-
1997
- 1997-09-10 KR KR1019970046446A patent/KR100266006B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990025020A (ko) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109097B2 (en) | Process sequence for doped silicon fill of deep trenches | |
| US5998253A (en) | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell | |
| US5250452A (en) | Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer | |
| US5716891A (en) | Fabrication process of semiconductor device | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| KR20030053313A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100266006B1 (ko) | 불순물이도핑된박막형성방법 | |
| US5101247A (en) | Germanium silicon dioxide gate MOSFET | |
| US7592240B2 (en) | Method for forming a gate structure through an amorphous silicon layer and applications thereof | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| US5024972A (en) | Deposition of a conductive layer for contacts | |
| KR920008516B1 (ko) | 폴리실리콘 제조방법 | |
| KR0118878B1 (ko) | 캐패시터의 유전체막 형성방법 | |
| KR0151029B1 (ko) | 보론이 도우프된 다결정실리콘 형성장치 및 그 방법 | |
| US7439607B2 (en) | Beta control using a rapid thermal oxidation | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100370156B1 (ko) | 반도체 소자의 제조방법 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| JP3319450B2 (ja) | 半導体薄膜の作成方法 | |
| KR940005294B1 (ko) | Mos 트랜지스터 및 그 제조방법 | |
| KR100327570B1 (ko) | 반도체소자의 플러그라인 제조방법 | |
| KR100200306B1 (ko) | 저저항의 폴리실리콘층 제조방법 | |
| KR0184942B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| US6784117B2 (en) | Method for manufacturing a semiconductor device | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970910 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970910 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19991209 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000612 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000620 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000621 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030520 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040331 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050524 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |