KR0151029B1 - 보론이 도우프된 다결정실리콘 형성장치 및 그 방법 - Google Patents
보론이 도우프된 다결정실리콘 형성장치 및 그 방법 Download PDFInfo
- Publication number
- KR0151029B1 KR0151029B1 KR1019950008509A KR19950008509A KR0151029B1 KR 0151029 B1 KR0151029 B1 KR 0151029B1 KR 1019950008509 A KR1019950008509 A KR 1019950008509A KR 19950008509 A KR19950008509 A KR 19950008509A KR 0151029 B1 KR0151029 B1 KR 0151029B1
- Authority
- KR
- South Korea
- Prior art keywords
- boron
- reaction chamber
- semiconductor substrate
- gas
- doped polysilicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 5
- 239000010703 silicon Substances 0.000 title claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 title claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229910052796 boron Inorganic materials 0.000 claims abstract description 37
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000007789 gas Substances 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000012495 reaction gas Substances 0.000 claims abstract description 8
- -1 silicon ions Chemical class 0.000 claims abstract description 8
- 230000004913 activation Effects 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 36
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- UZPZYFDULMKDMB-UHFFFAOYSA-N 1,2-dichloro-3,4-dimethylbenzene Chemical group CC1=CC=C(Cl)C(Cl)=C1C UZPZYFDULMKDMB-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 18
- 239000010409 thin film Substances 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
보론이 도우프된 다결정실리콘을 형성하는 장치 및 그 방법에 대해 기재되어 있다. 이는 반응챔버, 반응챔버의 내부에 존재하고, 반도체기판을 로딩한 후 가열시키는 핫 척(hot chuck), 반응챔버를 둘러싸는 형태로 존재하고, 반응챔버를 가열시키는 히터, 및 반응챔버로 반응가스를 주입하는 가스주입구를 포함하는 것을 특징으로 하는 장치와, 반응챔버와, 반도체기판을 로딩한 후 가열시키는 핫 척을 가열시키는 제1공정, 핫 척에 반도체기판을 로딩하는 제2공정 및 실리콘 이온을 포함하는 제1가스와 보론 이온을 포함하는 제2가스를 반응챔버 내로 플로우시켜, 반도체기판 상에 보론이 도우프된 다결정실리콘막을 형성하는 제3공정을 포함하는 것을 특징으로 하는 방법이다. 따라서, 박막 내의 보론이 균일하게 분포되고, 보론 도우프 시 또는 활성화를 위한 열처리 시, 도우프된 보론이 게이트 산화막과 반도체 기판으로까지 침투되는 현상이 발생하지 않으며, 증착비가 종래보다 향상된다.
Description
제1도는 일반적인 배치형(batch type) 화학기성 증착장치를 도시한 단면도이다.
제2도는 본 발명에 의한 보론이 도우프된 다결정실리콘 형성장치를 도시한 단면도이다.
제3(a)도 내지 제3(h)도는 본 발명에 의한 보론이 도우프된 다결정실리콘 형성장치 및 형성방법을 이용하여 씨모스를 제조하는 공정을 설명하기 위한 도시한 단면도들이다.
제4도는 본 발명에 의해 형성된 다결정실리콘 내의 보론 농도의 분포도이다.
제5도는 본 발명을 이용하여 형성된 모스(MOS) 구조의 브레이크다운 전압과 실패율을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명*
10 : 도어 12 : 핫척
14 : 반응챔버 16 : 히터
18 : 가스주입구
본 발명은 반도체소자의 제조장치 및 제조방법에 관한 것으로, 특히 피모스(PMOS)의 특성 향상을 꾀한 보론이 도우프된 다결정실리콘 형성장치 및 그 형성방법에 관한 것이다.
종래의 씨모스(CMOS) 소자에서는 엔모스(NMOS) 및 피모스(PMOS)의 게이트 전극을 모두 N형의 게이트 전극으로 형성하였다. 이는 엔모스에서는 표면채널이 형성되며, 피모스에서는 매몰채널이 형성되는 구조이다. 소자가 미세화 및 고집적화됨에 따라, 특히 서브미크론(submicron) 이하의 소자 제조 시, 매몰채널 소자는 쇼트채널 효과에 취약하며, 문턱전압의 조절을 어렵게 하였다.
따라서, 피모스에서는 P형의 게이트 전극을 사용하고, 엔모스에서는 N형의 게이트전극을 사용하는 튜얼 게이트(dual gate) 공정의 개발이 요구되었다. 이에 도핑되지 않은 다결정실리콘에 보론을 주입시키거나, 기존의 저압화학기상증착 장비(배치형(batch type))를 이용하여 P형 도우프된 다결정실리콘 박막을 제조하는 기술이 개발되고 있다.
제1도는 일반적인 배치형(batch type) 저압 화학기상 증착장치를 도시한 단면도이다.
일반적인 배치형 저압 화학기상 증착장치는 튜브, 튜브를 가열시키는 히터, 튜브 내의 압력을 측정하는 압력에서, 튜브 내의 공기를 빼주는 펌프, 웨이퍼를 로딩한 후 튜브 내로 옮기는 보트, 반응가스를 주입하는 가스주입구 및 웨이퍼를 외부로 꺼내는 도어로 구성되어 있다.
여러개의 웨이퍼가 보트에 로딩(loading)된 후, 도어를 통하여 튜브 내의 소정의 위치에 옮겨진다. 튜브를 내부 압력을 압력센서를 이용하여 조절하고, 히터로 가열한다. 이어서 가스주입구를 통하여 주입된 반응가스(엔컨대 보론 등)에 의해 웨이퍼 표면에 박막을 형성한다.
그러나, 배치형 저압 화학기상 증착장치를 이용한 박막 형성기술에는 여러 가지 문제점이 있다.
첫째, 도우프된 보론이 박막 내에 균일하게 본포하지 못한다.
둘째, 보론 도우프 시 또는 활성화를 위한 열처리 시, 도우프된 보론이 게이트 산화막과 반도체 기판으로까지 침투하게 되어 소자 특성을 열화시킨다.
셋째, 배치형의 저압 화학기상 증착장치를 이용하여 형성된 다결정실리콘막의 경우, 튜브 내의 보트의 위치에 따라, 각 웨이퍼의 다결정실리콘 증착비와 도우프된 보론의 농도에 차이가 발생한다.
따라서, 본 발명의 목적은 다결정실리콘 내에 주입된 보론의 분포를 균일하게 할 수 있는 보론이 도우프된 다결정실리콘 형성장치를 제공하는데 있다.
본 발명의 다른 목적은 게이트 산화막과 반도체 기판으로의 보론 침투가 거의 없는 보론이 도우프된 다결정실리콘 형성장치를 제공하는데 있다.
본 발명의 또 다른 목적은 증착비를 증가시킬 수 있는 보론이 도우프된 다결정실리콘 형성장치를 제공하는데 있다.
본 발명의 또 다른 목적은 상기한 목적들을 달성하는데 그 적합한 형성방법을 제공하는데 있다.
상기 목적들을 달성하기 위한, 본 발명에 의한 보론이 도우프된 다결정실리콘 형성장치는, 반응챔버; 상기 반응챔버의 내부에 존재하고, 반도체기판을 로딩한 후 가열시키는 핫 척(hot chuck); 상기 반응챔버를 둘러싸는 형태로 존재하고, 상기 반응챔버를 가열시키는 히터; 및 상기 반응챔버로 반응가스를 주입하는 가스주입구를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한, 본 발명에 의한 보론이 도우프된 다결정실리콘 형성방법은, 반응챔버와 핫 척을 가열시키는 제1공정; 상기 가열된 핫 척에 반도체기판을 로딩하는 제2공정; 및 실리콘 이온을 포함하는 제1가스와 보론 이온을 포함하는 제2가스를 반응챔버 내로 플로우시켜 보론이 도우프된 다결정실리콘 증착하는 제3공정을 포함하는 것을 특징으로 한다.
상기 핫 척은 400∼700℃로 가열되고, 상기 반응챔버는 200℃∼400℃로 가열되는 것이 바람직하다.
상기 반응챔버의 진공상태는 10-6Torr 이하로 유지되는 것이 바람직하다.
상기 제3공정은, 반도체기판의 온도 안정화를 위하여, 상기 제2공정 후 5분 정도의 시간이 지난 후 진행하는 것이 바람직하다.
상기 제1가스는 디실린(Si2H6), 실란(SiH4) 및 디클로로 사일렌(SiH2Cl2) 중 어느 하나인 것이 바람직하다.
상기 제2가스는 질소(N2), 헬륨(He), 수소(H2) 및 아르곤(Ar) 중 적어도 하나에 의해 희석된 B2H6인 것이 바람직하다.
상기 제3공정 후, 다결정실리콘 내의 보론의 활성화를 위하여, 650℃∼850℃, 질소분위기에서 반도체기판을 후속 열처리하는 것이 바람직하다.
상기 제1공정 내지 제3공정은 씨모스(CMOS) 중에서도 피모스(PMOS)의 게이트 전극을 형성하는 공정에 포함되는 것이 바람직하다.
따라서, 다결정실리콘 내에 주입된 보론의 분포를 균일하게 할 수 있고, 게이트 산화막과 반도체기판으로의 보론 침투를 거의 없애 수 있으며, 증착비를 증가시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.
[장치]
제2도는 본 발명에 의한 보론이 도우프된 다결정실리콘 형성장치를 도시한 단면도이다.
도면부호 10은 도어를, 12는 핫 척(hot chuck)을, 14는 반응챔버를, 16은 히터를 그리고 18은 가스주입구를 나타낸다.
본 발명에 의한 다결정실리콘 형성장치는 캡슐 모양으로 형성된 반응챔버(14), 상기 반응챔버의 상단부를 감싸는 형태로 배치된 히트(16), 상기 반응챔버 내에 배치되어, 웨이퍼를 장착시킨 후 가열시키는 핫 척(12), 상기 반응챔버 내로 반응가스를 주입하는 가스주입구(18) 및 도어(door)(10)로 구성되어 있다.
핫 척(12)은 보론이 도우프된 다결정실리콘을 형성하는 동안 웨이퍼를 안정하게 잡아주는 역할과, 다결정실리콘 형성 전에 웨이퍼를 빠른 속도로 가열시키는 역할을 한다. 히터(16)는 반응챔버를 가열시켜 챔버의 벽(wall)의 온도를 높인다.
웨이퍼(즉, 반도체기판)는 핫 척 상에 수평으로 로딩된다.
[방법]
본 발명에 의한 보론이 도우프된 다결정실리콘의 형성공정은 대표적으로 아래의 세 단계의 공정으로 진행된다.
(a) 반응챔버와 핫 척을 가열시킨다.
(b) 핫 척에 반도체기판을 로딩한다.
(c) 실리콘 이온을 포함하는 제1가스와 보론 이온을 포함하는 제2가스를 반응챔버 내로 플로우시켜 보론이 도우프된 다결정실리콘을 증착한다.
이때, 상기의 공정들은 상기제2도에 도시된 장치를 사용하여 진행됨은 물론이다.
핫 척은 400∼700℃로 가열되고, 반응챔버는 200℃∼400℃로 가열된다. 반응챔버는 10-6Torr 정도의 진공상태로 유지된다. 반도체기판 온도의 안정화를 위해, 핫 척에 반도체기판을 로딩한 후 다음 공정을 진행하기까지 5분 정도의 시간을 둔다. 보론이 도우프된 다결정실리콘막을 형성한 후, 보론의 활성화를 위하여 650℃∼850℃의 온도에서, 질소 분위기에서 후속 열처리를 행한다.
제1가스로 디실란(Si2H6), 실란(SiH4) 및 디클로로 사일렌(SiH2Cl2) 중 어느 하나를 사용하고, 제2가스로 질소(N2), 헬륨(He), 수소(H2) 및 아르곤(Ar) 중 적어도 하나에 의해 희석된 B2H6를 사용한다.
따라서, 본 발명에 의한 보론이 도우프된 다결정실리콘 형성방법에 의하면, 반응챔버의 벽과 반도체기판을 충분히 가열한 후, 반응챔버 내에 반응가스의 플로우를 균일하게 하여 박막을 형성함으로써, 첫째, 도우프된 보론이 박막 내에 균일하게 분포한다. 둘째, 보론 도우프 시 또는 활성화를 위한 열처리 시, 도우프된 보론은 게이트 산화막과 반도체 기판으로까지 침투되지 않는다. 셋째, 증착비가 종래보다 향상된다.
[실시예]
제3(a)도 내지 제3(h)도는 본 발명에 의한 보론이 도우프된 다결정실리콘 형성장치 및 형성방법을 이용하여 씨모스를 제조하는 공정을 설명하기 위해 도시한 단면도들이다.
반도체기판(20)에 P형 웰(22), N형 웰(24) 및 소자분리마(26)을 형성한 후(제3(a)도), 결과물 전면에 제1산화막(28)과 제1다결정실리콘막(30)을 형성한다. 이때, 상기 제1산화막(28)은 80Å 이하의 두께로 형성되고, 상기 제1다결정실리콘막(30)은 500Å∼3000Å 정도 두께로 형성된다. 이 후, N+형 게이트 전극 형성을 위해, 제1다결정실리콘은 예컨대 인 또는 아세닉 이온으로, 1×1020이온/㎠ 정도의 농도를 갖도록 두오프된다(제3(b)도).
통상의 사진식각 공정을 이용하여, N형 웰(24) 상에 적층되어 있는 상기 제1산화막 및 제1다결정실리콘막을 제거함으로써 상기 N형 웰(24)의 표면을 노출시킨다(제3(c)도).
결과물 전면에, 제2산화막(32)을 형성한 후, 예컨대 500Å∼3000Å 정도 두께의 보론이 도우프된 다결정실리콘(34)를 상기한(a), (b) 및 (c) 단계를 거쳐 형성한다(제3(d)도).
P형 웰(22) 상에 적층되어 있는 상기 제2산화막 및 보론이 도우프된 다결정실리콘을 제거한 후(제3(e)도), 통상의 사진식각 공정으로, P형 웰(22) 상에는 N+형 게이트 전극(36)을 형성하고, N형 웰(24) 상에는 P+형 게이트 전극(38)을 형성한다(제3(f)도).
N형 웰(24)을 제1감광막패턴(40)으로 덮은 후, N형 불순물을 결과물 전면에 도우프하여 NMOS의 소오스/드레인(42)을 형성한 후(제3(g)도), P형 웰(22)을 제2감광막패턴(44)으로 덮은 후, P형 불순물을 결과물 전면에 도우프하여 PMOS의 소오스/드레인(46)을 형성한다(제3(h)도).
제4도는 본 발명의 의해 형성된 다결정실리콘 내의 보론 농도의 분포도이다.
선(a)는 보론의 도우프된 다결정실리콘을 증착한 직후의 보론 농도의 분포를, 선(b)는 증착 후, 650℃의 온도로 열처리한 후의 보론 농도의 분포를, 그리고 선(c)는 증착 후, 850℃의 온도로 열처리한 후의 보론 농도이 분포를 나타낸다.
상기 제4도에 의하면, 본 발명의 방법에 의해 제조된 다결정실리콘 내의 보론의 분포는 매우 균일하며, 계면에서는 급격한 농도 감소를 보이고 있음을 알 수 있다. 열처리를 행한 경우, 계면에서의 농도가 약간 증가함과 동시에 전체적으로 농도 감소가 관찰되는 것으로 보아, 열처리 시, 보론의 확산과 아웃가스(out gas)가 야기됨을 알 수 있다.
열처리 온도가 증가되면 농도는 더욱 감소하지만, 계면에서의 변화는 거의 관찰되지 않는다. 또한 전 시편에서 관찰되는 농도는 1020-1021정도로 원하는 전기적 성질을 얻는데 충분한 값이다.
제5도는 본 발명을 이용하여 형성된 모스(MOS) 구조의 브레이크다운 전압과 실패율을 나타내는 그래프이다.
열처리 조건에 관계없이 초기 불량율은 매우 양호함을 알 수 있었다. 특히 8MV/㎝ 이하의 불량률이 2.86%로 우수한 특성을 보였다. 또한 브레이크다운 필드도 12MV/㎝ 이상으로 현재 사용 중인 N형 다결정실리콘 게이트의 동일한 특성을 보였다.
따라서, 본 발명에 의한 보론이 도우프된 다결정실리콘 형성장치 및 그 형성방법에 의하면, 반응챔버의 벽과 반도체기판을 충분히 가열한 후, 반응챔버 내의 반응가스의 플로우를 균일하게 하여 박막을 형성함으로써, 첫째, 도우프된 보론이 박막 내에 균일하게 분포한다. 둘째, 보론 도우프시 또는 활성화를 위한 열처리 시, 도우프된 보론은 게이트 산화막과 반도체 기판으로까지 침투되지 않는다. 셋째, 증착비가 종래보다 향상된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명이 속한 기술 분야에서 통상의 지식을 갖는 자에 의해 가능함은 명백하다.
Claims (9)
- 반응챔버; 상기 반응챔버의 내부에 존재하고, 반도체기판을 로딩한 후 가열시키는 핫 척(hot chuck); 상기 반응챔버를 둘러싸는 형태로 존재하고, 상기 반응챔버를 가열시키는 히터; 및 상기 반응챔버로 반응가스를 주입하는 가스주입구를 포함하는 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성장치.
- 반응챔버와 핫 척을 가열시키는 제1공정; 상기 가열된 핫 척에 반도체기판을 로딩하는 제2공정; 및 실리콘 이온을 포함하는 제1가스와 보론 이온을 포함하는 제2가스를 반응챔버 내로 플로우시켜, 상기 반도체기판 상에 보론이 도우프된 다결정실리콘막을 형성하는 제3공정을 포함하는 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
- 제2항에 있어서, 상기 핫 척은 400℃∼700℃로 가열되고, 상기 반응챔버는 200℃∼400℃로 가열되는 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
- 제2항에 있어서, 상기 반응챔버의 진공상태는 10-6Torr 이하로 유지되는 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
- 제2항에 있어서, 상기 제3공정은, 반도체기판의 온도 안정화를 위하여, 상기 제2공정 후 5분정도의 시간이 지난 후 진행하는 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
- 제2항에 있어서, 상기 제1가스는 디실란(Si2H6), 실란(SiH4) 및 디클로로 사일렌(SiH2Cl2) 중 어느 하나인 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
- 제2항에 있어서, 상기 제2가스는 질소(N2), 헬륨(He), 수소(H2) 및 아르곤(Ar) 중 적어도 하나에 의해 희석된 B2H6인 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
- 제2항에 있어서, 상기 제3공정 후, 다결정실리콘 내의 보론의 활성화를 위하여 650℃∼850℃, 질소분위기에서 반도체기판을 후속 열처리하는 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
- 제2항에 있어서, 상기 제1공정 내지 제3공정은 씨모스(CMOS) 중에서도 피모스(PMOS)의 게이트 전극을 형성하는 공정에 포함되는 것을 특징으로 하는 보론이 도우프된 다결정실리콘 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008509A KR0151029B1 (ko) | 1995-04-12 | 1995-04-12 | 보론이 도우프된 다결정실리콘 형성장치 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008509A KR0151029B1 (ko) | 1995-04-12 | 1995-04-12 | 보론이 도우프된 다결정실리콘 형성장치 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960040116A KR960040116A (ko) | 1996-11-25 |
| KR0151029B1 true KR0151029B1 (ko) | 1998-12-01 |
Family
ID=19411992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008509A KR0151029B1 (ko) | 1995-04-12 | 1995-04-12 | 보론이 도우프된 다결정실리콘 형성장치 및 그 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151029B1 (ko) |
-
1995
- 1995-04-12 KR KR1019950008509A patent/KR0151029B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960040116A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287985B1 (ko) | 레이저장치의출력제어장치 | |
| KR100289859B1 (ko) | 반도체장치의제조방법 | |
| US20020146879A1 (en) | Limiting Hydrogen ion diffusion using multiple layers of SiO2 and Si3N4 | |
| US6645835B1 (en) | Semiconductor film forming method and manufacturing method for semiconductor devices thereof | |
| KR100192017B1 (ko) | 반도체 장치의 제조방법 | |
| US5849643A (en) | Gate oxidation technique for deep sub quarter micron transistors | |
| KR20000039247A (ko) | 저압하의실리콘산화막및질산화막형성방법 | |
| KR20000035373A (ko) | 용량소자 형성방법 | |
| US20030168706A1 (en) | Semiconductor device and method for fabricating same | |
| KR0151029B1 (ko) | 보론이 도우프된 다결정실리콘 형성장치 및 그 방법 | |
| US20020068407A1 (en) | MOS transistor fabrication method | |
| JP3619795B2 (ja) | 半導体装置の製造方法 | |
| US5101247A (en) | Germanium silicon dioxide gate MOSFET | |
| KR100440501B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| KR100266006B1 (ko) | 불순물이도핑된박막형성방법 | |
| KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| JPH0823095A (ja) | 半導体装置及びその製造方法 | |
| KR100219486B1 (ko) | 산화막의 형성방법 및 그 장치 | |
| KR100327570B1 (ko) | 반도체소자의 플러그라인 제조방법 | |
| EP0844668A2 (en) | MOS structure of semiconductor device and method of manufacturing the same | |
| EP0505877A2 (en) | Impurity doping method with adsorbed diffusion source | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| KR920008516B1 (ko) | 폴리실리콘 제조방법 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| O035 | Opposition [patent]: request for opposition | ||
| O074 | Maintenance of registration after opposition [patent]: final registration of opposition | ||
| O132 | Decision on opposition [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20100528 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |