KR100440501B1 - 반도체 소자의 게이트 산화막 형성방법 - Google Patents

반도체 소자의 게이트 산화막 형성방법 Download PDF

Info

Publication number
KR100440501B1
KR100440501B1 KR10-2000-0013323A KR20000013323A KR100440501B1 KR 100440501 B1 KR100440501 B1 KR 100440501B1 KR 20000013323 A KR20000013323 A KR 20000013323A KR 100440501 B1 KR100440501 B1 KR 100440501B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon
deuterium
gate oxide
forming
Prior art date
Application number
KR10-2000-0013323A
Other languages
English (en)
Other versions
KR20010091519A (ko
Inventor
양두영
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR10-2000-0013323A priority Critical patent/KR100440501B1/ko
Priority to US09/808,274 priority patent/US20010023136A1/en
Publication of KR20010091519A publication Critical patent/KR20010091519A/ko
Application granted granted Critical
Publication of KR100440501B1 publication Critical patent/KR100440501B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

우수한 막질을 가지는 게이트 산화막을 형성하는 방법에 관해 개시한다. 본 발명의 게이트 산화막 형성방법은: 중수소와 산소 중 적어도 어느 하나를 리모트 플라즈마(remote plasma) 처리에 의해 활성화시키는 단계와; 상기 중수소와 산소를 서로 충분히 이격된 가스주입수단들을 통해 반응챔버 내로 각각 도입하는 단계와; 상기 중수소와 산소를 파이로 반응시켜 중수 증기로 만드는 단계와; 상기 중수 증기의 분위기 내에서 실리콘 웨이퍼를 가열하여, 상기 실리콘 웨이퍼 표면의 실리콘 댕글링 본드가 Si-D 결합을 이루는 게이트 실리콘 산화막을 형성하는 단계를 구비하는 것을 특징으로 한다. 본 발명에 따르면, 실리콘과 SiO2게이트 산화막의 계면에 존재하는 실리콘 댕글링 본드가 Si-H 결합보다 강한 Si-D 결합을 이루도록 하면서 SiO2막을 형성하므로 우수한 막질을 가진 게이트 산화막을 형성할 수 있으며, 이를 비교적 저온에서 진행할 수 있으므로, 게이트 산화막 하부에 도핑된 도핑종이 외부로 확산되어 문턱전압의 조절이 어려워지는 문제를 해결할 수 있다.

Description

반도체 소자의 게이트 산화막 형성방법 {Method for forming a gate oxide layer of a semiconductor device}
본 발명은 반도체 소자 제조방법에 관한 것으로서, 특히 핫 캐리어효과(hot carrier effect), 문턱전압(threshold voltage) 등의 특성에서 우수성을 보이는 게이트 산화막을 형성하는 방법에 관한 것이다.
현재 반도체 소자 제조공정에서, 반도체 기판으로 실리콘 웨이퍼를 사용할 경우, 게이트 절연막으로서 대부분 실리콘 산화막(SiO2)을 이용하는데, 이를 형성하는 것은 점화 토치(ignition torch)에 의해 산소와 수소를 반응시켜 나오는 수증기 분위기에서 실리콘 웨이퍼를 고온으로 가열하는 공정, 즉 파이로 산화(pyro oxidation) 공정을 통해 이루어졌다. 그런데, 반도체 소자의 집적도가 증가할수록 게이트 절연막의 두께도 얇아지게 되어, 핫 캐리어효과, 문턱전압 등의 특성에 있어서 우수한 게이트 절연막이 요구된다. 예를 들자면, 파이로 산화에 의해 실리콘 웨이퍼 상에 게이트 절연막으로서 SiO2막을 형성하면, Si/SiO2계면에는 수소 본딩이 많이 개입되게 된다. 그런데, 핫 캐리어효과에 의한 고속 전자에 의해 수소 본딩이 쉽게 깨지게 되며, 문턱전압의 변화(threshold voltage shift)도 발생하여 소자 특성에 나쁜 영향을 미치게 된다. 이러한 현상은 디자인 룰이 0.18㎛ 이하가 되는 반도체 소자 제조공정에서 더욱 심각한 문제점이 될 것으로 전망된다. 따라서, 기존의 게이트 절연막 형성방법을 개선하여 소자의 신뢰성을 높이려는 시도가 현재활발히 행해지고 있다. 그 중에서, Si/SiO2계면 상태와, SiO2내의 전하 트랩(charge trap)을 SiO2게이트 절연막 형성과정에서 조절하려는 노력이 많이 행해지고 있다. 또한, 산소와 수소를 이용한 파이로 산화에 의해 SiO2게이트 절연막을 형성할 경우, 공정특성상 온도를 800℃ 이하로 낮추기 어려웠다. 이는 비교적 저온에서 반도체 소자를 제조하려는 최근의 추세에 반하며, 게이트 절연막 하부에 도핑된 도핑종이 외부로 확산되어 문턱전압의 조절이 어려워지는 문제가 있다.
Si/SiO2계면 상태의 조절은 1997년 IEEE 일렉트론 디바이스 레터스 제18권 제3호 81-83쪽(IEEE Electron Device Letter, Vol. 18, No. 3, March, pp 81-83)에 기재된 논문에 잘 나타나 있다. 상기 논문에 의하면, 반도체 소자의 제작을 마친 후 최종 단계에서 중수소(D2) 분위기에서 어닐링을 하면, Si/SiO2계면에 존재하는 실리콘 댕글링 본드(dangling bond)가 Si-D 결합을 형성하여 소자의 신뢰성을 높인다는 것을 알 수 있다. 그러나, 논문에 기재된 바와 같이 소자의 제작을 마친 후에 D2로 어닐링 처리하면, D2가 패시베이션층(passivation layer)으로 통상 사용되는 Si3N4층을 투과하지 못하여 비효율적이다. 또한, D2어닐링을 하기 위해 반도체 기판을 고온으로 가열해야 하는데, 이럴 경우에도 게이트 절연막 하부에 도핑된 도핑종이 외부로 확산되어 문턱전압의 조절이 어려워질 뿐 아니라 얕은 접합의 형성도 어려워지는 문제가 발생한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 기판인 실리콘과 SiO2게이트 산화막의 계면에 존재하는 실리콘 댕글링 본드가 Si-D 결합을 이루도록 하면서 SiO2막을 형성하되, 이를 비교적 저온에서 진행할 수 있는 반도체 소자의 게이트 산화막 형성방법을 제공하는 데 있다.
도 1은 본 발명의 실시예에 사용되는 반도체 소자 제조장치의 단면도이다.
* 도면의 주요 부분에 대한 참조번호의 설명 *
100 … 반도체 소자 제조장치 102 … 챔버
104 … 서셉터 105 … 실리콘 웨이퍼
106 … 서셉터 내장히터 110 … 챔버 히터
112a, 112b … 리모트 플라즈마 발생기
114a, 114b … 가스 공급관
120 … 중수의 증기 122 … 반응하지 못한 O2 *
124 … 반응하지 못한 D2 *
상기 기술적 과제를 달성하기 위한 본 발명의 게이트 산화막 형성방법은: 중수소와 산소 중 적어도 어느 하나를 리모트 플라즈마(remote plasma) 처리에 의해 활성화시키는 단계와; 상기 중수소와 산소를 서로 충분히 이격된 가스주입수단들을 통해 반응챔버 내로 각각 도입하는 단계와; 상기 중수소와 산소를 파이로 반응시켜 중수 증기로 만드는 단계와; 상기 중수 증기의 분위기 내에서 실리콘 웨이퍼를 가열하여, 상기 실리콘 웨이퍼 표면의 실리콘 댕글링 본드가 Si-D 결합을 이루는 게이트 실리콘 산화막을 형성하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 방법에 있어서, 상기 실리콘 웨이퍼가 서셉터 위에 장착되며, 상기 서셉터 내부에 상기 실리콘 웨이퍼를 가열하기 위한 히터가 내장되는 것이 바람직하며, 상기 반응챔버 내부의 온도를 올리기 위한 챔버히터가 상기 반응챔버 외부에 더 마련되는 것도 바람직하다.
또한, 상기 게이트 실리콘 산화막의 형성단계에서, 상기 웨이퍼는 500∼700℃ 범위 내의 일정 온도로 유지되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
도 1은 본 발명의 실시예에 사용되는 반도체 소자 제조장치(100)의 단면도이다. 도 1을 참조하면, 파이로 산화를 행하기 위한 가스로서 D2와 O2가 공급관들(114a, 114b)을 통해 챔버(102) 내부에 주입된다. 공급관들(114a, 114b)의 중간에는 D2와 O2를 활성화시켜 각각 D2 *와 O2 *로 만들어주기 위한 리모트 플라즈마 발생기들(112a, 112b)이 마련된다. 가스 공급관(114a, 114b)들이 충분히 이격되어 있더라도, 챔버(102) 내에 주입된 D2 *와 O2 *가 활성화상태이므로 점화 토치가 없이도 서로 반응하여 대부분은 중수(D2O)의 증기(120)가 되며, 반응하지 못한 D2 *(124)와 O2 *(122)는 극소량 남아서 모두 서셉터(104) 상에 장착된 실리콘 웨이퍼(105) 상에서 실리콘 웨이퍼 표면의 산화과정을 촉진하게 된다.
본 발명의 실시예에 따른 게이트 실리콘 산화막을 형성하는 과정에 있어서, D2O는 실리콘 웨이퍼에 대한 O2의 용해도(solubility)를 높혀서 산화막의 성장속도를 높이고, O2 *(122)와 반응하지 못한 D2 *(124)는 실리콘 웨이퍼에 대한 저온 D2 *어닐링 효과를 발생시킨다. 이와 같은 산화과정은 활성화된 D2 *(124)와 O2 *(122)가 참여하는 표면상태 반응(surface state reaction)이므로, 종래의 H2와 O2만을 사용하는 파이로 산화공정에 비해 낮은 온도에서 게이트 실리콘 산화막을 형성하여도 우수한 막질을 유지할 수 있으며, 산화막의 성장속도(grow rate)가 높아서 비교적 저온에서라도 충분한 두께의 산화막을 형성할 수 있다. 따라서, 챔버 히터(110)와 서셉터에 내장된 히터(106)를 사용하여 실리콘 웨이퍼(105)를 가열할 경우에도, 종래의 H2와 O2만을 사용하는 파이로 산화공정의 경우보다 낮은 온도인 650℃ 정도로 웨이퍼(105)의 온도를 유지한 상태로 파이로 산화공정을 진행할 수 있다.
상술한 바와 같은 본 발명에 따르면, 실리콘과 SiO2게이트 산화막의 계면에 존재하는 실리콘 댕글링 본드가 Si-H 결합보다 강한 Si-D 결합을 이루도록 하면서 SiO2막을 형성하므로 우수한 막질을 가진 게이트 산화막을 형성할 수 있으며, 이를 비교적 저온에서 진행할 수 있으므로, 게이트 산화막 하부에 도핑된 도핑종이 외부로 확산되어 문턱전압의 조절이 어려워지는 문제를 해결할 수 있다.

Claims (4)

  1. 중수소와 산소 중 적어도 어느 하나를 리모트 플라즈마 처리에 의해 활성화시키는 단계와;
    상기 중수소와 산소를 서로 충분히 이격된 가스주입수단들을 통해 반응챔버 내로 각각 도입하는 단계와;
    상기 중수소와 산소를 파이로 반응시켜 중수 증기로 만드는 단계와;
    상기 중수 증기의 분위기 내에서 실리콘 웨이퍼를 가열하여, 상기 실리콘 웨이퍼 표면의 실리콘 댕글링 본드가 Si-D 결합을 이루는 게이트 실리콘 산화막을 형성하는 단계를 구비하는 반도체 소자의 게이트 산화막 형성방법.
  2. 제1항에 있어서, 상기 실리콘 웨이퍼가 서셉터 위에 장착되며, 상기 서셉터 내부에 상기 실리콘 웨이퍼를 가열하기 위한 히터가 내장된 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.
  3. 제1항에 있어서, 상기 반응챔버 내부의 온도를 올리기 위한 챔버히터가 상기 반응챔버 외부에 더 마련된 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.
  4. 제1항에 있어서, 상기 게이트 실리콘 산화막의 형성단계에서, 상기 웨이퍼가500∼700℃ 범위 내의 일정 온도로 유지되는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성방법.
KR10-2000-0013323A 2000-03-16 2000-03-16 반도체 소자의 게이트 산화막 형성방법 KR100440501B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0013323A KR100440501B1 (ko) 2000-03-16 2000-03-16 반도체 소자의 게이트 산화막 형성방법
US09/808,274 US20010023136A1 (en) 2000-03-16 2001-03-14 Method for fabricating gate oxide film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0013323A KR100440501B1 (ko) 2000-03-16 2000-03-16 반도체 소자의 게이트 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR20010091519A KR20010091519A (ko) 2001-10-23
KR100440501B1 true KR100440501B1 (ko) 2004-07-15

Family

ID=19655759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0013323A KR100440501B1 (ko) 2000-03-16 2000-03-16 반도체 소자의 게이트 산화막 형성방법

Country Status (2)

Country Link
US (1) US20010023136A1 (ko)
KR (1) KR100440501B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442167B1 (ko) * 2001-12-26 2004-07-30 주성엔지니어링(주) 자연산화막 제거방법
KR100701811B1 (ko) * 2002-05-29 2007-04-02 머크 앤드 캄파니 인코포레이티드 탄저병의 치료 및 치사 인자의 억제에 유용한 화합물
KR100438674B1 (ko) * 2002-10-31 2004-07-03 주식회사 하이닉스반도체 선택 산화법을 이용한 금속 게이트전극 구조의 반도체소자 제조 방법
CN102263021B (zh) * 2010-05-28 2013-06-19 中芯国际集成电路制造(上海)有限公司 一种低电压栅氧化层制备方法
US9250178B2 (en) 2011-10-07 2016-02-02 Kla-Tencor Corporation Passivation of nonlinear optical crystals
CN105895634A (zh) * 2015-01-26 2016-08-24 中芯国际集成电路制造(上海)有限公司 Cmos器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335880A (ja) * 1994-06-09 1995-12-22 Sony Corp 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JPH10223628A (ja) * 1997-02-04 1998-08-21 Fujitsu Ltd 半導体装置の製造方法
KR19990004409A (ko) * 1997-06-27 1999-01-15 김영환 반도체소자의 게이트 산화막 형성 방법
JP2002280382A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法及び製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335880A (ja) * 1994-06-09 1995-12-22 Sony Corp 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JPH10223628A (ja) * 1997-02-04 1998-08-21 Fujitsu Ltd 半導体装置の製造方法
KR19990004409A (ko) * 1997-06-27 1999-01-15 김영환 반도체소자의 게이트 산화막 형성 방법
JP2002280382A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法及び製造装置

Also Published As

Publication number Publication date
KR20010091519A (ko) 2001-10-23
US20010023136A1 (en) 2001-09-20

Similar Documents

Publication Publication Date Title
US6190973B1 (en) Method of fabricating a high quality thin oxide
CN101290886B (zh) 栅极介质层及栅极的制造方法
CN108987279B (zh) 薄膜晶体管的制造方法
TW479281B (en) A silicon-germanium transistor and associated methods
JPS618931A (ja) 半導体装置の製造方法
KR100440501B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JP2009064955A (ja) 炭化珪素半導体装置の製造方法
CN101399191A (zh) 栅层的制造方法及半导体器件的制造方法
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
JPH10223628A (ja) 半導体装置の製造方法
JP2917348B2 (ja) Ｍｉｓ型半導体装置の製造方法
JP2004528707A (ja) Ｓｏｉを形成する方法
KR0118878B1 (ko) 캐패시터의 유전체막 형성방법
KR20000021246A (ko) 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
JP2008047752A (ja) 半導体装置の製造方法及び装置
KR0165856B1 (ko) 침착 터널링 산화물의 제조방법
JP2000208526A (ja) シリコン集積回路の製造方法
JPH0196923A (ja) エピタキシャル成長方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
KR20060068848A (ko) 중수소 가스를 사용하는 반도체 소자의 게이트 산화막형성방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
KR920008516B1 (ko) 폴리실리콘 제조방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2000357689A (ja) 酸化物領域を有する集積回路デバイス
KR0151029B1 (ko) 보론이 도우프된 다결정실리콘 형성장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee