KR20000021246A - 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법 - Google Patents

중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법 Download PDF

Info

Publication number
KR20000021246A
KR20000021246A KR1019980040260A KR19980040260A KR20000021246A KR 20000021246 A KR20000021246 A KR 20000021246A KR 1019980040260 A KR1019980040260 A KR 1019980040260A KR 19980040260 A KR19980040260 A KR 19980040260A KR 20000021246 A KR20000021246 A KR 20000021246A
Authority
KR
South Korea
Prior art keywords
deuterium
insulating film
heavy water
semiconductor device
forming
Prior art date
Application number
KR1019980040260A
Other languages
English (en)
Inventor
황현상
Original Assignee
김영환
현대전자산업 주식회사
김효근
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사, 김효근, 광주과학기술원 filed Critical 김영환
Priority to KR1019980040260A priority Critical patent/KR20000021246A/ko
Priority to GB9922758A priority patent/GB2342226A/en
Priority to TW088116484A priority patent/TW419745B/zh
Priority to JP11273630A priority patent/JP2000150508A/ja
Publication of KR20000021246A publication Critical patent/KR20000021246A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

본 발명은 금속 산화막 반도체(MOS: metal oxide semiconductor) 소자 제작에 필수공정인 절연막 형성공정에 관한 것이다. 보다 상세히 설명하면 종래의 산화(oxidation)용 가스와 중수(D2O) 또는 중수소(D2) 분위기에서 절연막을 성장시킴으로써 Si/SiO2계면에 중수소(D2)를 적정량 함유되도록 하여 소자의 전기적 신뢰성을 개선하는 것을 특징으로 하는 반도체 소자의 절연막 형성공정에 관한 것이다.
본 발명은 MOS를 응용한 모든 차세대 극초대규모집적회로(ULSI: ultra large scale intergration) 소자에 적용 가능한 기술이다.

Description

중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
본 발명은 금속 산화막 반도체(MOS: metal oxide semiconductor) 소자 제작에 필수공정인 절연막 형성공정에 관한 것으로 MOS를 응용한 모든 차세대 극초대규모집적회로(ULSI: ultra large scale intergration) 소자에 적용 가능한 기술이다.
종래의 게이트산화(Gate Oxide)용 절연막을 형성시키는 일반적인 기술은 실리콘웨이퍼(silicon wafer)를 산소, 수소 또는 수증기 분위기에서 고온으로 가열함으로써 SiO2막을 형성할 수 있다. 이때 수소 또는 수증기를 사용할 경우 상당량의 수소가 절연막에 함유된다. 따라서 소자의 집적도가 증가할수록 절연막의 두께도 약 50Å 이하로 스케일링(Scaling)되며, 얇은 절연막에 인가되는 전기장이 증가하여 이로 인해 절연막의 신뢰성 특성이 중요해진다.
최근 논문(IEEE Electron Device Letter, Vol. 18, No. 3, March p. 81-83, 1997)에 보고된 중수소(D2)를 이용한 소자신뢰성 개선 결과에 의하면 소자제작을 마친 후 최종단계에서 중수소 분위기에서 열처리(annealing)로 인하여 Si/SiO2계면에 존재하는 산화물(oxide)과 결합되지 못한 실리콘 결합(silicon bond)을 기존의 Si-H 결합 대신 Si-D 결합을 형성함으로써 소자 동작시 높은 전기장이 인가되어도 신뢰성 특성이 상대적으로 우수하다고 보고되었다. 그러나 이러한 공정의 문제점은 트랜지스터(transistor)의 패시베이션 층(passivation layer)으로 Si3N4층을 증착할 경우 중수소가 질화막을 침투하지 못하여 소자특성의 개선에 도움을 주지 못하는 문제점이 있다.
종래의 공정에서 중수소 열처리를 사용하여 소자를 제작할 경우 패시베이션 층에 따라 중수소의 침투가 결정되고 또한 중수소 열처리 온도가 알루미늄 융점 보다 낮아야 하므로 충분한 양의 중수소를 계면에 공급하기 위해서는 온도가 상대적으로 낮으므로 충분한 양의 중수소를 계면에 첨가시킬 수 없다. 본 발명은 고온의 중수 또는 중수소 분위기에서 절연막을 성장시키므로 충분한 양의 중수소를 Si/SiO2계면에 첨가시켜 소자의 신뢰성 특성을 개선시킬 수 있다.
도 1은 MOS 캐패시터에서 전자가 절연막에 트랩된 현상을 나타낸 그래프이다.
본 발명은 중수소를 Si/SiO2계면에 함유시키기 위하여 중수 또는 중수소를 이용하여 산화공정을 수행함으로써 절연막 형성단계에서 중수소를 Si/SiO2계면에 함유시키는 간단한 방법이다. 한편, 다음의 실시예 2와 실시예 3에서처럼 1단계 산화와 2단계 산화의 온도는 적정범위로 조절이 가능하다. 즉 1단계 산화의 온도와 2단계 산화의 온도를 동일하게 진행하거나 또는 다르게 진행하여 절연막의 두께와 중수소의 함유량을 독립적으로 조절할 수 있다.
이하 본 발명을 다음의 실시예에 의하여 설명하고자 한다. 그러나 이들 실시예는 본 발명을 보다 상세히 설명하기 위한 것으로 제공되는 것일 뿐 본 발명의 기술적 범위가 이들 실시예에 의해 한정되는 것은 아니다.
< 실시예 1 >
실리콘웨이퍼를 세정한 후 미리 650∼750℃로 가열된 로에 넣고 로의 온도를 750∼1,000℃ 온도로 가열한 후 중수를 공급하여 절연막을 형성시켜 반도체 소자를 제작한다.
< 실시예 2 >
실시예 1과 동일하게 하고 산화물 두께 전체를 중수에서 성장시키는 대신에 1단계로 우선 약 30∼50Å의 절연막을 절연막 산화용 가스인 산소(O2) 5 SLM(standard liter per minute) 사용하여 750∼950℃ 온도에서 성장시킨 후 2 단계로 나머지 10∼30Å의 추가 산화물을 750∼950℃ 온도에서 중수 5 SLM을 공급하여 성장시킨다.
< 실시예 3 >
실시예 1과 동일하게 하고 1단계로 우선 750∼950℃ 온도에서 중수 5 SLM을 공급하여 약 30∼50Å의 절연막을 성장시킨 후 2 단계로 절연막 산화용 가스인 산화질소(NO)를 5 SLM 공급하여 850∼1,050℃온도에서 나머지 10∼30Å의 추가 산화물을 성장시킨다.
< 실시예 4 >
실시예 1과 동일하게 하고 절연막 성장시 중수와 절연막 성장용 가스인 산화질소(NO)를 동시에 5 SLM 공급하여 750∼950℃ 온도에서 산화물을 성장시켰으며 이때 중수와 가스의 혼합비는 중수 : 산화질소(NO) = 1 : 3 이다.
< 실시예 5 >
절연막을 750∼950℃ 온도에서 종래의 절연막 성장용 가스인 산소(O2)와 중수소 (D2)를 동시에 5 SLM 공급하여 절연막을 성장시켜 절연막의 Si/SiO2계면에 중수소를 첨가한다. 이 때 산소와 중수소의 혼합비는 1:1 이다.
한편, 절연막을 형성시켜 반도체소자를 제조할 때 사용한 로는 종래의 튜브형 로(Tube- furnace)와 급속 열처리로(Rapid thermal furnace) 모두 가능하다.
< 시험예 >
두께가 17nm인 절연막을 900℃에서 중수(D2O)와 H2O에서 각각 절연막을 성장시켜서 MOS 캐패시터(capasitor)를 제작하여 전자가 절연막에 트랩이 되어서 나타나는 현상(△VG)을 도 1에 나타내었다. 도 1에서 알 수 있듯이 기존의 H2O 분위기에서 생성된 절연막과 D2O 분위기에서 생성된 절연막을 서로 비교할 때, 전자의 트랩양이 H2O 분위기에서 생성된 절연막 보다 D2O 분위기에서 생성된 절연막이 현저히 감소한다. 이로 인해 H2O 분위기 보다 D2O 분위기에서 생성된 절연막 소자의 신뢰성이 향상됨을 알 수 있다.
본 발명은 고온의 중수 또는 중수소 분위기에서 절연막을 성장시킴으로써 충분한 양의 중수소가 Si/SiO2계면에 첨가되어 소자의 신뢰성 특성을 향상시킨다. 따라서 본 발명에 의한 절연막은 전기적 신뢰성 특성이 우수할 뿐만 아니라 절연막에 존재하는 중수소의 양을 용이하게 조절하여 패시베이션 층에 무관하게 중수소를 Si/SiO2계면에 첨가시킬 수 있다.

Claims (7)

  1. 반도체 소자용 절연막 형성에 있어서, 실리콘웨이퍼를 로에 넣어 가열하고 산화용 가스와 중수 또는 중수소 분위기에서 산화시켜 절연막을 형성하는 것을 특징으로 하는 중수 또는 중수소를 이용한 반도체 소자용 절연막 형성방법.
  2. 제 1항에 있어서, 산화물 성장용 가스로는 O2,N2O 또는 NO중에서 선택된 어느하나를 이용하여 1단계 산화시킨 후 중수 분위기에서 2단계 산화시키는 것을 특징으로 하는 중수 또는 중수소를 이용한 반도체 소자용 절연막 형성방법.
  3. 제 1항에 있어서, 중수 분위기에서 1단계 산화를 실시하고 N2O 또는 NO 가스를 이용하여 2단계 산화시키는 것을 특징으로 하는 중수 또는 중수소를 이용한 반도체 소자용 절연막 형성방법.
  4. 제 2항 또는 제 3항에 있어서, 중수와 산화물 성장용 가스의 흐름비는 3∼10 SLM(standard liter per minute)으로 절연막을 성장시키는 것을 특징으로 하는 중수 또는 중수소를 이용한 반도체 소자용 절연막 형성방법.
  5. 제 1항에 있어서, 중수와 산화용 가스를 동시에 사용할 때 중수와 산화용 가스의 혼합비는 중수 : 가스 = 1 : 0.1∼1 : 10 의 혼합비로 혼합하여 절연막을 성장시키는 것을 특징으로 하는 중수 또는 중수소를 이용한 반도체 소자용 절연막 형성방법.
  6. 제 2항 또는 제 3항에 있어서, 중수 분위기 하에서의 산화는 750∼850℃, 산화용 가스를 이용한 산화는 900℃∼1,000℃로 산화온도를 다르게 하는 것을 특징으로 하는 중수 또는 중수소를 이용한 반도체 소자용 절연막 형성방법.
  7. 제 1항에 있어서, 중수소(D2) : 산소(O2)를 1 : 0.5 ∼ 1 : 2 의 혼합비로 혼합 후 750∼950℃ 온도의 열처리에 의해 Si/SiO2계면에 중수소를 첨가하는 것을 특징으로 하는 중수 또는 중수소를 이용한 반도체 소자용 절연막 형성방법.
KR1019980040260A 1998-09-28 1998-09-28 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법 KR20000021246A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980040260A KR20000021246A (ko) 1998-09-28 1998-09-28 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
GB9922758A GB2342226A (en) 1998-09-28 1999-09-27 Growing a deuterium containing insulation layer
TW088116484A TW419745B (en) 1998-09-28 1999-09-27 Method of forming an insulation film in a semiconductor device
JP11273630A JP2000150508A (ja) 1998-09-28 1999-09-28 半導体素子の絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040260A KR20000021246A (ko) 1998-09-28 1998-09-28 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법

Publications (1)

Publication Number Publication Date
KR20000021246A true KR20000021246A (ko) 2000-04-25

Family

ID=19552160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040260A KR20000021246A (ko) 1998-09-28 1998-09-28 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법

Country Status (4)

Country Link
JP (1) JP2000150508A (ko)
KR (1) KR20000021246A (ko)
GB (1) GB2342226A (ko)
TW (1) TW419745B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474190B1 (ko) * 2000-12-19 2005-03-08 주식회사 하이닉스반도체 반도체 소자의 열처리 방법
KR100500698B1 (ko) * 2002-11-20 2005-07-12 광주과학기술원 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법
KR20170103642A (ko) * 2016-03-03 2017-09-13 징 세미콘덕터 코포레이션 웨이퍼를 위한 열 처리 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4999265B2 (ja) * 2004-08-27 2012-08-15 大陽日酸株式会社 ゲート絶縁膜の製造方法
US7253020B2 (en) 2005-01-04 2007-08-07 Omnivision Technologies, Inc Deuterium alloy process for image sensors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5711998A (en) * 1996-05-31 1998-01-27 Lam Research Corporation Method of polycrystalline silicon hydrogenation
JPH1012609A (ja) * 1996-06-21 1998-01-16 Toshiba Corp 半導体装置及びその製造方法
JP3599513B2 (ja) * 1996-12-27 2004-12-08 松下電器産業株式会社 薄膜トランジスタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474190B1 (ko) * 2000-12-19 2005-03-08 주식회사 하이닉스반도체 반도체 소자의 열처리 방법
KR100500698B1 (ko) * 2002-11-20 2005-07-12 광주과학기술원 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법
KR20170103642A (ko) * 2016-03-03 2017-09-13 징 세미콘덕터 코포레이션 웨이퍼를 위한 열 처리 방법

Also Published As

Publication number Publication date
GB2342226A (en) 2000-04-05
GB9922758D0 (en) 1999-11-24
JP2000150508A (ja) 2000-05-30
TW419745B (en) 2001-01-21

Similar Documents

Publication Publication Date Title
KR100746120B1 (ko) 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
US6888204B1 (en) Semiconductor devices, and methods for same
US4331709A (en) Process of reducing density of fast surface states in MOS devices
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
Parker et al. Ultrathin oxide-nitride gate dielectric MOSFET's
WO2007001709A2 (en) Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
JP3805825B2 (ja) 絶縁膜の形成方法
KR20000021246A (ko) 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
JP2001085427A (ja) 酸窒化膜およびその形成方法
KR100440501B1 (ko) 반도체 소자의 게이트 산화막 형성방법
US20020197784A1 (en) Method for forming a gate dielectric layer by a single wafer process
JPH0823095A (ja) 半導体装置及びその製造方法
Lucovsky et al. Low-temperature plasma-assisted oxidation of Si: a new approach for creation of device-quality Si SiO2 interfaces with deposited dielectrics for applications in Si MOSFET technologies
JPH05251439A (ja) 半導体装置の絶縁膜形成方法
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100312017B1 (ko) Ｎｄ₃을 이용한 반도체 소자용 극박막 절연막의 형성공정
JPH07221092A (ja) 半導体装置の製造方法
US5908321A (en) Semiconductor structure with stable pre-reacted particle and method for making
KR100451507B1 (ko) 반도체 소자의 제조방법
KR970000704B1 (ko) 반도체 소자 캐패시터 유전층 제조방법
KR100332132B1 (ko) 반도체소자의옥시나이트라이드막형성방법
KR100398621B1 (ko) 반도체소자의 게이트산화막 제조방법
KR100395912B1 (ko) 반도체소자의 게이트전극 형성방법
JPH07321061A (ja) 半導体装置の製造方法
JPH05166799A (ja) 酸窒化膜層の絶縁膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application