JP2000150508A - 半導体素子の絶縁膜形成方法 - Google Patents
半導体素子の絶縁膜形成方法Info
- Publication number
- JP2000150508A JP2000150508A JP11273630A JP27363099A JP2000150508A JP 2000150508 A JP2000150508 A JP 2000150508A JP 11273630 A JP11273630 A JP 11273630A JP 27363099 A JP27363099 A JP 27363099A JP 2000150508 A JP2000150508 A JP 2000150508A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon wafer
- temperature
- furnace
- oxidizing gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 25
- 229910052805 deuterium Inorganic materials 0.000 claims description 25
- 230000001590 oxidative effect Effects 0.000 claims description 21
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- UFHFLCQGNIYNRP-VVKOMZTBSA-N Dideuterium Chemical compound [2H][2H] UFHFLCQGNIYNRP-VVKOMZTBSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 金属酸化膜半導体素子製作の必須工程である
絶縁膜形成方法を提供する。 【解決手段】 本発明の半導体素子の絶縁膜形成方法
は、シリコンウェーハを洗浄した後、前記シリコンウェ
ーハを炉にローディングさせる段階と、重水を前記炉に
供給して前記シリコンウェーハに絶縁膜を成長させる段
階とを含んでなることを特徴とする。
絶縁膜形成方法を提供する。 【解決手段】 本発明の半導体素子の絶縁膜形成方法
は、シリコンウェーハを洗浄した後、前記シリコンウェ
ーハを炉にローディングさせる段階と、重水を前記炉に
供給して前記シリコンウェーハに絶縁膜を成長させる段
階とを含んでなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は金属酸化膜半導体
(ＭＯＳ：metal oxide semiconductor)素子製作の必須
工程である絶縁膜形成方法に係り、特にＭＯＳを応用し
た全ての次世代極超大規模集積回路素子(ultra large s
cale integration：ＵＬＳＩ)への適応が可能な技術で
ある。
(ＭＯＳ：metal oxide semiconductor)素子製作の必須
工程である絶縁膜形成方法に係り、特にＭＯＳを応用し
た全ての次世代極超大規模集積回路素子(ultra large s
cale integration：ＵＬＳＩ)への適応が可能な技術で
ある。
【０００２】
【従来の技術】ゲート酸化膜のような絶縁膜を形成させ
る一般的な技術は、シリコンウェーハを酸素、水素又は
水蒸気雰囲気中、高温で加熱してＳｉＯ2絶縁膜を形成
する。水素又は水蒸気を使用する場合には相当量の水素
が絶縁膜に含有され、Ｓｉ−Ｈ結合(bond)構造を成す。
しかし、半導体素子の集積度が増加すればするほど、絶
縁膜の厚さが約５０Å以下にスケーリング(scaling)さ
れ、このように絶縁膜の厚さが薄くなればなるほど、電
気的なストレス(stress)によってＳｉ−Ｈ結合が破壊(b
reak)され易く、ＴＤＤＢ(time-dependent dielectric
breakdown)特性の低下及びＳＩＬＣ(stress induced le
akage current)が増加するなど絶縁膜の電気的信頼性特
性(electrical and reliability characteristics)が悪
くなるという問題が生ずる。従って、半導体素子の高集
積化のためには、絶縁膜を薄く且つ均一性よく形成しな
がらも電気的信頼性特性に優れている絶縁膜を形成する
ことが必須的であるが、前述したように一般的な技術と
しては限界がある。
る一般的な技術は、シリコンウェーハを酸素、水素又は
水蒸気雰囲気中、高温で加熱してＳｉＯ2絶縁膜を形成
する。水素又は水蒸気を使用する場合には相当量の水素
が絶縁膜に含有され、Ｓｉ−Ｈ結合(bond)構造を成す。
しかし、半導体素子の集積度が増加すればするほど、絶
縁膜の厚さが約５０Å以下にスケーリング(scaling)さ
れ、このように絶縁膜の厚さが薄くなればなるほど、電
気的なストレス(stress)によってＳｉ−Ｈ結合が破壊(b
reak)され易く、ＴＤＤＢ(time-dependent dielectric
breakdown)特性の低下及びＳＩＬＣ(stress induced le
akage current)が増加するなど絶縁膜の電気的信頼性特
性(electrical and reliability characteristics)が悪
くなるという問題が生ずる。従って、半導体素子の高集
積化のためには、絶縁膜を薄く且つ均一性よく形成しな
がらも電気的信頼性特性に優れている絶縁膜を形成する
ことが必須的であるが、前述したように一般的な技術と
しては限界がある。
【０００３】論文「IEEE Electron Device Letter, Vo
l. 18, No.3, March p.81-83, 1997」に報告された重水
素(deuterium)Ｄ2を用いた素子信頼性の改善結果によれ
ば、素子製作を完了した後、最終段階で重水素雰囲気中
で熱処理(annealing)を施してＳｉ／ＳｉＯ2の界面に存
在する酸化物と結合されていないシリコン結合(silicon
bond)を既存のＳｉ−Ｈ結合の代わりに結合特性の強い
Ｓｉ−Ｄ結合を成すようにすることで、素子動作時に高
い電場が印加されても絶縁膜の電気的信頼性特性が相対
的に優秀であると報告された。しかし、かかる工程の問
題点は素子のパッシベーション層(passivation layer)
としてＳｉ3Ｎ4層を蒸着する場合、重水素がこの層を浸
透し難いため、Ｓｉ／ＳｉＯ2の界面にＳｉ−Ｄ結合が
なされなくて、結局素子特性の改善にあまり役に立たな
いという問題点がある。
l. 18, No.3, March p.81-83, 1997」に報告された重水
素(deuterium)Ｄ2を用いた素子信頼性の改善結果によれ
ば、素子製作を完了した後、最終段階で重水素雰囲気中
で熱処理(annealing)を施してＳｉ／ＳｉＯ2の界面に存
在する酸化物と結合されていないシリコン結合(silicon
bond)を既存のＳｉ−Ｈ結合の代わりに結合特性の強い
Ｓｉ−Ｄ結合を成すようにすることで、素子動作時に高
い電場が印加されても絶縁膜の電気的信頼性特性が相対
的に優秀であると報告された。しかし、かかる工程の問
題点は素子のパッシベーション層(passivation layer)
としてＳｉ3Ｎ4層を蒸着する場合、重水素がこの層を浸
透し難いため、Ｓｉ／ＳｉＯ2の界面にＳｉ−Ｄ結合が
なされなくて、結局素子特性の改善にあまり役に立たな
いという問題点がある。
【０００４】
【発明が解決しようとする課題】従来の工程で重水素熱
処理を用いて素子を製作する場合、パッシベーション層
によって重水素の浸透が決定される。また、重水素熱処
理温度が高くなければ充分な量の重水素を界面に供給す
ることができないが、熱処理温度を金属配線として用い
られるアルミニウムの融点より高く設定することができ
なくて、充分な量の重水素を界面に添加させることがで
きない。
処理を用いて素子を製作する場合、パッシベーション層
によって重水素の浸透が決定される。また、重水素熱処
理温度が高くなければ充分な量の重水素を界面に供給す
ることができないが、熱処理温度を金属配線として用い
られるアルミニウムの融点より高く設定することができ
なくて、充分な量の重水素を界面に添加させることがで
きない。
【０００５】
【課題を解決するための手段】本発明は重水(deuterium
oxide)Ｄ2Ｏ又は重水素(deuterium)Ｄ2雰囲気中で絶縁
膜を成長させることにより、Ｓｉ／ＳｉＯ2の界面に重
水素が含有されるようにして素子の電気的信頼性を改善
させることができる。
oxide)Ｄ2Ｏ又は重水素(deuterium)Ｄ2雰囲気中で絶縁
膜を成長させることにより、Ｓｉ／ＳｉＯ2の界面に重
水素が含有されるようにして素子の電気的信頼性を改善
させることができる。
【０００６】
【発明の実施の形態】半導体素子の製造工程中にゲート
酸化膜のような絶縁膜を形成する工程は必須的である。
半導体素子の高集積化に伴ない、絶縁膜の厚さは約５０
Å以下にスケーリングされる。これにより、絶縁膜の電
気的信頼性特性も向上しなければならない。本発明は絶
縁膜の電気的信頼性特性を改善させるために、重水(deu
teriumoxide)Ｄ2Ｏ又は重水素(deuterium)Ｄ2を用いた
酸化工程を行って重水素をＳｉ／ＳｉＯ2の界面に含有
させる。即ち、本発明は絶縁膜形成工程中にＳｉ／Ｓｉ
Ｏ2の界面にＳｉ−Ｄ結合がなされるようにする。
酸化膜のような絶縁膜を形成する工程は必須的である。
半導体素子の高集積化に伴ない、絶縁膜の厚さは約５０
Å以下にスケーリングされる。これにより、絶縁膜の電
気的信頼性特性も向上しなければならない。本発明は絶
縁膜の電気的信頼性特性を改善させるために、重水(deu
teriumoxide)Ｄ2Ｏ又は重水素(deuterium)Ｄ2を用いた
酸化工程を行って重水素をＳｉ／ＳｉＯ2の界面に含有
させる。即ち、本発明は絶縁膜形成工程中にＳｉ／Ｓｉ
Ｏ2の界面にＳｉ−Ｄ結合がなされるようにする。
【０００７】一方、後述の実施例２と実施例３のよう
に、第１段階酸化と第２段階酸化の温度は適正範囲に調
節することができる。即ち、第１段階酸化の温度と第２
段階酸化の温度を同一にするか、或いは異にして絶縁膜
の厚さと重水素の含有量を独立的に調節することができ
る。
に、第１段階酸化と第２段階酸化の温度は適正範囲に調
節することができる。即ち、第１段階酸化の温度と第２
段階酸化の温度を同一にするか、或いは異にして絶縁膜
の厚さと重水素の含有量を独立的に調節することができ
る。
【０００８】次に、本発明を以下の実施例によって説明
する。しかし、これら実施例は本発明をより詳細に説明
するためのものとして提供されるだけで、本発明の技術
的範囲がこれらの実施例によって限定されるものではな
い。
する。しかし、これら実施例は本発明をより詳細に説明
するためのものとして提供されるだけで、本発明の技術
的範囲がこれらの実施例によって限定されるものではな
い。
【０００９】〈実施例１〉絶縁膜を形成するシリコンウ
ェーハを洗浄した後、６５０乃至７５０℃の温度で加熱
された炉(furnace)にシリコンウェーハをローディング
(loading)させる。７５０乃至１,０５０℃の温度で重水
Ｄ2Ｏを供給してシリコンウェーハに絶縁膜を形成さ
せ、半導体素子を製作する。記実施例１と同様に、重水
は３乃至１０ＳＬＭ(standard liter per minute)の流
量比で供給する。
ェーハを洗浄した後、６５０乃至７５０℃の温度で加熱
された炉(furnace)にシリコンウェーハをローディング
(loading)させる。７５０乃至１,０５０℃の温度で重水
Ｄ2Ｏを供給してシリコンウェーハに絶縁膜を形成さ
せ、半導体素子を製作する。記実施例１と同様に、重水
は３乃至１０ＳＬＭ(standard liter per minute)の流
量比で供給する。
【００１０】〈実施例２〉実施例１と同様にシリコンウ
ェーハを炉にローディングさせた後、７５０乃至１,０
５０℃の温度で酸化ガス(oxidizing gas)のＯ2と重水Ｄ
2Ｏをそれぞれ使用するが、第１段階でＯ2を３乃至１０
ＳＬＭの流量比で供給して３０乃至５０Åの厚さでウェ
ーハに第２絶縁膜を成長させ、第２段階で重水を３乃至
１０ＳＬＭの流量比で供給して１０乃至３０Åの厚さで
第１絶縁膜上に第２絶縁膜を追加成長させて、本発明の
絶縁膜を形成させる。前記実施例２において、第１段階
の工程に用いられたＯ2の代わりに一般的な酸化ガスの
ＮＯ又はＮＯ2を使用してもよく、第１段階工程と第２
段階工程の順序を変えて実施してもよい。
ェーハを炉にローディングさせた後、７５０乃至１,０
５０℃の温度で酸化ガス(oxidizing gas)のＯ2と重水Ｄ
2Ｏをそれぞれ使用するが、第１段階でＯ2を３乃至１０
ＳＬＭの流量比で供給して３０乃至５０Åの厚さでウェ
ーハに第２絶縁膜を成長させ、第２段階で重水を３乃至
１０ＳＬＭの流量比で供給して１０乃至３０Åの厚さで
第１絶縁膜上に第２絶縁膜を追加成長させて、本発明の
絶縁膜を形成させる。前記実施例２において、第１段階
の工程に用いられたＯ2の代わりに一般的な酸化ガスの
ＮＯ又はＮＯ2を使用してもよく、第１段階工程と第２
段階工程の順序を変えて実施してもよい。
【００１１】〈実施例３〉実施例１と同様にシリコンウ
ェーハを炉にローディングさせた後、酸化ガスとしての
ＮＯ又はＮＯ2と重水Ｄ2Ｏをそれぞれ使用するが、第１
段階として、７５０乃至９５０℃の温度で重水を３乃至
１０ＳＬＭの流量比で供給して３０乃至５０Åの厚さで
シリコンウェーハに第１絶縁膜を成長させ、第２段階と
して、９５０乃至１,０５０℃の温度でＮＯ又はＮＯ2を
３乃至１０ＳＬＭの流量比で供給して１０乃至３０Åの
厚さで第１絶縁膜上に第２絶縁膜を追加成長させ、本発
明の絶縁膜を形成させる。
ェーハを炉にローディングさせた後、酸化ガスとしての
ＮＯ又はＮＯ2と重水Ｄ2Ｏをそれぞれ使用するが、第１
段階として、７５０乃至９５０℃の温度で重水を３乃至
１０ＳＬＭの流量比で供給して３０乃至５０Åの厚さで
シリコンウェーハに第１絶縁膜を成長させ、第２段階と
して、９５０乃至１,０５０℃の温度でＮＯ又はＮＯ2を
３乃至１０ＳＬＭの流量比で供給して１０乃至３０Åの
厚さで第１絶縁膜上に第２絶縁膜を追加成長させ、本発
明の絶縁膜を形成させる。
【００１２】前記実施例３において、第２段階工程に用
いられたＮＯ又はＮＯ2の代わりに一般的な酸化ガスと
してのＯ2を使用することができ、第１段階工程と２段
階工程の順序を替えて実施することができる。また、温
度を変化させていない状態で重水を第２段階で使用し、
ＮＯ又はＮＯ2を第１段階で使用してもよい。
いられたＮＯ又はＮＯ2の代わりに一般的な酸化ガスと
してのＯ2を使用することができ、第１段階工程と２段
階工程の順序を替えて実施することができる。また、温
度を変化させていない状態で重水を第２段階で使用し、
ＮＯ又はＮＯ2を第１段階で使用してもよい。
【００１３】〈実施例４〉前記実施例１と同様にシリコ
ンウェーハを炉にローディングさせた後、７５０乃至
１，０５０℃の温度で酸化ガスのＮＯ又はＮＯ2と重水
Ｄ2Ｏを同時に使用するが、これら混合されたガスを３
乃至１０ＳＬＭの流量比で供給してシリコンウェーハに
絶縁膜を成長させる。この時、重水に対するＮＯ又はＮ
Ｏ2の混合比は１：０.１乃至１０である。前記実施例４
において、ＮＯ又はＮＯ2の代わりに一般的な酸化ガス
Ｏ2を使用してもよい。
ンウェーハを炉にローディングさせた後、７５０乃至
１，０５０℃の温度で酸化ガスのＮＯ又はＮＯ2と重水
Ｄ2Ｏを同時に使用するが、これら混合されたガスを３
乃至１０ＳＬＭの流量比で供給してシリコンウェーハに
絶縁膜を成長させる。この時、重水に対するＮＯ又はＮ
Ｏ2の混合比は１：０.１乃至１０である。前記実施例４
において、ＮＯ又はＮＯ2の代わりに一般的な酸化ガス
Ｏ2を使用してもよい。
【００１４】〈実施例５〉実施例１と同様にシリコンウ
ェーハを炉にローディングさせた後、７５０乃至１,０
５０℃の温度で酸化ガスのＯ2と重水素Ｄ2を同時に使用
するが、これら混合されたガスを３乃至１０ＳＬＭの流
量比で供給してシリコンウェーハに絶縁膜を成長させ
る。この時、重水素Ｄ2に対するＯ2の混合比は１：０.
５〜２である。前記実施例５において、Ｏ2の代わりに
一般的な酸素ガスのＮＯ又はＮＯ2を使用してもよい。
ェーハを炉にローディングさせた後、７５０乃至１,０
５０℃の温度で酸化ガスのＯ2と重水素Ｄ2を同時に使用
するが、これら混合されたガスを３乃至１０ＳＬＭの流
量比で供給してシリコンウェーハに絶縁膜を成長させ
る。この時、重水素Ｄ2に対するＯ2の混合比は１：０.
５〜２である。前記実施例５において、Ｏ2の代わりに
一般的な酸素ガスのＮＯ又はＮＯ2を使用してもよい。
【００１５】前記実施例によってＳｉ／ＳｉＯ2の界面
に重水素が添加されてＳｉ−Ｄ結合を成す。これら実施
例に適用される炉としては既存のチューブ型炉(tube-ty
pe furnace)と急速熱処理炉(rapid thermal furnace)の
両方とも可能である。
に重水素が添加されてＳｉ−Ｄ結合を成す。これら実施
例に適用される炉としては既存のチューブ型炉(tube-ty
pe furnace)と急速熱処理炉(rapid thermal furnace)の
両方とも可能である。
【００１６】〈試験例〉９００℃の温度で重水Ｄ2Ｏと
Ｈ2Ｏのそれぞれを用いて１７ｎｍの絶縁膜をそれぞれ
成長させてＭＯＳキャパシタを製作し、電子がそれぞれ
の絶縁膜にトラップされて現れる現象ΔＶGを図１に示
した。図１において、ＪGは一定の電流下でゲート電圧
の変化(gate voltage shift under constant current)
であり、この試験例では１０ｍＡ／ｃｍ2とした。図１
から分るように、既存のＨ2Ｏ雰囲気中で成長した絶縁
膜とＤ2Ｏ雰囲気中で成長した絶縁膜を互いに比較した
時、電子のトラップ量が、Ｈ2Ｏ雰囲気中で成長した絶
縁膜よりＤ2Ｏ雰囲気中で成長した絶縁膜で著しく減少
する。従って、Ｈ2Ｏ雰囲気よりＤ2Ｏ雰囲気中で成長し
た絶縁膜が素子の信頼性を向上させることが分る。
Ｈ2Ｏのそれぞれを用いて１７ｎｍの絶縁膜をそれぞれ
成長させてＭＯＳキャパシタを製作し、電子がそれぞれ
の絶縁膜にトラップされて現れる現象ΔＶGを図１に示
した。図１において、ＪGは一定の電流下でゲート電圧
の変化(gate voltage shift under constant current)
であり、この試験例では１０ｍＡ／ｃｍ2とした。図１
から分るように、既存のＨ2Ｏ雰囲気中で成長した絶縁
膜とＤ2Ｏ雰囲気中で成長した絶縁膜を互いに比較した
時、電子のトラップ量が、Ｈ2Ｏ雰囲気中で成長した絶
縁膜よりＤ2Ｏ雰囲気中で成長した絶縁膜で著しく減少
する。従って、Ｈ2Ｏ雰囲気よりＤ2Ｏ雰囲気中で成長し
た絶縁膜が素子の信頼性を向上させることが分る。
【００１７】
【発明の効果】本発明は高温の重水又は重水素雰囲気中
で絶縁膜を成長させることにより、充分な量の重水素が
Ｓｉ／ＳｉＯ2の界面に添加されて素子の電気的信頼性
特性を向上させる。従って、本発明による絶縁膜は電気
的信頼性特性に優れているのみならず、絶縁膜に存在す
る重水素の量を容易に調節してパッシベーション層と関
係なく重水素をＳｉ／ＳｉＯ2の界面に添加させること
ができる。
で絶縁膜を成長させることにより、充分な量の重水素が
Ｓｉ／ＳｉＯ2の界面に添加されて素子の電気的信頼性
特性を向上させる。従って、本発明による絶縁膜は電気
的信頼性特性に優れているのみならず、絶縁膜に存在す
る重水素の量を容易に調節してパッシベーション層と関
係なく重水素をＳｉ／ＳｉＯ2の界面に添加させること
ができる。
【図１】ＭＯＳキャパシタにおいて電子が絶縁膜にトラ
ップされた現象を示すグラフである。
ップされた現象を示すグラフである。
Claims (23)
- 【請求項１】 シリコンウェーハを洗浄した後、前記シ
リコンウェーハを炉にローディングさせる段階と、 重水を前記炉に供給して前記シリコンウェーハに絶縁膜
を成長させる段階とを含んでなることを特徴とする半導
体素子の絶縁膜形成方法。 - 【請求項２】 前記ローディング温度は６５０乃至７５
０℃の温度であり、前記絶縁膜成長温度は７５０乃至
１,０５０℃の温度であることを特徴とする請求項１記
載の半導体素子の絶縁膜形成方法。 - 【請求項３】 前記重水は３乃至１０ＳＬＭの流量比で
炉に供給することを特徴とする請求項１記載の半導体素
子の絶縁膜形成方法。 - 【請求項４】 シリコンウェーハを洗浄した後、前記シ
リコンウェーハを炉にローディングさせる段階と、 酸化ガスを前記炉に供給して前記シリコンウェーハに第
１絶縁膜を成長させる段階と、 重水を前記炉に供給して前記第１絶縁膜上に第２絶縁膜
を追加成長させる段階とを含んでなることを特徴とする
半導体素子の絶縁膜形成方法。 - 【請求項５】 前記酸化ガスはＯ2、ＮＯ及びＮＯ2の少
なくとも一つであることを特徴とする請求項４記載の半
導体素子の絶縁膜形成方法。 - 【請求項６】 前記第１及び第２絶縁膜成長温度は７５
０乃至１，０５０℃の温度であることを特徴とする請求
項４記載の半導体素子の絶縁膜形成方法。 - 【請求項７】 前記第１絶縁膜の成長温度は７５０乃至
９５０℃の温度であり、前記第２絶縁膜の成長温度は９
５０乃至１,０５０℃の温度であることを特徴とする請
求項４記載の半導体素子の絶縁膜形成方法。 - 【請求項８】 前記酸化ガス及び前記重水は３乃至１０
ＳＬＭの流量比で炉にそれぞれ供給することを特徴とす
る請求項４記載の半導体素子の絶縁膜形成方法。 - 【請求項９】 シリコンウェーハを洗浄した後、前記シ
リコンウェーハを炉にローディングさせる段階と、 重水を前記炉に供給して前記シリコンウェーハに第１絶
縁膜を成長させる段階と、 酸化ガスを前記炉に供給して前記第１絶縁膜上に第２絶
縁膜を追加成長させる段階とを含んでなることを特徴と
する半導体素子の絶縁膜形成方法。 - 【請求項１０】 前記酸化ガスはＯ2、ＮＯ及びＮＯ2の
少なくとも一つであることを特徴とする請求項９記載の
半導体素子の絶縁膜形成方法。 - 【請求項１１】 前記第１及び第２絶縁膜の成長温度は
７５０乃至１,０５０℃の温度であることを特徴とする
請求項９記載の半導体素子の絶縁膜形成方法。 - 【請求項１２】 前記第１絶縁膜の成長温度は７５０乃
至９５０℃の温度であり、前記第２絶縁膜の成長温度は
９５０乃至１,０５０℃の温度であることを特徴とする
請求項９記載の半導体素子の絶縁膜形成方法。 - 【請求項１３】 前記酸化ガス及び前記重水は３乃至１
０ＳＬＭの流量比で炉にそれぞれ供給することを特徴と
する請求項９記載の半導体素子の絶縁膜形成方法。 - 【請求項１４】 シリコンウェーハを洗浄した後、前記
シリコンウェーハを炉にローディングさせる段階と、 酸化ガスと重水を前記炉に供給して前記シリコンウェー
ハに絶縁膜を成長させる段階とを含んでなることを特徴
とする半導体素子の絶縁膜形成方法。 - 【請求項１５】 前記ローディング温度は６５０乃至７
５０℃の温度であり、前記絶縁膜の成長温度は７５０乃
至１,０５０℃の温度であることを特徴とする請求項１
４記載の半導体素子の絶縁膜形成方法。 - 【請求項１６】 前記酸化ガスと前記重水は３乃至１０
ＳＬＭの流量比で炉に供給することを特徴とする請求項
１４記載の半導体素子の絶縁膜形成方法。 - 【請求項１７】 前記酸化ガスはＯ2、ＮＯ及びＮＯ2の
少なくとも一つであることを特徴とする請求項１４記載
の半導体素子の絶縁膜形成方法。 - 【請求項１８】 前記酸化ガスとしてＮＯ又はＮＯ2を
使用する場合、前記重水に対するＮＯ又はＮＯ2の混合
比を１：０.１〜１０とすることを特徴とする請求項１
４記載の半導体素子の絶縁膜形成方法。 - 【請求項１９】 シリコンウェーハを洗浄した後、前記
シリコンウェーハを炉にローディングさせる段階と、 酸化ガスと重水素を前記炉に供給して前記シリコンウェ
ーハに絶縁膜を成長させる段階とを含んでなることを特
徴とする半導体素子の絶縁膜形成方法。 - 【請求項２０】 前記ローディング温度は６５０乃至７
５０℃の温度であり、前記絶縁膜の成長温度は７５０乃
至１,０５０℃の温度であることを特徴とする請求項１
９記載の半導体素子の絶縁膜形成方法。 - 【請求項２１】 前記酸化ガスと前記重水素は３乃至１
０ＳＬＭの流量比で炉に供給することを特徴とする請求
項１９記載の半導体素子の絶縁膜形成方法。 - 【請求項２２】 前記酸化ガスはＯ2、ＮＯ及びＮＯ2の
少なくとも一つであることを特徴とする請求項１９記載
の半導体素子の絶縁膜形成方法。 - 【請求項２３】 前記酸化ガスとしてＯ2を使用する場
合、前記重水素に対するＯ2の混合比を１：０.５〜２と
することを特徴とする請求項１９記載の半導体素子の絶
縁膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-40260 | 1998-09-28 | ||
| KR1019980040260A KR20000021246A (ko) | 1998-09-28 | 1998-09-28 | 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150508A true JP2000150508A (ja) | 2000-05-30 |
Family
ID=19552160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11273630A Pending JP2000150508A (ja) | 1998-09-28 | 1999-09-28 | 半導体素子の絶縁膜形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2000150508A (ja) |
| KR (1) | KR20000021246A (ja) |
| GB (1) | GB2342226A (ja) |
| TW (1) | TW419745B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006022326A1 (ja) * | 2004-08-27 | 2006-03-02 | Taiyo Nippon Sanso Corporation | 高誘電体膜、この高誘電体膜を用いた電界効果トランジスタおよび半導体集積回路装置ならびに高誘電体膜の製造方法 |
| JP2017157812A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | ウェハの熱処理方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474190B1 (ko) * | 2000-12-19 | 2005-03-08 | 주식회사 하이닉스반도체 | 반도체 소자의 열처리 방법 |
| KR100500698B1 (ko) * | 2002-11-20 | 2005-07-12 | 광주과학기술원 | 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법 |
| US7253020B2 (en) | 2005-01-04 | 2007-08-07 | Omnivision Technologies, Inc | Deuterium alloy process for image sensors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872387A (en) * | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
| US5711998A (en) * | 1996-05-31 | 1998-01-27 | Lam Research Corporation | Method of polycrystalline silicon hydrogenation |
| JPH1012609A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3599513B2 (ja) * | 1996-12-27 | 2004-12-08 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
-
1998
- 1998-09-28 KR KR1019980040260A patent/KR20000021246A/ko not_active Application Discontinuation
-
1999
- 1999-09-27 TW TW088116484A patent/TW419745B/zh not_active IP Right Cessation
- 1999-09-27 GB GB9922758A patent/GB2342226A/en not_active Withdrawn
- 1999-09-28 JP JP11273630A patent/JP2000150508A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006022326A1 (ja) * | 2004-08-27 | 2006-03-02 | Taiyo Nippon Sanso Corporation | 高誘電体膜、この高誘電体膜を用いた電界効果トランジスタおよび半導体集積回路装置ならびに高誘電体膜の製造方法 |
| JP2006066706A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 高誘電体膜、この高誘電体膜を用いた電界効果トランジスタおよび半導体集積回路装置ならびに高誘電体膜の製造方法 |
| JP2017157812A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | ウェハの熱処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000021246A (ko) | 2000-04-25 |
| GB2342226A (en) | 2000-04-05 |
| TW419745B (en) | 2001-01-21 |
| GB9922758D0 (en) | 1999-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5105627B2 (ja) | 複数のアニールステップを用いた酸窒化シリコンゲート誘電体の形成 | |
| CN101471254B (zh) | 形成介电膜的方法 | |
| CN101393861A (zh) | 栅介质层的形成方法 | |
| JP3491050B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| CN100380609C (zh) | 半导体基片的uv增强的氧氮化 | |
| JP2000150508A (ja) | 半導体素子の絶縁膜形成方法 | |
| US6740941B2 (en) | Semiconductor device including a gate insulating film made of high-dielectric-constant material | |
| US5854505A (en) | Process for forming silicon oxide film and gate oxide film for MOS transistors | |
| JPH0770535B2 (ja) | 半導体装置の製造方法 | |
| JP2001110807A (ja) | 薄膜絶縁膜の形成方法 | |
| JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP3210370B2 (ja) | 酸化膜の形成方法 | |
| JPH11283975A (ja) | 薄くて均一な酸化物を低い温度で形成する方法 | |
| JPH0316215A (ja) | シリコン熱酸化膜の形成方法 | |
| JPS62252961A (ja) | 半導体装置の製造方法 | |
| JP2003086588A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| US5908321A (en) | Semiconductor structure with stable pre-reacted particle and method for making | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| JPS5918677A (ja) | 絶縁ゲ−ト電界効果型半導体装置の製造方法 | |
| JPH09266304A (ja) | ゲート絶縁膜の形成方法 | |
| JPH05218006A (ja) | 絶縁膜形成方法 | |
| Ohkawa et al. | Improving the reliability and the insulation properties of gate oxide in the gate injection mode by using a new procedure of (100) Si surface and Si/SiO/sub 2/interface treatments | |
| JPH02260638A (ja) | 熱酸化膜の形成方法 | |
| JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
| JPH01289271A (ja) | 半導体装置の製造方法 |