JPS5918677A - 絶縁ゲ−ト電界効果型半導体装置の製造方法 - Google Patents

絶縁ゲ−ト電界効果型半導体装置の製造方法

Info

Publication number
JPS5918677A
JPS5918677A JP12792882A JP12792882A JPS5918677A JP S5918677 A JPS5918677 A JP S5918677A JP 12792882 A JP12792882 A JP 12792882A JP 12792882 A JP12792882 A JP 12792882A JP S5918677 A JPS5918677 A JP S5918677A
Authority
JP
Japan
Prior art keywords
film
insulating film
gate insulating
thickness
oxidized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12792882A
Other languages
English (en)
Inventor
Manzo Saito
斉藤 万蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP12792882A priority Critical patent/JPS5918677A/ja
Publication of JPS5918677A publication Critical patent/JPS5918677A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁ゲート電界効果型半導体素子の製造方法に
かかり、特に薄くてしかも品質の良いゲート絶縁膜の製
造方法に関する。
従来、電界効果半導体装置のゲート絶縁膜としてに、基
板シリコンの酸化により形成された酸化膜を1000〜
1200℃の高温アンモニア雰囲気中で窒化する方法が
知られていた。この方法により形成されたゲート絶縁膜
は窒化されていない酸化膜をゲート絶縁膜として使用し
た場合と比較して絶縁耐圧が向上するという利点を有す
るものの、同時に他の重大な欠陥を有する。即ち、酸化
膜をアンモニア雰囲気中で窒化した熱窒化酸化膜は、膜
中を流れる電流が大きい。電界効果型集積回路に従来技
術である熱窒化膜を適用し次場合、特にダイナミック回
路においてはゲート膜中を流れる漏れ電流が大きいため
に動作の不安定性をもたらすという重大な欠陥を有する
。また、ゲート絶縁膜としての絶縁耐圧も十分に良いと
は言えない。
これらの欠陥を除去する為には、膜厚を厚くせねばなら
ぬが、この場合には電界効果素子の利得が減少し、十分
な性能を得ることが出来ないという重大な欠陥を有する
本発明の目的は、これらの欠点を除去し、絶縁膜中の欠
陥が少なく、シかも信頼性の良い絶縁膜を形成する仁と
を目的とする。
本発明は電界効果型素子のゲート絶縁膜を形成する工程
において、先づ半導体基体上vce化膜を形成し、次に
該酸化膜が窒化される工程を経た絶縁膜に対し、更に酸
化性雰囲気中にて酸化処理すると膜質が向上する。膜の
誘電率も10%以上の増加が保持される。しかしながら
、該酸化処理が強過ぎると、基板酸化効果が大きくなシ
、膜質に熱酸化膜に近付く。膜の誘電率も低下する。従
がって、ゲート絶縁膜としての特性の良さを保持する為
には、該酸化処理による膜厚の増加にゲート絶縁膜厚の
10%以内でなければならないという知見に基づく。
本発明を用いれば、ゲート絶縁膜中を流れる電流が少な
く、半導体装置あるいは集積回路などに適用した場合の
装置の信頼性が高まり、また製造の良品率も向上すると
いう大きな利点を有する。
また、ゲート絶縁耐圧も向上するので、膜厚を薄くして
も信頼性及び製造の良品率が良い。しかも、す、装置の
動作速度、消費電力などの特性向上を図れるという大き
ガ利点をも有する。
次に、本発明を実施例に基づいて説明する。第1図は本
発明を用いて絶縁ゲート電界効果型ダイオードを作成し
た場合の実施例の説明図である。
第1図(a)VC示す如(、P型シリコン基板1上に厚
い絶縁膜2を形成した後に、高温の酸化性雰囲気中で該
シリコン基板1を酸化し、ゲート領域上にゲート絶縁膜
3を形成する。本実施例の場合、該ゲート絶縁膜に90
0℃の乾燥酸素中で14OAの膜厚に成長し之0次に、
1000℃の乾燥輩素8゜%、乾燥アンモニア20%雰
囲気中で3時間窒化を行なったーこのとき前記酸化膜3
の表面領域には窒化された層4が形成される。次に、第
1図(b)に示すようにこのようにして形成された熱窒
化酸化M3,4t−1000℃の乾燥酸素中で酸化し、
該熱窒化酸化膜3,4上に酸化膜に近い性質を有する層
5を形成する。この場合の酸化条件は1000°C21
時間、乾燥酸素雰囲気中という酸化作用の強い条件にも
かかわらず、前記熱窒化酸化膜が強い耐酸化保護性を有
する為に、前記層5に膜厚が極めて薄く、第1図Φ)に
おけるこの酸化処理窒化酸化膜3. 4. 5U膜厚が
第1図(a)における熱窒化酸化膜3,4と殆ど変わら
ない。次に、必要ならば層5上にリンを含有せる絶縁膜
層を形成した後にアルミ層を真空蒸着法によフ付着し、
選択的にエツチング除去してゲート電極を形成した後に
450°0のフォーミングガス中にて熱処理を行なった
0 このようにして作成した電界効果ダイオードの電流密度
−印加電圧特性を第2図に示す。従来技術である熱望化
酸化膜中を流れる電流に電流密度10〜10−10り2
 の領域において、熱酸化膜(VW 中を流れる電流より多い。このことは半導体装置特にダ
イナミック動作を行なり集積回路の機能をはたす上で障
害となり、はなはだしきに回路の誤動作を招きかねない
oしかしながら、本発明に基づき形成された酸化処理熱
望化酸化膜中を流れる電流に電流密度が10−9〜10
″″10J′/c、L2 領域に於ても前記熱窒化酸化
膜中を流れる電流より少ないだけでなく、熱酸化膜中を
流れる電流よpも少ない。本発明のゲート絶縁膜を用い
た半導体装置あるいに集積回路は、かかる膜中を流れる
電流が少なく装置の信頼性が良いという大きな利点を有
する。また、酸化処理熱窒化酸化膜は膜中の欠陥が減少
する。このため膜厚の薄いゲート絶縁膜を用いても、製
品の欠陥率が少なく、性能の優れた品質の良い製品が得
られると言う優れた利点をも有する。
本実施例の場合、膜の誘電率に熱酸化膜の誘電率と比較
して13%程度増加している。この事実も電界効果素子
としての機能をはたす上で有利な点である。
しかしながら、前記熱窒化酸化膜の耐酸化傑物性に有限
である。本実施例の膜の場合、1000℃。
20時間、乾燥酸素中と言う条件に対しては保護マスク
性を有するが、それ以上の長時間酸化に対してに保護マ
スク性に有せず、基板の酸化効果が顕著となる。30時
間の酸化処理を行なうと膜厚は2000^程度になり、
膜質も熱酸化膜に近付き、本実施例に示した酸化−窒化
一酸化処理構造の利点が失なわれる。本発明の意図する
効果を保持する為VCi’t: s酸化処理による酸化
膜厚の増加はゲート膜厚の10%以内でなければならな
い。
本実施例では、ダイオードについてのみ説明したが、本
発明の膜を用いてトランジスタ等の能動素子を形成して
も優れた効果が期待できることに言うまでもない。また
、ゲート電極材料として多結晶シリコンあるいにシリサ
イドなど他の物質を用いても良い。
本発明の実施例では、窒化の条件として常圧高温アンモ
ニア雰囲気中にて窒化する例を示したが、酸化膜を窒化
する条件であれば、他の異なった条件で窒化しても良い
。即ち、温度、雰囲気、圧力、時間など窒化の条件が変
化しても同様な効果が得られる。例えばアンモニアの代
41)FCヒドラジンを用いても良い。また、プラズマ
状態下で窒化しても良い。
酸化処理工程における酸化条件も、異なる条件で酸化し
て良い。例えば、雰囲気が水蒸気中でも良い。また、圧
力は常圧でも減圧でも加圧状態でも同様であるし、プラ
ズマ雰囲気中で酸化しても良い。他の酸化条件を変化さ
せても良い。
【図面の簡単な説明】
第1図は本実施例の説明する断面図である。−1は半導
体基体、2は厚い絶縁膜、3は酸化膜、4は窒化された
層、5に酸化された層、6にアルミ電極を示す。 第2図は電界効果ダイオードのゲート絶縁膜中を流れる
電流の電流密度−印加電圧特性である。 実線は熱酸化膜ゲートの場合1点線は熱窒化酸化膜の場
合、一点鎖線に酸化処理熱望化酸化膜の場合の特性を示
す図である。 第 7 図(/2) 第7図(b)′j −q   −毅   −7/−l−/、3 −/4tロ
 カ11゛借ニル(V) 篤  2  fg−,1

Claims (1)

  1. 【特許請求の範囲】 (1ン、酸化膜を形成する工程と、次に該酸化膜を窒化
    する工程と、次に酸化性雰囲気中にて酸化処理する工程
    とを含んでゲート絶縁膜を形成することを特徴とする絶
    縁ゲート電界効果型半導体装置の製造方法。 (2)、前記酸化処理工程において該酸化処理によるゲ
    ート絶縁膜厚の増加はゲート絶縁膜厚の10%以内であ
    ることを特徴とする前項(1)項記載の絶縁ゲート電界
    効果半導体装置の製造方法。
JP12792882A 1982-07-22 1982-07-22 絶縁ゲ−ト電界効果型半導体装置の製造方法 Pending JPS5918677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12792882A JPS5918677A (ja) 1982-07-22 1982-07-22 絶縁ゲ−ト電界効果型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12792882A JPS5918677A (ja) 1982-07-22 1982-07-22 絶縁ゲ−ト電界効果型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5918677A true JPS5918677A (ja) 1984-01-31

Family

ID=14972094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12792882A Pending JPS5918677A (ja) 1982-07-22 1982-07-22 絶縁ゲ−ト電界効果型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5918677A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265274A (ja) * 1988-08-31 1990-03-05 Sony Corp 薄膜トランジスタ
US5013692A (en) * 1988-12-08 1991-05-07 Sharp Kabushiki Kaisha Process for preparing a silicon nitride insulating film for semiconductor memory device
US5397748A (en) * 1991-12-28 1995-03-14 Nec Corporation Method of producing semiconductor device with insulating film having at least silicon nitride film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984180A (ja) * 1972-11-21 1974-08-13
JPS51102469A (ja) * 1975-03-06 1976-09-09 Fujitsu Ltd

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4984180A (ja) * 1972-11-21 1974-08-13
JPS51102469A (ja) * 1975-03-06 1976-09-09 Fujitsu Ltd

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265274A (ja) * 1988-08-31 1990-03-05 Sony Corp 薄膜トランジスタ
US5013692A (en) * 1988-12-08 1991-05-07 Sharp Kabushiki Kaisha Process for preparing a silicon nitride insulating film for semiconductor memory device
US5397748A (en) * 1991-12-28 1995-03-14 Nec Corporation Method of producing semiconductor device with insulating film having at least silicon nitride film

Similar Documents

Publication Publication Date Title
JP2007266616A (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
JPH04259242A (ja) 半導体装置の製造方法
JP3082688B2 (ja) 配線形成法
EP0167208B1 (en) A method for growing an oxide layer on a silicon surface
JPH1131691A (ja) 炭化けい素半導体装置の熱酸化膜形成方法
JPS5918677A (ja) 絶縁ゲ−ト電界効果型半導体装置の製造方法
Yoon et al. Effects of growth temperature on TDDB characteristics of N/sub 2/O-grown oxides
JPS62113421A (ja) 半導体装置の製造方法
JP3247242B2 (ja) 半導体装置の製造方法
JPH02135759A (ja) 半導体装置およびその製造方法
JP3040556B2 (ja) 半導体装置の絶縁膜形成方法
JPS5812340A (ja) 半導体装置の製造方法
JPS6346574B2 (ja)
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
JP3033376B2 (ja) 半導体装置の製造方法
JPH10200060A (ja) 強誘電体キャパシタの製造方法
JPH0316215A (ja) シリコン熱酸化膜の形成方法
JP2739593B2 (ja) 半導体装置の製造法
JPS5889869A (ja) 半導体装置の製造方法
JPH08116053A (ja) 半導体装置の製造方法
JPH01308078A (ja) 半導体装置の製造方法
JPH05235265A (ja) 半導体装置の製造方法
JP2776838B2 (ja) 半導体装置の製造方法
KR0127316B1 (ko) 다결정실리콘의 산화막 형성방법
JPH0232537A (ja) 半導体装置の製造方法