KR0127316B1 - 다결정실리콘의 산화막 형성방법 - Google Patents

다결정실리콘의 산화막 형성방법

Info

Publication number
KR0127316B1
KR0127316B1 KR1019940008243A KR19940008243A KR0127316B1 KR 0127316 B1 KR0127316 B1 KR 0127316B1 KR 1019940008243 A KR1019940008243 A KR 1019940008243A KR 19940008243 A KR19940008243 A KR 19940008243A KR 0127316 B1 KR0127316 B1 KR 0127316B1
Authority
KR
South Korea
Prior art keywords
oxide film
thermal oxide
polycrystalline silicon
thickness
silicon
Prior art date
Application number
KR1019940008243A
Other languages
English (en)
Other versions
KR950030260A (ko
Inventor
전명철
김기범
한민구
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019940008243A priority Critical patent/KR0127316B1/ko
Publication of KR950030260A publication Critical patent/KR950030260A/ko
Application granted granted Critical
Publication of KR0127316B1 publication Critical patent/KR0127316B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 다결정실리콘의 산화막 형성방법에 관한 것으로, 종래 다결정실리콘의 산화막 형성방법은 다결정실리콘결정경계의 산화속도가 다결정실리콘결정내부의 산화속도 보다 빨라서 다결정실리콘과 다결정실리콘 열산화막 계면에서의 표면거칠기가 커지게 된다.
특히, 다결정실리콘 열산화막을 다결정실리콘 박막트랜지스터나 이피롬(EPROM), 이이피롬(EEPROM)과 같은 비휘발성 기억소자등에서 절연체나 유전체로 사용하고자 하는 경우 다결정실리콘열산화막의 두께가 수백 Å에서 수천 Å의 범위이므로 이 정도의 두께로 다결정실리콘을 열산화하게 되면 다결정실리콘과 다결정실리콘열산화막의 계면의 표면거칠기는 더 커지게 되어 다결정실리콘열산화막에 전압을 인가할 때 거진 표면의 뾰족한 부분에서의 전계가 다른 부분에서의 전계보다 커지게 되어 절연파괴가 보다 낮은 전압에서 일어나는 문제점이 있었다. 본 발명은 이러한 문제점을 해결하기 위하여 다결정실리콘에 일정두께를 갖는 열산화막을 형성한 후 그 위에 비단결정실리콘를 증착하여 상기 비단결정실리콘을 상기 열산화막까지 완전히 열산화시켜 다결정실리콘과 다결정실리콘 열산화막의 계면에서의 표면거칠기를 감소시키도록 하는 다결정실리콘의 산화막 형성방법을 제공하는 것이다.

Description

다결정실리콘의 산화막 형성방법
제 1 도의 (a) 내지 (c)는 종래 다결정실리콘의 산화막형성 공정도.
제 2 도의 본 발명 다결정실리콘의 산화막형성 구조도.
제 3 도의 (a) 내지 (g)는 제 2 도에 대한 산화막형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 기판 12 : 다결정실리콘
13,15,16 : 열산화막 14 : 비단결정시리콘
본 발명은 다결정실리콘의 산화막 형성방법에 관한 것으로, 특히 다결정실리콘을 열산화시켜 열산화막을 형성할때 발생되는 다결정실리콘과 열산화막의 계면에서의 표면거칠기를 개선하여 다결정실리콘 열산화막의 절연파괴 전계를 낮추고 다결정실리콘 박막트랜지스터에서의 전계효과 이동도를 높이도록 하는 다결정실리콘의 산화막 형성방법에 관한 것이다.
다결정실리콘 산화막은 다결정실리콘 박막트랜지스터를 이용한 액티브 매트릭스 액정디스플레이나 이피롬(EPROM), 이이피롬(EEPROM)과 같은 비휘발성 기억소자등에서 절연체나 유전체로 널리 사용되고 있다.
다결절실리콘 산화막을 형성하는 방법으로는 다결정실리콘을 열산화시켜 형성하는 방법과 화학기상 증착(CVD)방법에 의해 다결정실리콘 위에 산화막을 증착하는 방법의 두가지가 널리 사용되고 있다.
여기서 열산화막이 증착법에 의한 산화막보다 전기적, 물리적특성이 우수하기 때문에 열산화막이 증착법에 의한 다결정실리콘 산화막 보다 많이 사용되고 있다.
본 발명에서는 열산화시켜 다결정실리콘 산화막을 형성하는 방법을 설명한다.
일반적으로 다결정실리콘 열산화막을 형성하는데 있어서 다결정실리콘을 형성한 후 가열로에 넣어 가열하면서 건식산화나 습식산화를 진행하여 다결정실리콘위에 원하는 두께의 다결정실리콘 열산화막을 직접 형성시킨다.
제 1 도의 (가) 내지 (다)는 종래 다결정실리콘의 산화막형성 공정도로서, 제 1 도의 (가)에 도시된 바와 같이 깨끗하게 세척한후 건조시킨 기판(1)위에 다결정실리콘(2)박막을 형성한다.
이후, 제 1 도의 (나)에 도시된 바와같이 가열로에 상기의 소자를 넣고 가열하면서 O2또는 H2O 분위기에서 건식산화(Dry Oxidation)나 습식산화(Wet oxidation)를 수행한다.
그러면, 제 1 도의 (다)와 같이 원하는 두께의 다결정실리콘 열산화막(3)이 형성된다.
그러나, 상기와같은 열산화법에서는다결정실리콘결정경계(4)의 산화속도가 다결정실리콘결정내부(5)의 산화속도 보다 빨라서 다결정실리콘(2)과 다결정실리콘 열산화막(3)의 계면(6)에서의 표면거칠기가 커지게 된다.
특히, 다결정실리콘 열산화막(3)을 다결정실리콘 박막트랜지스터나 이피롬(EPROM), 이이피롬(EEPROM)과 같은 비휘발성 기억소자등에서 절연체나 유전체로 사용하고자 하는 경우 다결정실리콘열산화막(3)의 두께가 수백 Å에서 수천 Å의 범위이므로 이 정도의 두께로 다결정 실리콘을 열산화하게 되면 다결정실리콘(2)과 다결정실리콘열산화막(3)의 계면(6)의 표면거칠기는 더 커지게 된다.
이와같이 표면거칠기가 커지게 되면 다결정실리콘열산화막(3)에 전압을 인가할때 거친 표면의 뾰족한 부분에서의 전계가 다른 부분에서의 전계보다 커지게 되어 절면파괴가 보다 낮은 전압에서 일어나는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여, 다결정실리콘에 일정두께를 갖는 열산화막을 형성한 후 그 위에 비단결정실리콘을 증착하여 상기 비단결정실리콘을 상기 열산화막까지 완전히 열산화시켜 다결정실리콘과 다결정실리콘 열산화막의 계면에서의 표면거칠기를 감소시키도록 하는 다결정실리콘의 산화막 형성방법을 제공하는 것이다.
본 발명은 기판상에 다결정실리콘을 형성하는 공정과, 상기 다결정실리콘을 열산화시켜 얇은 제 1 두께를 가지는 제 1 열산화막을 형성하는 공정과, 상기 제 1 열산화막위에 비단결정실리콘을 증착한 후 그 비단결정실리콘을 열산화시켜 제 2 두께를 가지는 제 24열산화막을 형성하는 공정과, 상기 비단결정실리콘층을 전체적으로 열산화시켜 상기 제 2열산화막과 상기 제 1열산화막이 연속적인 한 층의 열산화막이 되도록 하는 공정으로 이루어지도록 구성한다.
또한, 본 발명은 다결정실리콘을 형성하는 공정과, 상기 다결정실리콘위에 제 1 두께를 가지는 절연막을 증착하는 공정과, 상기 절연막위에 비단결정실리콘을 증착하는 공정과, 상기 비단결정실리콘을 열산화시켜 제 2두께를 가지는 열산화막을 형성하되 비단결정실콘층을 전체적으로 열산화시켜 상기 절연막과 상기 열산화막이 연속적인 한층의 열산화막이 되도록 하는 공정으로 이루어지도륵 구성한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 발명 다결정실리콘의 산화막형성 구조도로서, 이에 도시한 바와같이 기판(11)위에 다결정실리콘(12)이 형성되고, 상기 다결정실리콘(12)위에 다결정실리콘 열산화막(16)이 형성되어 구성되는 것으로, 이와같이 구성되는 다결정실리콘의 산화막 형성방법을 첨부한 제 3 도를 참조하여 설명하면 다음과 같다.
제 3 도의 (가)내지(사)는 본 발명 다결정실리콘의 산화막 형성 제조 공정도로서, 제 3 도의 (가)에 도시한 바와같이 선행공장이 수행되어진 기판(11)위에 다결정실리콘(12)박막을 형성한다.
이후, 제 3 도의 (나)에 도시된 바와같이 가열로에 상기의 소자를 넣고 가열하면서 O2또는 H2O 분위기에서 건식산화(Dry Oxidation)나 습식산화(Wet Oxidation)를 수행하여 제 3 도의 (다)와 같이 30∼500Å정도 얇은 두께의 제 1 두께를 가지는 제 1 열산화막(13)을 형성한다.
다음에 제 3 도의 (라)에 도시한 바와같이 상기에서 형성된 제 1 열산화막(13)위에 비단결정실리콘(14)을 증착한 다음 제 3 도의 (마)와같이 상기의 소자를 가열로에 넣어 가열하면서 O2또는 H2O 분위기에서 건식산화(Dry Oxidation)나 습식산화(Wet Oxidation)를 수행하여 제 3 도의 (바)와 같이 상기 비단결정실리콘(14')을 제 2두께를 가지는 제 2 열산화막(15)으로 형성한다.
이때 제 3 도의 (사)에서 보는 바와같이 상기의 건식산화(Dry Oxidation)나 습식산화(Wet Oxidation)를 수행하여 제 2 열산화막(15)을 형성할 시 산화되지 않는 비단결정실리콘(14')이 남지 않도록 열산화시켜 형성되는 제 2 열산화막(15)과 상기 제 1 열산화막(13)이 연속적인 한 층의 열산화막(16)이 되도록 공정을 수행한다.
이와같이 공정을 수행하여 다결정실리콘의 산화막을 형성하게 되는데 상기 제 1 열산화막(13)을 얇게 형성할때 다결정실리콘의 결정경제(20)가 다결정실리콘결정내부(21)보다 빨리 산화되나 상기 제 1 산화막(13)두께가 종래기술의 다결정실리콘열산화막(3)보다 얇기 때문에 다결정실리콘과 다결정실리콘열산화막의 계면(22)에서의 표면거칠기가 더 작아지게 된다.
즉, 다결정실리콘의 열산화공정에서 다결정실리콘과 다결정 실리콘열산화막의 표면거칠기는 형성되는 다결정실리콘 열산화막의 두께가 두꺼울수록 커지게 된다.
상기 제 1 열산화막(13)위에 비단결정실리콘(14)을 증착한 후 상기 비단결정실리콘(14)을 열산화시키면 상기 비단결정실리콘(14)이 산화되면서 제 2 열산화막(15)이 형성되는데, 상기 제 2 열산화형성되면서 상기 비단결정실리콘(14)은 재결정화가 일어나게 되고 상기 비단결정 실리콘(14)의 결정경계(20')에서의 산화속도가 상기 비단결정실리콘결정내부(21')에서의 산화속도 보다 빨라서 상기 비단 결정실리콘(14)을 결정경계(20')에서 성장하는 제 2 열산화막(15)이 상기 비단결정실리콘(14)과 제 1 열산화막(13)의 계면(22)에 먼저 도달하게 된다.
열산화공정을 더 진행하게 되면 상기 비단결정실리콘결정내부(21')에서 성장한 제 2 열산화막(15)이 상기 비단결정실리콘(14)과 상기 제 1 열산화막(13)의 계면(22)에 도달하게 되고 상기 제 2 열산화막(15)과 상기 제 1 열산화막(13)이 합쳐져서 원하는 두께의 한 층의 열산화막(16)을 형성하게 된다.
한편, 본 발명의 다른 실시예를 설명하면 다음과 같다.
또한, 본 발명은 다결정실리콘을 형성하는 공정과, 상기 다결정실리콘위에 제 1 두께를 가지는 절연막을 증착하는 공정과, 상기 절연막위에 비단결정실리콘을 증착하는 공정과, 상기 비단결정실리콘을 열산화시켜 제 2 두께를 가지는 열산화막을 형성하되 비단결정실리콘층을 전체적으로 열산화시켜 상기 절연막과 상기 열산화막이 연속적인 한층의 열산화막이 되도록 하는 공정으로 이루어지도록 구성한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 발명 다결정실리콘의 산화막형성 구조도로서, 이에 도시한 바와같이 기판(11)위에 다결정실리콘(12)이 형성되고, 상기 다결정실리콘(12)위에 다결정실리콘 열산화막(16)이 형성되어 구성되는 것으로, 이와같이 구성되는 다결정실리콘의 산화막 형성방법을 첨부한 제 3 도를 참조하여 상세히 설명하면 다음과 같다.
제 3 도의 (가)내지(사)는 본 발명 다결정실리콘의 산화막 형성 제조 공정도로서, 제 3 도의 (가)에 도시한 바와같이 선행공정이 수행되어진 기판(11)위에 다결정실리콘(12)박막을 형성한다.
이후, 제 3 도의 (나)에 도시된 바와같이 가열로에 상기의 소자를 넣고 가열하면서 O2또는 H2O 분위기에서 건식산화(Dry Oxidation)나 습식산화(Wet Oxidation)를 수행하여 제 3 도의 (다)와 같이 30∼500Å 정도 얇은 두께의 제 1 두께를 가지는 제 1 열산화막(13)을 형성한다.
다음에 제 3 도의 (라)에 도시한 바와같이 상기에서 형성된 제 1 열산화막(13)위에 비단결정실리콘(14)을 증착한 다음 제 3 도의 (마)와같이 상기의 소자를 가열로에 넣어 가열하면서 O2또는 H2O 분위기에서 건식산화(Dry Oxidation)나 습식산화(Wet Oxidation)를 수행하여 제 3 도의 (바)와같이 상기 비단결정실리콘(14')을 제 2 두께를 가지는 제 2 열산화막(15)으로 형성한다.
이때, 제 3 도의 (사)에서 보는 바와같이 상기의 건식산화(Dry Oxidation)나 습식산화(Wet Oxidation)를 수행하여 제 2 열산화막(15)을 형성할 시 산화되지 않는 비단결정실리콘(14')이 남지 않도록 열산화시켜 형성되는 제 2 열산화막(15)과 상기 제 1 열산화막(13)이 연속적인 한 층의 열산화막(16)이 되도록 공정을 수행한다.
이와같이 공정을 수행하여 다결정실리콘의 산화막을 형성하게 되는데 상기 제 1 열산화막(13)을 얇게 형성할때 다결정실리콘의 결정경제(20)가 다결정실리콘결정내부(21)보다 빨리 산화되나 상기 제 1 산화막(13)두께가 종래기술의 다결정실리콘열산화막(3)보다 얇기 때문에 다결정실리콘과 다결정실리콘열산화막의 계면(22)에서의 표면거칠기가 더 작아지게 된다.
즉, 다결정실리콘의 열산화공정에서 다결정실리콘과 다결정실리콘열산화막의 표면거칠기는 형성되는 다결정실리콘 열산화막의 두께가 두꺼울수록 커지게 된다.
상기 제 1 열산화막(13)위에 비단결정실리콘(14)을 증착한 후 상기 비단결정실리콘(14)을 열산화시키면 상기 비단결정실리콘(14)이 산화되면서 제 2 열산화막(15)이 형성되는데, 상기 제 2 열산화막(15)이 형성되면서 상기 비단결정실리콘(14)은 재결정화가 일어나게 되고 상기 비단결정 실리콘(14)의 결정경계(20')에서의 산화속도가 상기 비단결정실리콘결정내부(21')에서의 산화속도 보다 빨라서 상기 비단결정실리콘(14)의 결정경계(20')에서 성장하는 제 2 열산화막(15)이 상기 비단결정실리콘(14)과 제 1 열산화막(13)의 계면(22)에 먼저 도달하게 된다.
열산화공정을 더 진행하게 되면 상기 비단결정실리콘결정내부(21')에서 성장한 제 2 열산화막(15)이 상기 비단결정실리콘(14)과 상기 제 1 열산화막(13)의 계면(22)에 도달하게 되고 상기 제 2 열산화막(15)과 상기 제 1 열산화막(13)이 합쳐져서 원하는 두께의 한 층의 열산화막(16)을 형성하게 된다.
한편, 본 발명의 다른 실시예를 설명하면 다음과 같다.
상기 제 1 열산화막(13)대신에 증착법에 의한 실리콘질화막, 실리콘산화막, 실리콘탄화막을 다결정실리콘(12)위에 형성하여 사용할 수도 있다.
즉, 선행공정이 완료된 기판상에 다결정실리콘박막을 형성한후 상기 다결정실리콘위에 증착법으로 실리콘질화막, 실리콘산화막 또는 실리콘탄화막과 같은 절연막을 증착하고 상기 절연막위에 비단결정실리콘을 증착한다.
이때,상기 절연을 30∼500Å 정도의 얇은 제 1두께로 형성한다.
이후, 상기의 소자를 가열로에 넣고 가열하면서 O2가 H2O분위기에서 건식산화(Dry Oxidation)나 습식산화(Wet Oxidation)를 수행하여 제 2 두께를 가지는 열산화막을 형성한다.
이때, 상기 비단결정실리콘을 열산화시켜 열산화막을 형성할 시 상기 비단결정실리콘을 완전히 산화시켜 상기 열산화막과 상기 절연막이 연속적인 한 층의 열산화막이 되도록 공정을 수행하여 최종적인 열산화막을 형성하게 된다.
이상에서 설명한 바와같이 본 발명 다결정실리콘과 다결정실리콘열산화막의 계면에서의 표면거칠기를 감소시켜 계면의 뾰족한 부분에서의 전계의 세기가 작아지게되므르 절면파괴전계가 높아지게 되고, 또한 표면거칠기가 감소함에 따라 전자나 정공의 흐름이 개선되어 박막트랜지스터의 전계효과 이동도가 증가하게 되므로 빠른속도를 요하는 회로에 사용할 수 있는 효과가 있다.

Claims (7)

  1. 기판상에 다결정실리콘을 형성하는 공정과, 상기 다결정실리콘을 열산화시켜 얇은 제 1두께를 가지는 제 1 열산화막을 형성하는 공정과, 상기 제 1 열산화막위에 비단결정실리콘을 증착한 후, 그 비단결정실리콘을 열산화시켜 제 2두께를 가지는 제 2 열산화막을 형성하는 공정과, 상기 비단결정실리콘층을 전체적으로 열산화시켜 상기 제 2 열산화막과 상기 제 1 열산화막이 연속적인 한 층의 열산화막이 되도록 하는 공정으로 이루어지는 것을 특징으로 하는 다결정실리콘의 산화막 형성방법.
  2. 제 1 항에 있어서, 제 1 두께를 가지는 제 1 열산화막의 두께가 30∼500Å 정도가 되도록 형성함을 특징으로 하는 다결정실리콘의 산화막 형성방법.
  3. 다결정실리콘을 형성하는 공정과, 상기 다결정실리콘위에 얇은 제 1 두께를 가지는 절연막을 증착하는 공정과, 상기 절연막 위에 비단결정실리콘을 증착하는 공정과, 상기 비단결정실리콘을 열산화시켜 제 2 두께를 가지는 열산화막을 형성하되, 그 열산화막을 전체적으로 열산화시켜 상기 절연막과 상기 열산화막이 연속적인 한 층의 열산화막이 되도록 하는 공정으로 이루어지는 것을 특징으로 하는 다결정실리콘의 산화막 형성방법.
  4. 제 3 항에 있어서, 절연막은 실리콘질화막, 실리콘산화막, 실리콘탄화막중 하나를 사용함을 특징으로 하는 다결정실리콘의 산화막 형성방법.
  5. 제 3 항 또는 제 4 항에 있어서, 제 1 두께를 가지는 절연막의 두께가 30∼500Å 정도가 되도륵 형성함을 특징으로 하는 다결정실리콘의 산화막 형성방법.
  6. 제 1 항에 있어서, 제 1 열산화막의 제 1 두께는 제 2 열산화막의 제 2 두께보다 얇게 형성함을 특징으로 하는 다결정실리콘의 산화막 형성방법.
  7. 제 3 항에 있어서, 질화막의 제1두께는 열산화막의 제 2 두께보다 얇게 형성함을 특징으로 하는 다결정실리콘의 산화막 형성방법.
KR1019940008243A 1994-04-19 1994-04-19 다결정실리콘의 산화막 형성방법 KR0127316B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940008243A KR0127316B1 (ko) 1994-04-19 1994-04-19 다결정실리콘의 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008243A KR0127316B1 (ko) 1994-04-19 1994-04-19 다결정실리콘의 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR950030260A KR950030260A (ko) 1995-11-24
KR0127316B1 true KR0127316B1 (ko) 1998-04-02

Family

ID=19381327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008243A KR0127316B1 (ko) 1994-04-19 1994-04-19 다결정실리콘의 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0127316B1 (ko)

Also Published As

Publication number Publication date
KR950030260A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
JP2615390B2 (ja) 炭化シリコン電界効果トランジスタの製造方法
KR0131448B1 (ko) 캐패시터 절연막을 갖는 반도체 장치 및 그 제조방법
JPS6010773A (ja) １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法
JPH0451071B2 (ko)
US4113533A (en) Method of making a mos device
US5130264A (en) Method of making a thin film transistor
US4656729A (en) Dual electron injection structure and process with self-limiting oxidation barrier
US4494301A (en) Method of making semiconductor device with multi-levels of polycrystalline silicon conductors
KR0127316B1 (ko) 다결정실리콘의 산화막 형성방법
JPS5852843A (ja) 半導体集積回路装置の製造法
KR970054500A (ko) 다결정 실리콘 박막 트랜지스터의 제조방법
JPH039572A (ja) 半導体装置の製造方法
KR970011502B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
JPS6211781B2 (ko)
KR930011472B1 (ko) Mos트랜지스터의 제조방법
JPH03109739A (ja) 薄膜半導体装置の製法
JP2939819B2 (ja) 薄膜トランジスタの製造方法
KR100244400B1 (ko) 유전체막 형성방법
JPH02184076A (ja) 薄膜トランジスタの製造方法
JP2536423B2 (ja) 半導体装置の製造方法
JPH11145425A (ja) 半導体素子の製造方法及び半導体装置
JPH0281421A (ja) 多結晶シリコン膜の形成方法
KR100307540B1 (ko) 반도체소자의 제조방법
KR100235676B1 (ko) 반도체 캐패시터 제조방법
JP2002170892A (ja) 積層型ゲート酸化膜構造の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 17

EXPY Expiration of term