JPH03109739A - 薄膜半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ＳＯ’Ｉ型薄膜半導体装置の製法に関する。

〔従来技術〕

従来、ポリシリコンゲートＭＯ８型半導体装置に於いて
は、ゲート酸化後ゲート電極となるポリシリコンに先づ
比抵抗を下げるために不純物を拡散した後パターンニン
グし、その後該ポリシリコンをマスクとしてソース・ド
レインとなる部分に不純物を拡散し、その後ポリシリコ
ンを絶縁するために酸化してポリシリコン上に酸化膜を
形成する。

この際ポリシリコン上に成長した酸化膜は必ずしも一様
の厚さにはならず、特にポリシリコンの端でゲート酸化
膜と接している部分においては極端に酸化膜が薄くなる
ことが知られている。

他方、集積回路においては、通常上記ポリシリコンゲー
トの端にはソース・ドレイン等に接続される他のポリシ
リコン配線やＡＱ配線が形成されるから、これら配線と
ゲートポリシリコン電極の間の電気的耐圧を電源電圧に
較べて充分大きくとる必要がある。従って上記の如く。

ゲートポリシリコン上に形成されたシリコン酸化膜がゲ
ートポリシリコン端でゲート酸化膜と接する部分で薄く
なっていると、この部分における耐圧が低下してしまう
という大きな障害が生じる。

このようなゲート酸化膜端部の細りを防止する技術とし
て特開昭５８−７１１１６７号がある。この技術はゲー
ト電極をポリシリコンで形成し、これを酸化して第２の
酸化膜を形成し、この第２の酸化膜をポリシリコンの側
面のみ残すようにしたものである。

しかしながら、このようにすると、活性層の上に形成す
る酸化膜と、前記第２の酸化膜の形成のために２度にわ
たって熱酸化が必要となる。

とくに、第２の酸化膜はその厚みを大きくする必要があ
る（１μｍ以上）ので、この程度の大きな厚みの層を熱
酸化法により形成すると、基板変形の大きな原因となる
ことが判明した。

一方、従来から高集積化のためゲート電極をできるだけ
小さくすることが試みられているが。

その結果チャンネル長が短かくなり、バンチスルー特性
の低下等の現象、すなわちショートチャンネル効果が発
生する。そこで特開昭５８−９８９６５号ではゲート上
に横方向にひさしの出た酸化マスクを形成することを提
案している。

しかしながら、このような横方向にひさしの出た酸化マ
スクは、不純物拡散工程終了後には、邪魔になるので除
去する必要が生じてしまう。

〔目　　的〕

本発明の目的は、基板に変形を生じないでＳＯＩ型薄膜
半導体装置を製造する方法に関する。

また本発明のもう１つの目的は、ゲート酸化膜がその端
部において膜厚が薄くなることがないように保護層を形
成し、かつこの保護層を除去する必要がないようにする
点にある。

さらに本発明の他の目的は、ショートチャンネル効果を
防止する点にある。

〔構　　成〕

本発明は、絶縁基板上にシリコンよりなる活性層を形成
後、シリコン届全面に第１の絶縁層であるゲート酸化膜
を形成し、ついでゲート電極用材料層を形成し、その上
に熱酸化によらない方法により眉間Ｎ縁膜を形成した後
、ホトリソ、異方性エツチングによりゲート電極部を形
成し、ついで、その上に熱酸化によらない方法で、第２
のｒａｍ層を形成し、ホトリソ、異方性エツチングによ
りゲート電極部の側面にのみ第２の絶縁層を残し、その
後、イオン打込、拡散によリソース・ドレイン領域を形
成することを特徴とする薄膜半導体装置の製法に関する
。

前記シリコンよりなる活性層は、多結晶シリコンやアモ
ルファスシリコンなど任意の薄膜半導体材料が使用でき
る。

前記Ｎ開維縁膜や第２の絶＃石に使用される材料は窒化
シリコン、５ＬＯＮ、５ｉＯｚ等、異方性エツチングが
可能な材料であれば公知の絶縁層用の材料のいずれでも
が使用できる。

また、その成膜方法はＣＶＤ、スパッタリングなど公知
の方法が使用できる。

異方性エツチング（Ａｎｉｓｏｔｒｏｐｉｃ　Ｅｔｃｈ
ｉｎｇ）を行うには、ＲＩ　Ｅ　（Ｒｅａｃｔｉｖｅ　
Ｉｏｎ　Ｅｔｃｈｉｎｇ）法など公知の手段が採用でき
る。

なお、前記ゲート酸化膜も、必ずしも熱酸化により形成
された酸化膜である必要はなく、ゲート絶縁膜として機
能するものであれば、ＣＶＤ法やスパッタリング法で形
成してもよい。

図面に基づいて本発明をさらに詳しく説明する。

第１図に示すように。

（ａ）・石英等の絶縁基板１上にＣＶＤ法等により多結
晶シリコンやアモルファスシリコン等の膿を成長させ（
約８００人）活性層２を形成する。

・活性層、例えば多結晶シリコンを熱酸化することによ
り第１のＭ縁膜であるゲート酸化膜３を形成する。

・その上にＣＶＤ法等によりゲート電極及び配線となる
多結晶シリコン層４を成長させ（約３０００人）、さら
に絶縁層５を４３０℃程度の温度でＣＶＤ法により酸化
膜の形で堆積させて形成する（約５０００人）。

なお、前記ＣＶＤ法にかえてスパッタリングによること
もできる。

（ｂ）　　ゲート配線パタンをフォトリソグラフィー法
等によって形成し、ＲＩＥ法等によって絶縁層（Ｍ開維
縁膜）５、多結晶シリコン４を異方性エツチングする。

（ｃ）　　（ｂ）の上にＣＶＤ法、スパッタリング等に
より第２の絶縁層６を窒化シリコン等で形成する（約１
μｍ）。

（ｄ）　　（ｃ）で得られたものをＲＩＥ装置等により
異方性エツチングを行い、ゲート側壁に絶Ｊｌを形成す
る。以上によりゲートの絶縁が完了し、この後にイオン
注入を行うことによって、不純物の注入領域がゲート端
部より内側にはいりこまないようにすることができる。

（ｅ）　　（ｄ）で得られたものを熱拡散させると第１
図（８）に示す製品となる。かくしてゲート巾Ｑ□とチ
ャンネル長Ｑ２ははゾ同じになり、従来法のようにＱよ
＞　ｎ　２どなることはない。

なお、第１図（ｂ）の工程において、ゲート下の絶縁膜
以外の絶縁膜を除去しておけば、活性層と配線（アルミ
配線等）８とのソース・ドレイン部７′でのコンタクト
が、コンタクトホールを形成することなしに行うことが
できる（第２図）。

第３図に多結晶シリコンの場合、各温度で３０分拡散を
行ったときのリンの横方向拡散長と拡散処理温度との関
係を示す。ゲート側壁の＃！Ａａ膜の厚さが１μｍであ
れば、拡散温度９００℃で３０分の拡散を行えばよい。

（効　　果〕 本発明の方法によりゲート酸化膜の細りを防止すると同
時に基板のそりなどの変形をおこさないようにすること
ができた。加えて、ゲート配線パタンの側壁、上面にの
み絶縁膜を形成しているので新たに眉間絶縁膜を設ける
必要がない。

また、第２図に示したようにゲート下以外のゲート絶縁
膜３を除去しておくことによって、コンタクトホールを
形成することなしに活性層のソース・ドレイン７′と配
線８とのコンタクトをとることができた。

その結果全体として工程を減らし、ソース・ドレインの
コンタクトに関して、プロセスマージンを大きくするこ
とができる。

さらに、第１図（ｄ）、（ｅ）に示したようにイオン注
入を行った際の不純物イオンの注入領域７はゲート端部
よりも外側になる〔第１図（ｄ）参照〕。

これを熱拡散することによってゲート幅Ω、とチャンネ
ル長Ｑ２をほぼ一致させることができた〔第１図（ｅ）
参照〕。

かくして、チャンネル長の短い薄膜トランジスタにおけ
る横方向拡散によるソース・ドレインのリーク、ショー
トチャンネル効果を抑制することができ、高密度化が可
能となった。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は、本発明方法の具体的工程図を
薄膜半導体装置の断面図として示すものである。 第２図は１本発明方法の変形例を説明するためのもので
あり、第２図（ａ）は得られた薄膜半導体装置の断面図
、第２図（ｂ）は配線状態を示す上面図である。 第３図は、多結晶シリコン層を３０分間熱拡散処理した
場合の横方向拡散長と拡散温度との関係を示す。 １・・・絶縁基板　　　　２・・・活性層３・・・ゲー
ト絶縁膜（第１の絶縁層）４・・・多結晶シリコン　５
・・・層間絶縁膜６・・・第２のＭ縁暦 ７・・・不純物イオン注入領域 ７′・・・ソース・ドレイン領域 ８・・・配　線 第 １ 図 第２ 図 臥　ソシ１μｓし’ｊＪ　（℃） 砿散温度

Claims (1)

【特許請求の範囲】
1. １、絶縁基板上にシリコンよりなる活性層を形成後、シ
   リコン層全面に第１の絶縁層であるゲート酸化膜を形成
   し、ついでゲート電極用材料層を形成し、その上に熱酸
   化によらない方法により層間絶縁膜を形成した後、ホト
   リソ、異方性エッチングによりゲート電極部を形成し、
   ついで、その上に熱酸化によらない方法で、第２の絶縁
   層を形成し、ホトリソ、異方性エッチングによりゲート
   電極部の側面にのみ第２の絶縁層を残し、その後、イオ
   ン打込、拡散によリソース・ドレイン領域を形成するこ
   とを特徴とする薄膜半導体装置の製法。