JPH08116053A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08116053A JPH08116053A JP24747294A JP24747294A JPH08116053A JP H08116053 A JPH08116053 A JP H08116053A JP 24747294 A JP24747294 A JP 24747294A JP 24747294 A JP24747294 A JP 24747294A JP H08116053 A JPH08116053 A JP H08116053A
- Authority
- JP
- Japan
- Prior art keywords
- atmosphere
- oxide film
- nitriding
- gate oxide
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、酸化膜中の固
定電荷が少なく、界面準位密度が少なく、ストレス印加
に対して強く、且つ、基板への不純物突き抜け防止作用
のあるゲート酸化膜を形成する。 【構成】 ゲート酸化膜の形成工程において、ドライＯ
2 、ウエット雰囲気等の酸化剤中に、Ｃｌ或いはＦ等の
ハロゲン元素を含むガスを添加した雰囲気中で、シリコ
ン半導体基板を酸化処理し、次いで、窒化雰囲気中で熱
処理する。
定電荷が少なく、界面準位密度が少なく、ストレス印加
に対して強く、且つ、基板への不純物突き抜け防止作用
のあるゲート酸化膜を形成する。 【構成】 ゲート酸化膜の形成工程において、ドライＯ
2 、ウエット雰囲気等の酸化剤中に、Ｃｌ或いはＦ等の
ハロゲン元素を含むガスを添加した雰囲気中で、シリコ
ン半導体基板を酸化処理し、次いで、窒化雰囲気中で熱
処理する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に、ＭＯＳ型半導体装置の薄層化
されたゲート酸化膜の形成方法に関するものである。
関するものであり、特に、ＭＯＳ型半導体装置の薄層化
されたゲート酸化膜の形成方法に関するものである。
【０００２】
【従来の技術】従来、ＭＯＳ型半導体集積回路装置の微
細化・高集積化に伴い、ゲート酸化膜の薄層化も進んで
きており、このゲート酸化膜の薄層化に対応したゲート
酸化膜の信頼性の向上が求められている。
細化・高集積化に伴い、ゲート酸化膜の薄層化も進んで
きており、このゲート酸化膜の薄層化に対応したゲート
酸化膜の信頼性の向上が求められている。
【０００３】この従来のＭＯＳ型半導体集積回路装置に
おけるゲート酸化膜の形成方法としては、ドライＯ2 酸
化法、ウエット酸化法、及び、塩酸（ＨＣｌ）酸化法が
知られている。
おけるゲート酸化膜の形成方法としては、ドライＯ2 酸
化法、ウエット酸化法、及び、塩酸（ＨＣｌ）酸化法が
知られている。
【０００４】また、ゲート酸化膜の特性を向上させる方
法としては、酸化剤雰囲気中にＣｌ等のハロゲン元素を
添加することで酸化膜の耐圧を向上させることが知られ
ており、さらに、ドライＯ2 雰囲気又はウエット雰囲気
中で酸化膜を形成した後に、ＮＨ3 或いはＮ2 Ｏ雰囲気
中で熱処理を施して、シリコン半導体基板と酸化膜との
界面及び酸化膜を窒化することにより界面準位を低減さ
せることや、ゲート電極への不純物イオン注入時に不純
物がシリコン基板に突き抜けることを防止することも知
られている。
法としては、酸化剤雰囲気中にＣｌ等のハロゲン元素を
添加することで酸化膜の耐圧を向上させることが知られ
ており、さらに、ドライＯ2 雰囲気又はウエット雰囲気
中で酸化膜を形成した後に、ＮＨ3 或いはＮ2 Ｏ雰囲気
中で熱処理を施して、シリコン半導体基板と酸化膜との
界面及び酸化膜を窒化することにより界面準位を低減さ
せることや、ゲート電極への不純物イオン注入時に不純
物がシリコン基板に突き抜けることを防止することも知
られている。
【０００５】
【発明が解決しようとする課題】しかしながら、酸化剤
雰囲気中にＣｌ等のハロゲン元素を添加することで酸化
膜にＣｌ等のハロゲン元素を導入すると、正の固定電荷
が増加するため、その後更に不活性ガス雰囲気中で熱処
理をする必要があり、また、得られたゲート酸化膜の耐
圧は向上しているものの、ゲート電極への不純物のイオ
ン注入時に不純物がシリコン半導体基板に突き抜けるこ
とを防止する膜としては、依然として弱い膜であり、必
ずしも十分な特性が得られていなかった。
雰囲気中にＣｌ等のハロゲン元素を添加することで酸化
膜にＣｌ等のハロゲン元素を導入すると、正の固定電荷
が増加するため、その後更に不活性ガス雰囲気中で熱処
理をする必要があり、また、得られたゲート酸化膜の耐
圧は向上しているものの、ゲート電極への不純物のイオ
ン注入時に不純物がシリコン半導体基板に突き抜けるこ
とを防止する膜としては、依然として弱い膜であり、必
ずしも十分な特性が得られていなかった。
【０００６】また、ドライＯ2 雰囲気又はウエット雰囲
気中で酸化膜を形成した後に、ＮＨ 3 或いはＮ2 Ｏ雰囲
気中で窒化処理を施したものは、酸化剤雰囲気中にＣｌ
等のハロゲン元素を添加して形成した酸化膜に不活性ガ
ス雰囲気中での熱処理を施したものと比べて、界面準位
は低減するものの、耐圧等のＭＯＳ特性は劣っており、
やはり、十分な特性が得られていなかった。
気中で酸化膜を形成した後に、ＮＨ 3 或いはＮ2 Ｏ雰囲
気中で窒化処理を施したものは、酸化剤雰囲気中にＣｌ
等のハロゲン元素を添加して形成した酸化膜に不活性ガ
ス雰囲気中での熱処理を施したものと比べて、界面準位
は低減するものの、耐圧等のＭＯＳ特性は劣っており、
やはり、十分な特性が得られていなかった。
【０００７】したがって、本発明は、超微細化されたＭ
ＯＳ型半導体集積回路装置のゲート酸化膜として要求さ
れる、酸化膜中の固定電荷が少なく、界面準位密度が少
なく、ストレス印加に対して強く、且つ、基板への不純
物突き抜け防止作用のあるゲート酸化膜を形成すること
を目的とする。
ＯＳ型半導体集積回路装置のゲート酸化膜として要求さ
れる、酸化膜中の固定電荷が少なく、界面準位密度が少
なく、ストレス印加に対して強く、且つ、基板への不純
物突き抜け防止作用のあるゲート酸化膜を形成すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明は、ゲート酸化膜
の形成工程において、ドライＯ2 、ウエット雰囲気等の
酸化剤中に、Ｃｌ或いはＦ等のハロゲン元素を含むガス
を添加した雰囲気中で、シリコン半導体基板を酸化処理
し、次いで、窒化雰囲気中で熱処理することを特徴とす
る。
の形成工程において、ドライＯ2 、ウエット雰囲気等の
酸化剤中に、Ｃｌ或いはＦ等のハロゲン元素を含むガス
を添加した雰囲気中で、シリコン半導体基板を酸化処理
し、次いで、窒化雰囲気中で熱処理することを特徴とす
る。
【０００９】また、本発明は、窒化雰囲気として水素及
び水分を含まない窒化雰囲気を用いることを特徴とす
る。また、本発明は、窒化雰囲気として水素或いは水分
を含む窒化雰囲気を用い、且つ、その後更に、不活性ガ
ス雰囲気中で熱処理することを特徴とする。
び水分を含まない窒化雰囲気を用いることを特徴とす
る。また、本発明は、窒化雰囲気として水素或いは水分
を含む窒化雰囲気を用い、且つ、その後更に、不活性ガ
ス雰囲気中で熱処理することを特徴とする。
【００１０】
【作用】酸化後に行う窒化雰囲気中での熱処理により、
シリコン半導体基板と二酸化珪素膜の界面を窒化するこ
とにより、界面準位密度が少なくなり、且つ、ゲート電
極に注入された不純物がシリコン半導体基板に突き抜け
ることを防止する作用が増大する。
シリコン半導体基板と二酸化珪素膜の界面を窒化するこ
とにより、界面準位密度が少なくなり、且つ、ゲート電
極に注入された不純物がシリコン半導体基板に突き抜け
ることを防止する作用が増大する。
【００１１】また、窒化の際、或いは、窒化後の熱処理
の際に、二酸化珪素膜中に取り込まれているＣｌやＦ等
のハロゲン元素が、窒化の際に誘起される欠陥を埋めた
り、窒化後もなお残る未結合電子対（ダングリング・ボ
ンド）と結合したりするので、二酸化珪素膜中のトラッ
プ及び固定電荷を低減することができる。
の際に、二酸化珪素膜中に取り込まれているＣｌやＦ等
のハロゲン元素が、窒化の際に誘起される欠陥を埋めた
り、窒化後もなお残る未結合電子対（ダングリング・ボ
ンド）と結合したりするので、二酸化珪素膜中のトラッ
プ及び固定電荷を低減することができる。
【００１２】また、窒化雰囲気として水素及び水分を含
まない窒化雰囲気を用いた場合には、その後の熱処理が
不要になるものであり、さらに、窒化雰囲気として水素
或いは水分を含む窒化雰囲気を用いた場合には、二酸化
珪素膜中に存在するアンモニアに起因する水素を追い出
すために、さらに不活性ガス雰囲気中での熱処理が必要
となる。
まない窒化雰囲気を用いた場合には、その後の熱処理が
不要になるものであり、さらに、窒化雰囲気として水素
或いは水分を含む窒化雰囲気を用いた場合には、二酸化
珪素膜中に存在するアンモニアに起因する水素を追い出
すために、さらに不活性ガス雰囲気中での熱処理が必要
となる。
【００１３】
【実施例】図１は本発明の第１の実施例の製造工程の説
明図である。 図１参照 先ず、熱拡散炉等の通常の熱処理炉において不活性ガス
としてのＮ2 ガスで希釈された乾燥Ｏ2 からなる酸化剤
中にＨＣｌを添加した雰囲気中で、基板温度を９５０℃
にした状態で酸化処理を行い、６ｎｍの厚さの酸化膜を
形成する。
明図である。 図１参照 先ず、熱拡散炉等の通常の熱処理炉において不活性ガス
としてのＮ2 ガスで希釈された乾燥Ｏ2 からなる酸化剤
中にＨＣｌを添加した雰囲気中で、基板温度を９５０℃
にした状態で酸化処理を行い、６ｎｍの厚さの酸化膜を
形成する。
【００１４】次いで、シリコン半導体基板をランプアニ
ール装置に移送して、水素及び水分を含まない窒化ガス
雰囲気であるＮ2 Ｏ雰囲気中で、基板温度を９５０℃に
した状態で６０秒間熱処理することにより、シリコン半
導体基板と二酸化珪素膜の界面を窒化する。なお、この
場合、二酸化珪素膜の表面は完全には窒化されないもの
である。
ール装置に移送して、水素及び水分を含まない窒化ガス
雰囲気であるＮ2 Ｏ雰囲気中で、基板温度を９５０℃に
した状態で６０秒間熱処理することにより、シリコン半
導体基板と二酸化珪素膜の界面を窒化する。なお、この
場合、二酸化珪素膜の表面は完全には窒化されないもの
である。
【００１５】その後、不活性ガス雰囲気中で室温まで降
温してゲート酸化膜の形成工程を終了する。なお、通常
は、この後、ゲート電極を堆積・パターニングし、ゲー
ト電極（必要に応じて、サイドウォール）をマスクとし
て不純物をイオン注入してソース・ドレインを形成して
ＭＯＳＦＥＴを完成するものである。
温してゲート酸化膜の形成工程を終了する。なお、通常
は、この後、ゲート電極を堆積・パターニングし、ゲー
ト電極（必要に応じて、サイドウォール）をマスクとし
て不純物をイオン注入してソース・ドレインを形成して
ＭＯＳＦＥＴを完成するものである。
【００１６】次に、この第１の実施例によって得られた
二酸化珪素膜の特性について、図２乃至図５を用いて説
明する。先ず、図２はＱＳ−ＣＶ法の原理を説明するも
のであり、また、図３はＱＳ−ＣＶ法によって測定した
界面準位密度の様子を示すものであり、この図２及び図
３を用いて界面準位密度の低減効果を説明する。
二酸化珪素膜の特性について、図２乃至図５を用いて説
明する。先ず、図２はＱＳ−ＣＶ法の原理を説明するも
のであり、また、図３はＱＳ−ＣＶ法によって測定した
界面準位密度の様子を示すものであり、この図２及び図
３を用いて界面準位密度の低減効果を説明する。
【００１７】図２（ａ）参照 この、ＱＳ（ｑｕａｓｉ−ｓｔａｔｉｃ）−ＣＶ法と
は、超低周波（ｑｕａｓｉ−ｓｔａｔｉｃ）を用いたＣ
Ｖ測定法である。基板がｐ型のＭＯＳキャパシタに正の
バイアス（＋ＶG ）を印加した場合、半導体基板中の多
数キャリアはバイアス電圧の変化に非常に早く応答し、
少数キャリアは非常にゆっくりとしか応答しないので、
高周波測定では、多数キャリアだけが応答して、多数キ
ャリアが界面から追いやられるため容量は減少する。
は、超低周波（ｑｕａｓｉ−ｓｔａｔｉｃ）を用いたＣ
Ｖ測定法である。基板がｐ型のＭＯＳキャパシタに正の
バイアス（＋ＶG ）を印加した場合、半導体基板中の多
数キャリアはバイアス電圧の変化に非常に早く応答し、
少数キャリアは非常にゆっくりとしか応答しないので、
高周波測定では、多数キャリアだけが応答して、多数キ
ャリアが界面から追いやられるため容量は減少する。
【００１８】一方、超低周波（ｑｕａｓｉ−ｓｔａｔｉ
ｃ）測定においては、少数キャリア（この場合には電
子）が基板側に引き寄せられて容量は増大するが、バイ
アスが小さい場合には表面近傍に多数キャリアも少数キ
ャリアも存在しない領域が形成される。これらの測定結
果を表すのが図２（ａ）である。
ｃ）測定においては、少数キャリア（この場合には電
子）が基板側に引き寄せられて容量は増大するが、バイ
アスが小さい場合には表面近傍に多数キャリアも少数キ
ャリアも存在しない領域が形成される。これらの測定結
果を表すのが図２（ａ）である。
【００１９】図２（ｂ）及び（ｃ）参照 高周波測定におけるＭＯＳキャパシタの等価回路は、図
２（ｂ）に示すようにゲート酸化膜の容量Ｃoxと基板容
量ＣS との直列回路になるものであり、また、超低周波
（ｑｕａｓｉ−ｓｔａｔｉｃ）測定においては、界面準
位へ電荷が出入りするので、そのＭＯＳキャパシタの等
価回路は、図２（ｃ）に示すようにゲート酸化膜の容量
Ｃoxと、基板容量ＣS と界面準位の等価容量Ｃitの並列
回路との直列回路になるものである。
２（ｂ）に示すようにゲート酸化膜の容量Ｃoxと基板容
量ＣS との直列回路になるものであり、また、超低周波
（ｑｕａｓｉ−ｓｔａｔｉｃ）測定においては、界面準
位へ電荷が出入りするので、そのＭＯＳキャパシタの等
価回路は、図２（ｃ）に示すようにゲート酸化膜の容量
Ｃoxと、基板容量ＣS と界面準位の等価容量Ｃitの並列
回路との直列回路になるものである。
【００２０】この等価回路から明らかなように、ＱＳ−
ＣＶ測定による容量ＣLFは下記の式（１）の様になり、
界面準位密度Ｄitは式（２）の様になる。
ＣＶ測定による容量ＣLFは下記の式（１）の様になり、
界面準位密度Ｄitは式（２）の様になる。
【００２１】
【数１】
【００２２】なお、この式における理想ＭＯＳ基板容量
Ｃs は、高周波測定の測定結果から求める。この界面準
位密度Ｄitは、フェルミレベル付近の値であり、ゲート
電圧によってフェルミレベルが変われば、この値も変化
することになるので、界面ポテンシャルに応じた、界面
準位密度のプロットを図３のように描くことができる。
Ｃs は、高周波測定の測定結果から求める。この界面準
位密度Ｄitは、フェルミレベル付近の値であり、ゲート
電圧によってフェルミレベルが変われば、この値も変化
することになるので、界面ポテンシャルに応じた、界面
準位密度のプロットを図３のように描くことができる。
【００２３】図３参照 図３は、比抵抗が１０Ω・ｃｍのｐ型Ｓｉに各種の条件
でゲート酸化膜を形成したのち、多結晶Ｓｉゲートを設
けた２５０μｍ角にＭＯＳキャパシタの界面準位密度を
測定した結果である。図から明らかなように、９５０℃
でのドライＯ2酸化、９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ
酸化、９５０℃でのドライＯ2 酸化＋９５０℃でのＮ2
Ｏ窒化、本発明の第１の実施例である９５０℃でのＮ2
／Ｏ2 ／ＨＣｌ酸化＋９５０℃でのＮ2 Ｏ窒化の順で界
面準位密度が低減しているのが確認でき、本発明の効果
の顕著性は明らかである。
でゲート酸化膜を形成したのち、多結晶Ｓｉゲートを設
けた２５０μｍ角にＭＯＳキャパシタの界面準位密度を
測定した結果である。図から明らかなように、９５０℃
でのドライＯ2酸化、９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ
酸化、９５０℃でのドライＯ2 酸化＋９５０℃でのＮ2
Ｏ窒化、本発明の第１の実施例である９５０℃でのＮ2
／Ｏ2 ／ＨＣｌ酸化＋９５０℃でのＮ2 Ｏ窒化の順で界
面準位密度が低減しているのが確認でき、本発明の効果
の顕著性は明らかである。
【００２４】次に、図４を用いて電圧スイープ法によっ
て得られたＭＯＳキャパシタにおけるゲート酸化膜の絶
縁耐圧特性を説明する。この電圧スイープ法はある一定
の電圧ずつ、ある一定の時間間隔で電圧をスイープさせ
て印加した場合のＩ−Ｖ特性を測定し、ある適当に定め
た判定電流に達した時の電圧により、Ａモード（初期破
壊）、Ｂモード（２〜８ＭＶ／ｃｍ）、及びＣモード
（真性破壊）等に区分するものである。
て得られたＭＯＳキャパシタにおけるゲート酸化膜の絶
縁耐圧特性を説明する。この電圧スイープ法はある一定
の電圧ずつ、ある一定の時間間隔で電圧をスイープさせ
て印加した場合のＩ−Ｖ特性を測定し、ある適当に定め
た判定電流に達した時の電圧により、Ａモード（初期破
壊）、Ｂモード（２〜８ＭＶ／ｃｍ）、及びＣモード
（真性破壊）等に区分するものである。
【００２５】図４参照 図４においては、０．２ＭＶずつの電圧を０．１秒間隔
でスイープし、判定電流を１×１０-4Ａ、即ち、１００
μＡとした場合の結果を示すものであり、左側の図はＩ
−Ｖ特性図であり、右側の図はモード区分のためのヒス
トグラムである。
でスイープし、判定電流を１×１０-4Ａ、即ち、１００
μＡとした場合の結果を示すものであり、左側の図はＩ
−Ｖ特性図であり、右側の図はモード区分のためのヒス
トグラムである。
【００２６】図４（ａ）に示す９５０℃でのＮ2 ／Ｏ2
／ＨＣｌ酸化の場合には、Ａモード不良が若干見られる
他は、１００μＡの流れる電圧が８ＭＶ／ｃｍ以上のＣ
モード、即ち、良品がほとんどである。また、図４
（ｂ）に示す９５０℃でのドライＯ2 酸化＋９５０℃で
のＮ2 Ｏ窒化の場合には、Ａモード不良がかなり見られ
る他、１００μＡの流れる電圧が２〜８ＭＶ／ｃｍのＢ
モード不良もかなり見られ、この方法では、絶縁耐圧の
優れたゲート絶縁膜を歩留り良く製造することができな
いことが理解できる。
／ＨＣｌ酸化の場合には、Ａモード不良が若干見られる
他は、１００μＡの流れる電圧が８ＭＶ／ｃｍ以上のＣ
モード、即ち、良品がほとんどである。また、図４
（ｂ）に示す９５０℃でのドライＯ2 酸化＋９５０℃で
のＮ2 Ｏ窒化の場合には、Ａモード不良がかなり見られ
る他、１００μＡの流れる電圧が２〜８ＭＶ／ｃｍのＢ
モード不良もかなり見られ、この方法では、絶縁耐圧の
優れたゲート絶縁膜を歩留り良く製造することができな
いことが理解できる。
【００２７】図４（ｃ）に示す本発明の第１の実施例で
ある９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ酸化＋９５０℃で
のＮ2 Ｏ窒化の場合には、Ａモード及びＢモードはほと
んど見られず、３つの例の中で一番耐圧の向上が得られ
ているのが理解できる。
ある９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ酸化＋９５０℃で
のＮ2 Ｏ窒化の場合には、Ａモード及びＢモードはほと
んど見られず、３つの例の中で一番耐圧の向上が得られ
ているのが理解できる。
【００２８】次に、図５を用いて定電流ストレスを印加
した時の、時間に対する故障の様子を説明する。 図５参照 図は１ｍＡ／ｃｍ2 の定電流を印加した場合の、時間の
経過に対する累積故障率（Ｃｕｍｕｌａｔｉｖｅ Ｆａ
ｉｌｕｒｅ）を示すものである。
した時の、時間に対する故障の様子を説明する。 図５参照 図は１ｍＡ／ｃｍ2 の定電流を印加した場合の、時間の
経過に対する累積故障率（Ｃｕｍｕｌａｔｉｖｅ Ｆａ
ｉｌｕｒｅ）を示すものである。
【００２９】この場合にも、９５０℃でのドライＯ2 酸
化、９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ酸化、９５０℃で
のドライＯ2 酸化＋１１００℃でのＮ2 Ｏ窒化、本発明
の第１の実施例である９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ
酸化＋１１００℃でのＮ2 Ｏ窒化の順で累積故障率が大
幅に低減しているのが理解できる。なお、この場合、本
発明の第１の実施例における窒化温度は処理速度の短縮
化のために９５０℃から１１００℃に変更した。
化、９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ酸化、９５０℃で
のドライＯ2 酸化＋１１００℃でのＮ2 Ｏ窒化、本発明
の第１の実施例である９５０℃でのＮ2 ／Ｏ2 ／ＨＣｌ
酸化＋１１００℃でのＮ2 Ｏ窒化の順で累積故障率が大
幅に低減しているのが理解できる。なお、この場合、本
発明の第１の実施例における窒化温度は処理速度の短縮
化のために９５０℃から１１００℃に変更した。
【００３０】したがって、本発明の実施例の構成を採用
することにより、単に従来のゲート絶縁膜の製造方法に
比べて、界面準位密度が低減し、且つ、ゲート酸化膜の
絶縁破壊耐圧が向上する以上に、累積故障率が数倍以上
低減するという、即ち、信頼性が飛躍的に改善されると
いう効果が確認でき、本発明の効果の顕著性は明らかで
ある。
することにより、単に従来のゲート絶縁膜の製造方法に
比べて、界面準位密度が低減し、且つ、ゲート酸化膜の
絶縁破壊耐圧が向上する以上に、累積故障率が数倍以上
低減するという、即ち、信頼性が飛躍的に改善されると
いう効果が確認でき、本発明の効果の顕著性は明らかで
ある。
【００３１】次に、本発明の第２の実施例を図６によっ
て説明する。 図６参照 まず、第１の実施例と同様に熱拡散炉等の通常の熱処理
炉において不活性ガスとしてのＮ2 ガスで希釈された乾
燥Ｏ2 からなる酸化剤中にＨＣｌを添加した雰囲気中
で、基板温度を９５０℃にした状態で酸化処理を行い、
６ｎｍの厚さの酸化膜を形成する。
て説明する。 図６参照 まず、第１の実施例と同様に熱拡散炉等の通常の熱処理
炉において不活性ガスとしてのＮ2 ガスで希釈された乾
燥Ｏ2 からなる酸化剤中にＨＣｌを添加した雰囲気中
で、基板温度を９５０℃にした状態で酸化処理を行い、
６ｎｍの厚さの酸化膜を形成する。
【００３２】次いで、シリコン半導体基板をランプアニ
ール装置に移送して、水素或いは水を含む窒化ガス雰囲
気であるＮＨ3 雰囲気中で、基板温度を８５０℃にした
状態で６０秒間熱処理することにより、シリコン半導体
基板と二酸化珪素膜の界面を窒化する。なお、この場合
も、二酸化珪素膜の表面は完全には窒化されないもので
ある。
ール装置に移送して、水素或いは水を含む窒化ガス雰囲
気であるＮＨ3 雰囲気中で、基板温度を８５０℃にした
状態で６０秒間熱処理することにより、シリコン半導体
基板と二酸化珪素膜の界面を窒化する。なお、この場合
も、二酸化珪素膜の表面は完全には窒化されないもので
ある。
【００３３】次いで、不活性ガスであるＮ2 ガス雰囲気
中で、基板温度を９５０℃にした状態で６０秒以上熱処
理したのち、室温まで降温してゲート酸化膜の形成工程
を終了する。なお、この場合、熱処理は、二酸化珪素膜
中の水素を追い出すのに十分な時間行うものであり、熱
処理時間は熱処理温度に依存するものの格別の上限はな
いものである。そして、この第２の実施例においても、
第１の実施例と同様に従来のゲート酸化膜の製造方法に
比べて格別の改善が得られている。
中で、基板温度を９５０℃にした状態で６０秒以上熱処
理したのち、室温まで降温してゲート酸化膜の形成工程
を終了する。なお、この場合、熱処理は、二酸化珪素膜
中の水素を追い出すのに十分な時間行うものであり、熱
処理時間は熱処理温度に依存するものの格別の上限はな
いものである。そして、この第２の実施例においても、
第１の実施例と同様に従来のゲート酸化膜の製造方法に
比べて格別の改善が得られている。
【００３４】なお、上記各実施例における処理温度は、
９５０℃、８５０℃、１１００℃等であるが、これらの
温度に限られるものではなく８００℃〜１１００℃の範
囲であれば良く、且つ、各工程を同じ温度で行う必要は
なく、温度を変更して行っても良いものである。
９５０℃、８５０℃、１１００℃等であるが、これらの
温度に限られるものではなく８００℃〜１１００℃の範
囲であれば良く、且つ、各工程を同じ温度で行う必要は
なく、温度を変更して行っても良いものである。
【００３５】また、上記各実施例においては、熱処理炉
とランプアニール装置を組み合わせて用いているもの
の、ランプアニール装置のみを用いて酸化工程を含む全
ての工程を行っても良いし、場合によっては、全ての工
程を通常の熱処理炉で行っても良いものである。
とランプアニール装置を組み合わせて用いているもの
の、ランプアニール装置のみを用いて酸化工程を含む全
ての工程を行っても良いし、場合によっては、全ての工
程を通常の熱処理炉で行っても良いものである。
【００３６】また、上記各実施例においては、ハロゲン
元素としてＣｌを用い、Ｃｌ源としてＨＣｌを用いてい
るが、これに限られるものではなく、他のＣｌ源を用い
ても良いし、或いは、Ｆ等の他のハロゲン元素を用いて
も良いものである。
元素としてＣｌを用い、Ｃｌ源としてＨＣｌを用いてい
るが、これに限られるものではなく、他のＣｌ源を用い
ても良いし、或いは、Ｆ等の他のハロゲン元素を用いて
も良いものである。
【００３７】また、上記各実施例においては、酸化剤を
希釈する不活性ガス、及び、ＮＨ3窒化の熱処理におけ
る不活性ガスとしてＮ2 を用いているが、アルゴン等の
他の不活性ガスでも良いものであり、更に、酸化剤とし
ても不活性ガスで希釈したＯ 2 以外にも、ドライＯ2 単
独、Ｏ2 とＨ2 ＯとからなるウエットＯ2 、及び、水蒸
気（Ｈ2 Ｏ）、或いは、これらの後２者を不活性ガスで
希釈した酸化剤でも良いものである。
希釈する不活性ガス、及び、ＮＨ3窒化の熱処理におけ
る不活性ガスとしてＮ2 を用いているが、アルゴン等の
他の不活性ガスでも良いものであり、更に、酸化剤とし
ても不活性ガスで希釈したＯ 2 以外にも、ドライＯ2 単
独、Ｏ2 とＨ2 ＯとからなるウエットＯ2 、及び、水蒸
気（Ｈ2 Ｏ）、或いは、これらの後２者を不活性ガスで
希釈した酸化剤でも良いものである。
【００３８】
【発明の効果】本発明によれば、ドライＯ2 、ウエット
雰囲気等の酸化剤中に、Ｃｌ或いはＦ等のハロゲン元素
を含むガスを添加した雰囲気中で、シリコン半導体基板
を酸化処理し、次いで、窒化雰囲気中で熱処理すること
により、従来よりも界面準位密度が少なく、ホットキャ
リア等に起因する絶縁耐圧が良好で、電流ストレス印加
に対する耐性の良好なゲート絶縁膜が得られ、その結
果、累積故障率の大幅な低下等により信頼性が格段に向
上した半導体装置を得ることが可能になる。
雰囲気等の酸化剤中に、Ｃｌ或いはＦ等のハロゲン元素
を含むガスを添加した雰囲気中で、シリコン半導体基板
を酸化処理し、次いで、窒化雰囲気中で熱処理すること
により、従来よりも界面準位密度が少なく、ホットキャ
リア等に起因する絶縁耐圧が良好で、電流ストレス印加
に対する耐性の良好なゲート絶縁膜が得られ、その結
果、累積故障率の大幅な低下等により信頼性が格段に向
上した半導体装置を得ることが可能になる。
【図１】本発明の第１の実施例の説明図である。
【図２】ＱＳ−ＣＶ法の原理の説明図である。
【図３】ＱＳ−ＣＶ法によって測定した界面準位密度の
測定結果を示す図である。
測定結果を示す図である。
【図４】電圧スイープ法によって得られたＭＯＳキャパ
シタにおけるゲート酸化膜の絶縁耐圧特性の説明図であ
る。
シタにおけるゲート酸化膜の絶縁耐圧特性の説明図であ
る。
【図５】定電流ストレスを印加した時の、時間経過に対
する累積故障率の測定結果を示す図である。
する累積故障率の測定結果を示す図である。
【図６】本発明の第２の実施例の説明図である。
１ ゲート酸化膜の容量 ２ 基板容量 ３ 界面準位の等価容量
Claims (4)
- 【請求項１】 酸化剤中にハロゲン元素を含むガスを添
加した雰囲気中で、シリコン半導体基板を酸化処理し、
次いで、窒化雰囲気中で熱処理することを特徴とする半
導体装置の製造方法。 - 【請求項２】 上記窒化雰囲気として、水素及び水分を
含まない窒化雰囲気を用いることを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項３】 上記窒化雰囲気として、水素或いは水分
を含む窒化雰囲気を用い、且つ、その後さらに、不活性
ガス雰囲気中で熱処理することを特徴とする請求項１記
載の半導体装置の製造方法。 - 【請求項４】 上記酸化剤が、不活性ガスにより希釈さ
れていることを特徴とする請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24747294A JP3338915B2 (ja) | 1994-10-13 | 1994-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24747294A JP3338915B2 (ja) | 1994-10-13 | 1994-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116053A true JPH08116053A (ja) | 1996-05-07 |
| JP3338915B2 JP3338915B2 (ja) | 2002-10-28 |
Family
ID=17163969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24747294A Expired - Lifetime JP3338915B2 (ja) | 1994-10-13 | 1994-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3338915B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2002299471A (ja) * | 2001-04-04 | 2002-10-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| US7592274B2 (en) | 2006-09-29 | 2009-09-22 | Oki Semiconductor Co., Ltd. | Method for fabricating semiconductor element |
| JP2012199555A (ja) * | 2002-06-12 | 2012-10-18 | Applied Materials Inc | プラズマ窒化ゲート誘電層における窒素プロフィルを改善する方法 |
-
1994
- 1994-10-13 JP JP24747294A patent/JP3338915B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2002299471A (ja) * | 2001-04-04 | 2002-10-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP4615755B2 (ja) * | 2001-04-04 | 2011-01-19 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP2012199555A (ja) * | 2002-06-12 | 2012-10-18 | Applied Materials Inc | プラズマ窒化ゲート誘電層における窒素プロフィルを改善する方法 |
| US7592274B2 (en) | 2006-09-29 | 2009-09-22 | Oki Semiconductor Co., Ltd. | Method for fabricating semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3338915B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06196716A (ja) | 高品質の酸化膜を成長させるための方法 | |
| JPH08306687A (ja) | 半導体装置およびその製造方法 | |
| US4894353A (en) | Method of fabricating passivated tunnel oxide | |
| JP3068454B2 (ja) | 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 | |
| JP3338915B2 (ja) | 半導体装置の製造方法 | |
| JPH09148461A (ja) | 絶縁膜およびその形成方法 | |
| JP3054422B2 (ja) | 半導体装置の製造方法 | |
| JP4261276B2 (ja) | 半導体装置の製造方法 | |
| JPH1197683A (ja) | 半導体装置及びその製造方法 | |
| US6890831B2 (en) | Method of fabricating semiconductor device | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| JP4031854B2 (ja) | 半導体装置のキャパシタ絶縁膜製造方法 | |
| JPH0822991A (ja) | 半導体装置の製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| Wu et al. | Characterization of thin textured tunnel oxide prepared by thermal oxidation of thin polysilicon film on silicon | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| JPH0774167A (ja) | 半導体装置の製造方法 | |
| JP3429567B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| Lee et al. | Effects of rapid thermal processing on thermal oxides of silicon | |
| JP3090089B2 (ja) | 半導体装置の製造方法 | |
| JPH02246374A (ja) | 半導体記憶装置およびその製造方法 | |
| KR960007641B1 (ko) | 반도체 소자 제조방법 | |
| JP3371169B2 (ja) | 半導体装置の製造方法 | |
| JP3316210B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |