JP3316210B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3316210B2 JP3316210B2 JP2001328875A JP2001328875A JP3316210B2 JP 3316210 B2 JP3316210 B2 JP 3316210B2 JP 2001328875 A JP2001328875 A JP 2001328875A JP 2001328875 A JP2001328875 A JP 2001328875A JP 3316210 B2 JP3316210 B2 JP 3316210B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- sio
- silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超大規模集積回路（Ｖ
ＬＳＩ）等のような半導体装置において、膜厚が薄く、
かつ特性の優れた絶縁膜であるシリコン酸窒化膜を用い
た半導体装置の製造方法に関するものである。
ＬＳＩ）等のような半導体装置において、膜厚が薄く、
かつ特性の優れた絶縁膜であるシリコン酸窒化膜を用い
た半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、広瀬全孝編「次世代超ＬＳＩプロセス技術応用
編」（１９８８）リアライズ社、Ｐ．７５−８０に記載
されるものがあった。
例えば、広瀬全孝編「次世代超ＬＳＩプロセス技術応用
編」（１９８８）リアライズ社、Ｐ．７５−８０に記載
されるものがあった。
【０００３】近年、ＶＬＳＩの発展、特に半導体装置の
微細化は、薄く、かつ熱的に安定な絶縁膜形成技術の進
歩に負う部分が大きい。半導体装置の信頼性及び動作性
能は、この絶縁膜の特性によって大きく左右される。
微細化は、薄く、かつ熱的に安定な絶縁膜形成技術の進
歩に負う部分が大きい。半導体装置の信頼性及び動作性
能は、この絶縁膜の特性によって大きく左右される。
【０００４】絶縁膜としては、シリコン酸化膜（ＳｉＯ
2 膜）がその安定性によって依然として主要な材料であ
り、今後も用い続けられる。例えば、ＶＬＳＩであるダ
イナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）
のような半導体メモリでは、高密度化による微細化に伴
い、メモリセルキャパシタ絶縁膜やゲート絶縁膜として
のＳｉＯ2 膜の膜厚が着実に減少してきている。また、
不揮発性メモリとして、例えば薄いＳｉＯ2 膜のファウ
ラー・ノルドハイム（Fowler-Nordheim）トンネル電流
を利用したＥＥＰＲＯＭ（Electrically Erasable & Pr
ogrammable Read Only Memory）においても、薄く、か
つ高品質な絶縁膜が必要とされる。
2 膜）がその安定性によって依然として主要な材料であ
り、今後も用い続けられる。例えば、ＶＬＳＩであるダ
イナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）
のような半導体メモリでは、高密度化による微細化に伴
い、メモリセルキャパシタ絶縁膜やゲート絶縁膜として
のＳｉＯ2 膜の膜厚が着実に減少してきている。また、
不揮発性メモリとして、例えば薄いＳｉＯ2 膜のファウ
ラー・ノルドハイム（Fowler-Nordheim）トンネル電流
を利用したＥＥＰＲＯＭ（Electrically Erasable & Pr
ogrammable Read Only Memory）においても、薄く、か
つ高品質な絶縁膜が必要とされる。
【０００５】この種のＳｉＯ2 膜には、場合によっては
ＭＶ／ｃｍオーダの高電界が印加され、高電界ストレス
やホットエレクトロン等による半導体装置の劣化が問題
となる。将来的には、高密度化に伴い、ゲート絶縁膜と
して膜厚が数ｎｍと非常に薄いものが要求されるが、そ
のような薄いＳｉＯ2 膜では前記の問題がさらに深刻化
する。従って、ＳｉＯ2 膜の薄膜化は限界に近づいてい
ると言える。
ＭＶ／ｃｍオーダの高電界が印加され、高電界ストレス
やホットエレクトロン等による半導体装置の劣化が問題
となる。将来的には、高密度化に伴い、ゲート絶縁膜と
して膜厚が数ｎｍと非常に薄いものが要求されるが、そ
のような薄いＳｉＯ2 膜では前記の問題がさらに深刻化
する。従って、ＳｉＯ2 膜の薄膜化は限界に近づいてい
ると言える。
【０００６】このようなＳｉＯ2 膜の限界を克服するた
め、例えば前記文献に記載されているように、一般的に
ＳｉＯ2 膜をアンモニア（ＮＨ3 ）で高温窒化したシリ
コン酸窒化膜（ＳｉＯx Ｎy 膜）が有効であることが知
られている。この方法を絶縁膜形成に適用すると、Ｓｉ
Ｏ2 膜より緻密な構造の絶縁膜が得られ、界面準位密度
の低下や、膜中への不純物拡散の抑制効果といった膜質
の改善効果がみられる。また、膜の誘電率が上がること
で、膜にかかる実効的な電界強度も緩和される等、ＶＬ
ＳＩ半導体装置への応用が期待されている。
め、例えば前記文献に記載されているように、一般的に
ＳｉＯ2 膜をアンモニア（ＮＨ3 ）で高温窒化したシリ
コン酸窒化膜（ＳｉＯx Ｎy 膜）が有効であることが知
られている。この方法を絶縁膜形成に適用すると、Ｓｉ
Ｏ2 膜より緻密な構造の絶縁膜が得られ、界面準位密度
の低下や、膜中への不純物拡散の抑制効果といった膜質
の改善効果がみられる。また、膜の誘電率が上がること
で、膜にかかる実効的な電界強度も緩和される等、ＶＬ
ＳＩ半導体装置への応用が期待されている。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
ようにＮＨ3 を用いて窒化を行うと、窒素（Ｎ）ととも
に多量の水素（Ｈ）がＳｉＯ2 膜中に侵入し、反応副生
成物として−ＮＨx 、−ＯＨ、−Ｈ基等の化学種を生成
する。このため、これらの化学種が核となって膜中に多
量の電子トラップが発生する。その結果、絶縁耐圧が劣
化したり、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）における閾値電圧が変動したりする等、膜質の劣化
や破壊耐性の低下等といった問題があり、それらを解決
することが困難であった。
ようにＮＨ3 を用いて窒化を行うと、窒素（Ｎ）ととも
に多量の水素（Ｈ）がＳｉＯ2 膜中に侵入し、反応副生
成物として−ＮＨx 、−ＯＨ、−Ｈ基等の化学種を生成
する。このため、これらの化学種が核となって膜中に多
量の電子トラップが発生する。その結果、絶縁耐圧が劣
化したり、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）における閾値電圧が変動したりする等、膜質の劣化
や破壊耐性の低下等といった問題があり、それらを解決
することが困難であった。
【０００８】本発明は前記従来技術が持っていた課題と
して、膜質の劣化、及び破壊耐性の低下等といった点に
ついて解決したＳｉＯx Ｎy 膜を用いた半導体装置の製
造方法を提供するものである。
して、膜質の劣化、及び破壊耐性の低下等といった点に
ついて解決したＳｉＯx Ｎy 膜を用いた半導体装置の製
造方法を提供するものである。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの請求項１に係る発明は、ＶＬＳＩ等
の半導体装置の製造方法において、シリコン層（Ｓｉ
層）上に膜厚ＡのＳｉＯ 2 膜を形成する工程と、一酸化
窒素（ＮＯ）、一酸化二窒素（Ｎ2 Ｏ）または二酸化窒
素（ＮＯ2 ）のいずれかを含むガスの雰囲気中で前記Ｓ
ｉＯ2 膜を加熱処理することにより膜厚ＢのＳｉＯx Ｎ
y 膜を形成する工程であって、Ｂ−Ａ≧１ｎｍの関係を
満たすように前記加熱処理の温度及び時間を制御する工
程と、前記ＳｉＯx Ｎy 膜上に所定形状のポリシリコン
層（ポリＳｉ層）を形成する工程とを備えている。請求
項２に係る発明は、請求項１の半導体装置の製造方法に
おいて、前記Ｓｉ層の表面及びその近傍に第１及び第２
の不純物拡散層を互いに離間して形成する工程を備え、
前記第１及び第２の不純物拡散層間の前記Ｓｉ層上に前
記ＳｉＯxＮy 膜及び前記ポリＳｉ層が形成されてい
る。請求項３に係る発明は、請求項１または２の半導体
装置の製造方法において、前記ＳｉＯ2 膜を形成した反
応炉内で、連続して前記ＳｉＯx Ｎy 膜を形成する。
に、本発明のうちの請求項１に係る発明は、ＶＬＳＩ等
の半導体装置の製造方法において、シリコン層（Ｓｉ
層）上に膜厚ＡのＳｉＯ 2 膜を形成する工程と、一酸化
窒素（ＮＯ）、一酸化二窒素（Ｎ2 Ｏ）または二酸化窒
素（ＮＯ2 ）のいずれかを含むガスの雰囲気中で前記Ｓ
ｉＯ2 膜を加熱処理することにより膜厚ＢのＳｉＯx Ｎ
y 膜を形成する工程であって、Ｂ−Ａ≧１ｎｍの関係を
満たすように前記加熱処理の温度及び時間を制御する工
程と、前記ＳｉＯx Ｎy 膜上に所定形状のポリシリコン
層（ポリＳｉ層）を形成する工程とを備えている。請求
項２に係る発明は、請求項１の半導体装置の製造方法に
おいて、前記Ｓｉ層の表面及びその近傍に第１及び第２
の不純物拡散層を互いに離間して形成する工程を備え、
前記第１及び第２の不純物拡散層間の前記Ｓｉ層上に前
記ＳｉＯxＮy 膜及び前記ポリＳｉ層が形成されてい
る。請求項３に係る発明は、請求項１または２の半導体
装置の製造方法において、前記ＳｉＯ2 膜を形成した反
応炉内で、連続して前記ＳｉＯx Ｎy 膜を形成する。
【００１０】請求項４に係る発明は、請求項１〜３のい
ずれか１項の半導体装置の製造方法において、前記Ｓｉ
Ｏ2 膜は、科学的気相成長法（ＣＶＤ法）により形成さ
れる。請求項５に係る発明は、請求項１〜４のいずれか
１項の半導体装置の製造方法において、前記ＳｉＯx Ｎ
y 膜の最終的な膜厚は、１０ｎｍ以下である。請求項６
に係る発明は、請求項１〜５のいずれか１項の半導体装
置の製造方法において、前記加熱処理の温度は、１００
０℃〜１２００℃の範囲である。
ずれか１項の半導体装置の製造方法において、前記Ｓｉ
Ｏ2 膜は、科学的気相成長法（ＣＶＤ法）により形成さ
れる。請求項５に係る発明は、請求項１〜４のいずれか
１項の半導体装置の製造方法において、前記ＳｉＯx Ｎ
y 膜の最終的な膜厚は、１０ｎｍ以下である。請求項６
に係る発明は、請求項１〜５のいずれか１項の半導体装
置の製造方法において、前記加熱処理の温度は、１００
０℃〜１２００℃の範囲である。
【００１１】請求項７に係る発明は、請求項１、２、
３、５または６の半導体装置の製造方法において、前記
ＳｉＯ2 膜は、前記Ｓｉ層を熱酸化することにより形成
される。請求項８に係る発明は、Ｓｉ層上のＳｉＯ2 膜
を加熱処理によりＳｉＯx Ｎy膜に変換する工程を備え
たＶＬＳＩ等の半導体装置の製造方法において、ＮＯ、
Ｎ2 ＯまたはＮＯ2 のいずれかを含むガスの雰囲気中で
加熱処理することにより、前記ＳｉＯ2 膜の膜厚より１
ｎｍ以上厚い前記ＳｉＯx Ｎy 膜を形成する工程と、前
記ＳｉＯx Ｎy 膜上に所定形状のポリＳｉ層を形成する
工程とを備えている。請求項９に係る発明は、請求項８
の半導体装置の製造方法において、前記Ｓｉ層の表面及
びその近傍に第１及び第２の不純物拡散層を互いに離間
して形成する工程を備え、前記第１及び第２の不純物拡
散層間の前記Ｓｉ層上に前記ＳｉＯxＮy 膜及び前記ポ
リＳｉ層が形成されている。
３、５または６の半導体装置の製造方法において、前記
ＳｉＯ2 膜は、前記Ｓｉ層を熱酸化することにより形成
される。請求項８に係る発明は、Ｓｉ層上のＳｉＯ2 膜
を加熱処理によりＳｉＯx Ｎy膜に変換する工程を備え
たＶＬＳＩ等の半導体装置の製造方法において、ＮＯ、
Ｎ2 ＯまたはＮＯ2 のいずれかを含むガスの雰囲気中で
加熱処理することにより、前記ＳｉＯ2 膜の膜厚より１
ｎｍ以上厚い前記ＳｉＯx Ｎy 膜を形成する工程と、前
記ＳｉＯx Ｎy 膜上に所定形状のポリＳｉ層を形成する
工程とを備えている。請求項９に係る発明は、請求項８
の半導体装置の製造方法において、前記Ｓｉ層の表面及
びその近傍に第１及び第２の不純物拡散層を互いに離間
して形成する工程を備え、前記第１及び第２の不純物拡
散層間の前記Ｓｉ層上に前記ＳｉＯxＮy 膜及び前記ポ
リＳｉ層が形成されている。
【００１２】請求項１０に係る発明は、請求項８または
９の半導体装置の製造方法において、前記ＳｉＯ2 膜を
形成した反応炉と同一の反応炉内で、前記ＳｉＯ2 膜を
前記ＳｉＯx Ｎy 膜に変換する。請求項１１に係る発明
は、請求項８〜１０のいずれか１項の半導体装置の製造
方法において、前記ＳｉＯ2 膜は、ＣＶＤ法により形成
される。請求項１２に係る発明は、請求項８〜１１のい
ずれか１項の半導体装置の製造方法において、前記Ｓｉ
Ｏx Ｎy 膜の最終的な膜厚は、１０ｎｍ以下である。請
求項１３に係る発明は、請求項８〜１２のいずれか１項
の半導体装置の製造方法において、前記加熱処理の温度
は、１０００℃〜１２００℃の範囲である。請求項１４
に係る発明は、請求項８、９、１０、１２または１３の
半導体装置の製造方法において、前記ＳｉＯ2 膜は、前
記Ｓｉ層を熱酸化することにより形成される。
９の半導体装置の製造方法において、前記ＳｉＯ2 膜を
形成した反応炉と同一の反応炉内で、前記ＳｉＯ2 膜を
前記ＳｉＯx Ｎy 膜に変換する。請求項１１に係る発明
は、請求項８〜１０のいずれか１項の半導体装置の製造
方法において、前記ＳｉＯ2 膜は、ＣＶＤ法により形成
される。請求項１２に係る発明は、請求項８〜１１のい
ずれか１項の半導体装置の製造方法において、前記Ｓｉ
Ｏx Ｎy 膜の最終的な膜厚は、１０ｎｍ以下である。請
求項１３に係る発明は、請求項８〜１２のいずれか１項
の半導体装置の製造方法において、前記加熱処理の温度
は、１０００℃〜１２００℃の範囲である。請求項１４
に係る発明は、請求項８、９、１０、１２または１３の
半導体装置の製造方法において、前記ＳｉＯ2 膜は、前
記Ｓｉ層を熱酸化することにより形成される。
【００１３】
【作用】本発明によれば、Ｓｉ層上に膜厚ＡのＳｉＯ2
膜を形成した後、そのＳｉＯ2膜を、ＮＯ、Ｎ2 Ｏまた
はＮＯ2 のいずれかを含むガスの雰囲気中で、加熱処理
により酸窒化して、膜厚Ｂを有するＳｉＯx Ｎy 膜を形
成することにより、例えば、同一の反応炉内で、ＳｉＯ
2 膜の形成後にＳｉＯx Ｎy 膜を連続して形成でき、そ
れによって加熱処理（即ち、酸窒化処理）の簡単化が図
れる。この加熱処理による酸窒化の際に、その酸窒化に
よる膜厚Ｂの増加分が１ｎｍ以上となるように加熱処理
の温度及び時間を制御することにより、絶縁膜であるＳ
ｉＯx Ｎy膜の品質の向上、及び破壊耐圧の向上が図れ
る。従って、このようにして形成されるＳｉＯx Ｎy 膜
上にポリＳｉ層を形成して半導体装置（例えば、ＭＯＳ
キャパシタ）を製造すれば、キャリア注入ストレスに対
する絶縁破壊耐性の向上が図れる。
膜を形成した後、そのＳｉＯ2膜を、ＮＯ、Ｎ2 Ｏまた
はＮＯ2 のいずれかを含むガスの雰囲気中で、加熱処理
により酸窒化して、膜厚Ｂを有するＳｉＯx Ｎy 膜を形
成することにより、例えば、同一の反応炉内で、ＳｉＯ
2 膜の形成後にＳｉＯx Ｎy 膜を連続して形成でき、そ
れによって加熱処理（即ち、酸窒化処理）の簡単化が図
れる。この加熱処理による酸窒化の際に、その酸窒化に
よる膜厚Ｂの増加分が１ｎｍ以上となるように加熱処理
の温度及び時間を制御することにより、絶縁膜であるＳ
ｉＯx Ｎy膜の品質の向上、及び破壊耐圧の向上が図れ
る。従って、このようにして形成されるＳｉＯx Ｎy 膜
上にポリＳｉ層を形成して半導体装置（例えば、ＭＯＳ
キャパシタ）を製造すれば、キャリア注入ストレスに対
する絶縁破壊耐性の向上が図れる。
【００１４】前記ＳｉＯ2 膜をＣＶＤ法を用いて形成す
ることにより、該ＳｉＯ2 膜の膜質の向上及び形成工程
の簡易化が図れる。このＳｉＯ2 膜を、Ｓｉ層を熱酸化
して形成することにより、製造対象となる半導体装置の
構造の多様化が図れる。
ることにより、該ＳｉＯ2 膜の膜質の向上及び形成工程
の簡易化が図れる。このＳｉＯ2 膜を、Ｓｉ層を熱酸化
して形成することにより、製造対象となる半導体装置の
構造の多様化が図れる。
【００１５】窒素（Ｎ）を含む酸化性窒素ガスとして、
ＮＯ、Ｎ2 ＯまたはＮＯ2 のいずれかを含むガスを用
い、温度１０００℃〜１２００℃の範囲で加熱すること
により、安定した加熱処理（即ち、酸窒化処理）が行え
る。
ＮＯ、Ｎ2 ＯまたはＮＯ2 のいずれかを含むガスを用
い、温度１０００℃〜１２００℃の範囲で加熱すること
により、安定した加熱処理（即ち、酸窒化処理）が行え
る。
【００１６】ＳｉＯx Ｎy 膜の膜厚Ｂを１０ｎｍ以下に
形成することにより、該ＳｉＯx Ｎ y 膜の膜質の向上及
び破壊耐性の向上が図れる。従って、前記課題を解決で
きるのである。
形成することにより、該ＳｉＯx Ｎ y 膜の膜質の向上及
び破壊耐性の向上が図れる。従って、前記課題を解決で
きるのである。
【００１７】
【実施例】図１の（ａ）〜（ｃ）は、本発明の実施例を
示す半導体装置（例えば、ＭＯＳキャパシタ）の製造工
程を示す図である。
示す半導体装置（例えば、ＭＯＳキャパシタ）の製造工
程を示す図である。
【００１８】ＭＯＳキャパシタを製造する場合、図１の
（ａ）に示すように、Ｓｉ層であるＰ型（１００）のシ
リコン基板（Ｓｉ基板）１を用意する。Ｓｉ基板１を反
応炉内に収納し、Ｏ2 雰囲気（１気圧）中１０００℃
で、該Ｓｉ基板１を加熱処理し、膜厚Ａが５ｎｍ〜９ｎ
ｍのＳｉＯ2 膜２を形成する。
（ａ）に示すように、Ｓｉ層であるＰ型（１００）のシ
リコン基板（Ｓｉ基板）１を用意する。Ｓｉ基板１を反
応炉内に収納し、Ｏ2 雰囲気（１気圧）中１０００℃
で、該Ｓｉ基板１を加熱処理し、膜厚Ａが５ｎｍ〜９ｎ
ｍのＳｉＯ2 膜２を形成する。
【００１９】続いて、図１の（ｂ）に示すように、同一
反応炉内で、Ｏ2 雰囲気をＮ2 Ｏ（１気圧）に切り替
え、１０００℃〜１２００℃の温度範囲で加熱処理して
酸窒化を行い、膜厚ＢのＳｉＯx Ｎy 膜３を形成する。
ここで、ｘ、ｙは、要求される絶縁膜であるＳｉＯx Ｎ
y 膜３の信頼性等を考慮して適宜選定する。また、この
ＳｉＯx Ｎy 膜３の形成工程において、加熱処理時間
は、いずれの場合も、最終的なＳｉＯx Ｎy 膜の膜厚Ｂ
が１０ｎｍとなるように制御される。
反応炉内で、Ｏ2 雰囲気をＮ2 Ｏ（１気圧）に切り替
え、１０００℃〜１２００℃の温度範囲で加熱処理して
酸窒化を行い、膜厚ＢのＳｉＯx Ｎy 膜３を形成する。
ここで、ｘ、ｙは、要求される絶縁膜であるＳｉＯx Ｎ
y 膜３の信頼性等を考慮して適宜選定する。また、この
ＳｉＯx Ｎy 膜３の形成工程において、加熱処理時間
は、いずれの場合も、最終的なＳｉＯx Ｎy 膜の膜厚Ｂ
が１０ｎｍとなるように制御される。
【００２０】次に、図１の（ｃ）に示すように、リソグ
ラフィ、及びエッチング技術を用い、ＳｉＯx Ｎy 膜３
上にリンドープ（４×１０20ｃｍ-3）したポリＳｉ層の
ゲート電極４を形成し、ＭＯＳキャパシタを製造する。
ラフィ、及びエッチング技術を用い、ＳｉＯx Ｎy 膜３
上にリンドープ（４×１０20ｃｍ-3）したポリＳｉ層の
ゲート電極４を形成し、ＭＯＳキャパシタを製造する。
【００２１】このＭＯＳキャパシタでは、Ｓｉ基板１と
ゲート電極４との間に、電荷を蓄積できる。
ゲート電極４との間に、電荷を蓄積できる。
【００２２】このＭＯＳキャパシタにおけるＳｉＯx Ｎ
y 膜３の絶縁特性を調べるために、次のような電気測定
を行った。
y 膜３の絶縁特性を調べるために、次のような電気測定
を行った。
【００２３】ＭＯＳキャパシタのゲート電極４側から一
定電流の電子を注入し、注入前後でのＳｉ基板１・ゲー
ト電極４間の電位差Ｖgs、及びフラットバンド電圧Ｖfb
の変動量を測定した。また、絶縁膜であるＳｉＯx Ｎy
膜３が破壊に至るまでに膜中に注入された電荷の総量
（絶縁破壊電荷量）Ｑbdも求めた。定電流電子注入法
は、公知の方法を用い、Ｓｉ基板１を接地（ＧＮＤ）
し、ゲート電極４とＧＮＤとの間に直列に定電流源を接
続することで行った。フラットバンド電圧Ｖfbの測定
は、公知の方法を用い、ＭＯＳキャパシタ容量を高周波
（１ＭＨz ）で測定することで決定した。絶縁破壊電荷
量Ｑbdは、定電流注入の場合、電子注入開始時から絶縁
破壊に至るまでの絶縁破壊時間と注入電流密度の積とし
て定義される。これらの測定結果を図２〜図４に示す。
測定は、いずれも室温状態で行った。
定電流の電子を注入し、注入前後でのＳｉ基板１・ゲー
ト電極４間の電位差Ｖgs、及びフラットバンド電圧Ｖfb
の変動量を測定した。また、絶縁膜であるＳｉＯx Ｎy
膜３が破壊に至るまでに膜中に注入された電荷の総量
（絶縁破壊電荷量）Ｑbdも求めた。定電流電子注入法
は、公知の方法を用い、Ｓｉ基板１を接地（ＧＮＤ）
し、ゲート電極４とＧＮＤとの間に直列に定電流源を接
続することで行った。フラットバンド電圧Ｖfbの測定
は、公知の方法を用い、ＭＯＳキャパシタ容量を高周波
（１ＭＨz ）で測定することで決定した。絶縁破壊電荷
量Ｑbdは、定電流注入の場合、電子注入開始時から絶縁
破壊に至るまでの絶縁破壊時間と注入電流密度の積とし
て定義される。これらの測定結果を図２〜図４に示す。
測定は、いずれも室温状態で行った。
【００２４】図２は、Ｓｉ基板１・ゲート電極４間の電
位差の変動量を示す図である。横軸には、面積０．０２
０ｍｍ2 のキャパシタに総電荷量３Ｃ／ｃｍ2 の電子を
注入した前後でのＳｉ基板１・ゲート電極４間の電位差
Ｖgsの変動量−ΔＶgs（単位Ｖ）がとられている。
位差の変動量を示す図である。横軸には、面積０．０２
０ｍｍ2 のキャパシタに総電荷量３Ｃ／ｃｍ2 の電子を
注入した前後でのＳｉ基板１・ゲート電極４間の電位差
Ｖgsの変動量−ΔＶgs（単位Ｖ）がとられている。
【００２５】図２中のＣは、ＳｉＯ2 膜１の膜厚ＡとＳ
ｉＯx Ｎy 膜３の膜厚Ｂとの差（＝Ｂ−Ａ）、即ち窒化
もしくは酸窒化による膜厚の成長量を表わす。膜厚Ｂ
は、１０ｎｍ一定である。
ｉＯx Ｎy 膜３の膜厚Ｂとの差（＝Ｂ−Ａ）、即ち窒化
もしくは酸窒化による膜厚の成長量を表わす。膜厚Ｂ
は、１０ｎｍ一定である。
【００２６】また、図２において、１１はＳｉＯ2 膜２
をＮＨ3 雰囲気中で窒化したもの（窒化温度１１００
℃，Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（酸窒化温度１
１００℃，Ｃ＝１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１０
０℃，Ｃ＝２ｎｍ）、１４はＮ 2 Ｏ酸窒化（１１００
℃，Ｃ＝３ｎｍ）での結果を表わしている。
をＮＨ3 雰囲気中で窒化したもの（窒化温度１１００
℃，Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（酸窒化温度１
１００℃，Ｃ＝１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１０
０℃，Ｃ＝２ｎｍ）、１４はＮ 2 Ｏ酸窒化（１１００
℃，Ｃ＝３ｎｍ）での結果を表わしている。
【００２７】この図２に示すように、電位差Ｖgsの負の
変動は、ＳｉＯx Ｎy 膜３中の電子トラップの発生量に
関係し、変動量−ΔＶgsの値が大きいほど、電子トラッ
プの発生量が多くて膜の特性変動が大きく、膜質の悪い
ことが知られている。この結果、少くとも膜厚成長量Ｃ
が１ｎｍ以上となるように、Ｎ2 Ｏ酸窒化で形成したＳ
ｉＯx Ｎy 膜３は、ＮＨ3 窒化によるものより、膜質が
優れていることが分かる。
変動は、ＳｉＯx Ｎy 膜３中の電子トラップの発生量に
関係し、変動量−ΔＶgsの値が大きいほど、電子トラッ
プの発生量が多くて膜の特性変動が大きく、膜質の悪い
ことが知られている。この結果、少くとも膜厚成長量Ｃ
が１ｎｍ以上となるように、Ｎ2 Ｏ酸窒化で形成したＳ
ｉＯx Ｎy 膜３は、ＮＨ3 窒化によるものより、膜質が
優れていることが分かる。
【００２８】図３は、フラットバンド電圧Ｖfbの変動量
を示す図である。縦軸に、面積０．０２６４ｍｍ2 のキ
ャパシタに総電荷量２Ｃ／ｃｍ2 の電子を注入した前後
でのフラットバンド電圧Ｖfbの変動量−ΔＶfb（単位
Ｖ）がとられている。
を示す図である。縦軸に、面積０．０２６４ｍｍ2 のキ
ャパシタに総電荷量２Ｃ／ｃｍ2 の電子を注入した前後
でのフラットバンド電圧Ｖfbの変動量−ΔＶfb（単位
Ｖ）がとられている。
【００２９】図３中の１１はＮＨ3 窒化（１１００℃，
Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝
１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝２ｎ
ｍ）、１４はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝３ｎｍ）
での結果を表わしている。
Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝
１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝２ｎ
ｍ）、１４はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝３ｎｍ）
での結果を表わしている。
【００３０】図３に示すように、フラットバンド電圧Ｖ
fbの負の変動は、ＳｉＯx Ｎy 膜３中の正電荷の発生量
に関係しており、変動量−ΔＶfbの値が大きいほど、正
電荷発生量が多くて膜質が悪く、絶縁破壊耐性が低い。
従って、図２と同様に、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化した場合に、膜質の向上が見られる。
fbの負の変動は、ＳｉＯx Ｎy 膜３中の正電荷の発生量
に関係しており、変動量−ΔＶfbの値が大きいほど、正
電荷発生量が多くて膜質が悪く、絶縁破壊耐性が低い。
従って、図２と同様に、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化した場合に、膜質の向上が見られる。
【００３１】図４は、面積０．０２０ｍｍ2 のキャパシ
タに電子を注入した場合の絶縁破壊電荷量Ｑbdの測定結
果を示す図である。この図４中の１１〜１４は、図２及
び図３と同じ窒化（酸窒化）条件に対応している。この
図から明らかなように、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化して形成したＳｉＯx Ｎy 膜３が、高い
絶縁破壊耐性をもつことが分かる。
タに電子を注入した場合の絶縁破壊電荷量Ｑbdの測定結
果を示す図である。この図４中の１１〜１４は、図２及
び図３と同じ窒化（酸窒化）条件に対応している。この
図から明らかなように、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化して形成したＳｉＯx Ｎy 膜３が、高い
絶縁破壊耐性をもつことが分かる。
【００３２】通常のＳｉＯ2 膜２は、膜中にＳｉ原子や
Ｏ原子の不対結合や弱い結合を多数含み、電子注入のス
トレスによってこれらの結合が切断されたり、あるいは
電子注入によるインパクトイオン化で生じた正孔がトラ
ップされること等が、絶縁破壊をもたらす。ところが、
本実施例のように、このＳｉＯ2 膜２を窒化（酸窒化）
すると、これらの結合部分に窒素原子が侵入又は置換さ
れて、不対結合や弱い結合の数が減少し、それによって
絶縁耐性の向上が図れる。その上、窒化後のＳｉＯx Ｎ
y 膜３は、ＳｉＯ2 膜２に比べて緻密な構造をしてお
り、不純物拡散に対するバリア効果をもっている。さら
に、窒素の導入によって誘電率の向上も図れる。
Ｏ原子の不対結合や弱い結合を多数含み、電子注入のス
トレスによってこれらの結合が切断されたり、あるいは
電子注入によるインパクトイオン化で生じた正孔がトラ
ップされること等が、絶縁破壊をもたらす。ところが、
本実施例のように、このＳｉＯ2 膜２を窒化（酸窒化）
すると、これらの結合部分に窒素原子が侵入又は置換さ
れて、不対結合や弱い結合の数が減少し、それによって
絶縁耐性の向上が図れる。その上、窒化後のＳｉＯx Ｎ
y 膜３は、ＳｉＯ2 膜２に比べて緻密な構造をしてお
り、不純物拡散に対するバリア効果をもっている。さら
に、窒素の導入によって誘電率の向上も図れる。
【００３３】以上のような窒化（酸窒化）の効果は、下
地のＳｉＯ2 膜２の形成過程の相違によって失われるこ
とはない。従って、図１に示すＳｉ基板１の型や面方
位、ＳｉＯ2 膜２の形成時における酸化温度や酸素分
圧、あるいは該ＳｉＯ2 膜２の膜厚にも関係なく、本実
施例の方法を適用できる。さらに、ＳｉＯ2 膜２が、Ｓ
ｉの多結晶の成長が容易で、かつ高品質が得られるＣＶ
Ｄ法等の化学的堆積法によって形成されたものや、ポリ
Ｓｉを酸化して形成されたものであっても、前記と同様
の改善効果が得られる。
地のＳｉＯ2 膜２の形成過程の相違によって失われるこ
とはない。従って、図１に示すＳｉ基板１の型や面方
位、ＳｉＯ2 膜２の形成時における酸化温度や酸素分
圧、あるいは該ＳｉＯ2 膜２の膜厚にも関係なく、本実
施例の方法を適用できる。さらに、ＳｉＯ2 膜２が、Ｓ
ｉの多結晶の成長が容易で、かつ高品質が得られるＣＶ
Ｄ法等の化学的堆積法によって形成されたものや、ポリ
Ｓｉを酸化して形成されたものであっても、前記と同様
の改善効果が得られる。
【００３４】本実施例は、絶縁膜であるＳｉＯx Ｎy 膜
の膜質、及び絶縁破壊耐性を向上させるものであり、絶
縁膜であるＳｉＯx Ｎy 膜を有するあらゆる型の半導体
装置に適用可能である。図５及び図６に、半導体装置で
ある不揮発性ＭＯＳＦＥＴメモリ素子に上記実施例を適
用した例を示す。
の膜質、及び絶縁破壊耐性を向上させるものであり、絶
縁膜であるＳｉＯx Ｎy 膜を有するあらゆる型の半導体
装置に適用可能である。図５及び図６に、半導体装置で
ある不揮発性ＭＯＳＦＥＴメモリ素子に上記実施例を適
用した例を示す。
【００３５】図５は、ＭＮＯＳ（Metal Nitride Oxide
Semiconductor）型メモリセルの概略の断面図である。
Semiconductor）型メモリセルの概略の断面図である。
【００３６】このメモリセルでは、Ｏ2 雰囲気中で、Ｓ
ｉ層であるＳｉ基板１を加熱処理して所定膜厚ＡのＳｉ
Ｏ2 膜を形成した後、Ｎ2 Ｏ雰囲気中で加熱処理して該
ＳｉＯ2 膜の酸窒化を行い、所定膜厚ＢのＳｉＯx Ｎy
膜からなるトンネル酸化膜、つまり絶縁膜３ａを選択的
に形成する。そして、絶縁膜３ａ上に、Ｓｉ3 Ｎ4 やＡ
ｌ2 Ｏ3 等の絶縁膜５を選択的に形成した後、さらにそ
の上に、リンドープしたポリＳｉ層のゲート電極４ａを
選択的に形成する。また、絶縁膜３ａの両端のＳｉ基板
１の表面及びその近傍には、第１と第２の不純物拡散層
６，６が互いに離間して形成されている。
ｉ層であるＳｉ基板１を加熱処理して所定膜厚ＡのＳｉ
Ｏ2 膜を形成した後、Ｎ2 Ｏ雰囲気中で加熱処理して該
ＳｉＯ2 膜の酸窒化を行い、所定膜厚ＢのＳｉＯx Ｎy
膜からなるトンネル酸化膜、つまり絶縁膜３ａを選択的
に形成する。そして、絶縁膜３ａ上に、Ｓｉ3 Ｎ4 やＡ
ｌ2 Ｏ3 等の絶縁膜５を選択的に形成した後、さらにそ
の上に、リンドープしたポリＳｉ層のゲート電極４ａを
選択的に形成する。また、絶縁膜３ａの両端のＳｉ基板
１の表面及びその近傍には、第１と第２の不純物拡散層
６，６が互いに離間して形成されている。
【００３７】このメモリセルでは、絶縁膜５と絶縁膜３
ａの界面近傍に存在する界面準位に、主にＳｉ基板１側
からファウラーノルドハイム・トンネル電流もしくは直
接トンネル電流でキャリアを注入し、トラップすること
で記憶動作を行う。データ書き換え時には、絶縁膜３ａ
に高電界が印加されるため、素子の信頼性は、この絶縁
膜３ａの信頼性に大きく依存する。
ａの界面近傍に存在する界面準位に、主にＳｉ基板１側
からファウラーノルドハイム・トンネル電流もしくは直
接トンネル電流でキャリアを注入し、トラップすること
で記憶動作を行う。データ書き換え時には、絶縁膜３ａ
に高電界が印加されるため、素子の信頼性は、この絶縁
膜３ａの信頼性に大きく依存する。
【００３８】従来、絶縁膜３ａにはＳｉＯ2 膜が用いら
れているが、これをＳｉＯx Ｎy 膜で実現することで、
該絶縁膜３ａの特性変動及び劣化を抑え、データ書き換
え回数が多く、データ保持特性に優れた長寿命の記憶素
子が製造可能となる。
れているが、これをＳｉＯx Ｎy 膜で実現することで、
該絶縁膜３ａの特性変動及び劣化を抑え、データ書き換
え回数が多く、データ保持特性に優れた長寿命の記憶素
子が製造可能となる。
【００３９】図６は、ＦＬＯＴＯＸ（FLOating gate Tu
nnel Oxide）型メモリセルの概略の断面図である。
nnel Oxide）型メモリセルの概略の断面図である。
【００４０】このメモリセルでは、Ｓｉ層であるＳｉ基
板１の表面に、図１と同様のＳｉＯ x Ｎy 膜からなる絶
縁膜３ｂを選択的に形成し、さらにその上に、ポリＳｉ
層の浮遊ゲート２４、層間絶縁膜２３、及び制御ゲート
４ｂが順次積層状態に選択的に形成されている。また、
図５と同様に、絶縁膜３ｂの両端のＳｉ基板１の表面及
びその近傍には、第１と第２の不純物拡散層６，６が互
いに離間して形成されている。
板１の表面に、図１と同様のＳｉＯ x Ｎy 膜からなる絶
縁膜３ｂを選択的に形成し、さらにその上に、ポリＳｉ
層の浮遊ゲート２４、層間絶縁膜２３、及び制御ゲート
４ｂが順次積層状態に選択的に形成されている。また、
図５と同様に、絶縁膜３ｂの両端のＳｉ基板１の表面及
びその近傍には、第１と第２の不純物拡散層６，６が互
いに離間して形成されている。
【００４１】このメモリセルでは、浮遊ゲート２４の下
の絶縁膜３ｂの一部が極めて薄いトンネル酸化膜部３ｂ
−１となっている。そのため、このトンネル酸化膜部３
ｂ−１を通してファウラーノルドハイム・トンネル電流
によってキャリアの浮遊ゲート２４への注入及び消去を
行うことにより、記憶動作が可能となる。この絶縁膜３
ｂをＳｉＯx Ｎy 膜で実現することで、該絶縁膜３ｂの
特性変動及び劣化を抑え、素子の長寿命化が可能とな
る。
の絶縁膜３ｂの一部が極めて薄いトンネル酸化膜部３ｂ
−１となっている。そのため、このトンネル酸化膜部３
ｂ−１を通してファウラーノルドハイム・トンネル電流
によってキャリアの浮遊ゲート２４への注入及び消去を
行うことにより、記憶動作が可能となる。この絶縁膜３
ｂをＳｉＯx Ｎy 膜で実現することで、該絶縁膜３ｂの
特性変動及び劣化を抑え、素子の長寿命化が可能とな
る。
【００４２】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。例えば、図１のＳｉＯ2 膜２
をＣＶＤ法以外の方法を用いて形成してもよい。さら
に、本発明は、図５及び図６以外の半導体装置にも適用
が可能である。
種々の変形が可能である。例えば、図１のＳｉＯ2 膜２
をＣＶＤ法以外の方法を用いて形成してもよい。さら
に、本発明は、図５及び図６以外の半導体装置にも適用
が可能である。
【００４３】
【発明の効果】以上詳細に説明したように、請求項１〜
１４に係る発明によれば、Ｓｉ層上に形成した膜厚Ａの
ＳｉＯ2 膜を、ＮＯ、Ｎ2 ＯまたはＮＯ2 のいずれかを
含むガスの雰囲気中で、ＳｉＯx Ｎy 膜の膜厚ＢがＢ−
Ａ≧１ｎｍの関係を満たすまで加熱処理により酸窒化す
るようにしている。そのため、従来のＮＨ3 窒化による
ＳｉＯx Ｎy 膜に比べて、特性変動が少なくて膜質に優
れ、さらに破壊耐性に優れた絶縁膜が得られる。従っ
て、この絶縁膜であるＳｉＯx Ｎy 膜上にポリＳｉ層を
形成することにより、素子特性を向上させ、寿命の長い
半導体装置の製造が可能となる。
１４に係る発明によれば、Ｓｉ層上に形成した膜厚Ａの
ＳｉＯ2 膜を、ＮＯ、Ｎ2 ＯまたはＮＯ2 のいずれかを
含むガスの雰囲気中で、ＳｉＯx Ｎy 膜の膜厚ＢがＢ−
Ａ≧１ｎｍの関係を満たすまで加熱処理により酸窒化す
るようにしている。そのため、従来のＮＨ3 窒化による
ＳｉＯx Ｎy 膜に比べて、特性変動が少なくて膜質に優
れ、さらに破壊耐性に優れた絶縁膜が得られる。従っ
て、この絶縁膜であるＳｉＯx Ｎy 膜上にポリＳｉ層を
形成することにより、素子特性を向上させ、寿命の長い
半導体装置の製造が可能となる。
【００４４】前記ＳｉＯ2 膜はＣＶＤ法を用いて形成す
れば、簡単な処理工程で、高品質のＳｉＯ2 膜の形成が
可能となる。このＳｉＯ2 膜は、Ｓｉ層を熱酸化して形
成してもよい。
れば、簡単な処理工程で、高品質のＳｉＯ2 膜の形成が
可能となる。このＳｉＯ2 膜は、Ｓｉ層を熱酸化して形
成してもよい。
【００４５】加熱処理時に、ＮＯ、Ｎ2 ＯまたはＮＯ2
のいずれかを含むガスを用い、温度１０００℃〜１２０
０℃の範囲で加熱することにより、安定した高品質のＳ
ｉＯ x Ｎy 膜を簡単に形成することができる。
のいずれかを含むガスを用い、温度１０００℃〜１２０
０℃の範囲で加熱することにより、安定した高品質のＳ
ｉＯ x Ｎy 膜を簡単に形成することができる。
【００４６】前記ＳｉＯx Ｎy 膜の膜厚Ｂを１０ｎｍ以
下に形成することにより、より膜質に優れ、破壊耐性の
高い絶縁膜が得られる。ここで、膜厚Ｂの下限値は、要
求される絶縁特性等に応じて適宜選定すればよい。
下に形成することにより、より膜質に優れ、破壊耐性の
高い絶縁膜が得られる。ここで、膜厚Ｂの下限値は、要
求される絶縁特性等に応じて適宜選定すればよい。
【図１】本発明の実施例を示すＭＯＳキャパシタの製造
工程図である。
工程図である。
【図２】図１におけるＳｉ基板・ゲート電極間の電位差
の変動量の測定結果を示す図である。
の変動量の測定結果を示す図である。
【図３】図１におけるフラットバンド電圧の変動量の測
定結果を示す図である。
定結果を示す図である。
【図４】図１における絶縁破壊電荷量の測定結果を示す
図である。
図である。
【図５】図１の方法を用いて形成したＭＮＯＳ型メモリ
セルの概略の断面図である。
セルの概略の断面図である。
【図６】図１の方法を用いて形成したＦＬＯＴＯＸ型メ
モリセルの概略の断面図である。
モリセルの概略の断面図である。
１ Ｓｉ基板 ２ ＳｉＯ2 膜 ３ ＳｉＯx Ｎy 膜 ３ａ，３ｂ，５ 絶縁膜 ４，４ａ ゲート電極 ４ｂ 制御ゲート ６ 不純物拡散層 ２３ 層間絶縁膜 ２４ 浮遊ゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 Ｈ０１Ｌ 27/10 ４３４ 27/115 29/78 29/788 29/792 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/318 H01L 21/822 H01L 21/8242 H01L 21/8247 H01L 27/04 H01L 27/108 H01L 27/115 H01L 29/78 H01L 29/788 H01L 29/792
Claims (14)
- 【請求項１】 シリコン層上に膜厚Ａのシリコン酸化膜
を形成する工程と、一酸化窒素、一酸化二窒素または二
酸化窒素のいずれかを含むガスの雰囲気中で前記シリコ
ン酸化膜を加熱処理することにより膜厚Ｂのシリコン酸
窒化膜を形成する工程であって、Ｂ−Ａ≧１ｎｍの関係
を満たすように前記加熱処理の温度及び時間を制御する
工程と、 前記シリコン酸窒化膜上に所定形状のポリシリコン層を
形成する工程とを備えたことを特徴とする半導体装置の
製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法
は、 前記シリコン層の表面及びその近傍に第１及び第２の不
純物拡散層を互いに離間して形成する工程を備え、前記
第１及び第２の不純物拡散層間の前記シリコン層上に前
記シリコン酸窒化膜及び前記ポリシリコン層が形成され
ていることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記シリコン酸化膜を形成した反応炉内
で、連続して前記シリコン酸窒化膜を形成することを特
徴とする請求項１または２記載の半導体装置の製造方
法。 - 【請求項４】 前記シリコン酸化膜は、化学的気相成長
法により形成されることを特徴とする請求項１〜３のい
ずれか１項に記載の半導体製造方法。 - 【請求項５】 前記シリコン酸窒化膜の最終的な膜厚
は、１０ｎｍ以下であることを特徴とする請求項１〜４
のいずれか１項に記載の半導体装置の製造方法。 - 【請求項６】 前記加熱処理の温度は、１０００℃〜１
２００℃の範囲であることを特徴とする請求項１〜５の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項７】 前記シリコン酸化膜は、前記シリコン層
を熱酸化することにより形成されることを特徴とする請
求項１、２、３、５または６記載の半導体装置の製造方
法。 - 【請求項８】 シリコン層上のシリコン酸化膜を加熱処
理によりシリコン酸窒化膜に変換する工程を備えた半導
体装置の製造方法において、 一酸化窒素、一酸化二窒素または二酸化窒素のいずれか
を含むガスの雰囲気中で加熱処理することにより、前記
シリコン酸化膜の膜厚より１ｎｍ以上厚い前記シリコン
酸窒化膜を形成する工程と、 前記シリコン酸窒化膜上に所定形状のポリシリコン層を
形成する工程とを備えたことを特徴とする半導体装置の
製造方法。 - 【請求項９】 前記シリコン層の表面及びその近傍に第
１及び第２の不純物拡散層を互いに離間して形成する工
程を備え、前記第１及び第２の不純物拡散層間の前記シ
リコン層上に前記シリコン酸窒化膜及び前記ポリシリコ
ン層が形成されていることを特徴とする請求項８記載の
半導体装置の製造方法。 - 【請求項１０】 前記シリコン酸化膜を形成した反応炉
と同一の反応炉内で、前記シリコン酸化膜を前記シリコ
ン酸窒化膜に変換することを特徴とする請求項８または
９記載の半導体装置の製造方法。 - 【請求項１１】 前記シリコン酸化膜は、化学的気相成
長法により形成されることを特徴とする請求項８〜１０
のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１２】 前記シリコン酸窒化膜の最終的な膜厚
は、１０ｎｍ以下であることを特徴とする請求項８〜１
１のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１３】 前記加熱処理の温度は、１０００℃〜
１２００℃の範囲であることを特徴とする請求項８〜１
２のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１４】 前記シリコン酸化膜は、前記シリコン
層を熱酸化することにより形成されることを特徴とする
請求項８、９、１０、１２または１３記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328875A JP3316210B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328875A JP3316210B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01086191A Division JP3310988B2 (ja) | 1991-01-31 | 1991-01-31 | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203856A JP2002203856A (ja) | 2002-07-19 |
| JP3316210B2 true JP3316210B2 (ja) | 2002-08-19 |
Family
ID=19144867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001328875A Expired - Fee Related JP3316210B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316210B2 (ja) |
-
2001
- 2001-10-26 JP JP2001328875A patent/JP3316210B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002203856A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| KR100475256B1 (ko) | 불휘발성기억소자를가지는반도체장치및그제조방법 | |
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| TW561513B (en) | Semiconductor device and method of manufacturing the same | |
| US8722484B2 (en) | High-K dielectric stack and method of fabricating same | |
| US20060160303A1 (en) | Method for forming high-K charge storage device | |
| US6187633B1 (en) | Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate | |
| US20090124096A1 (en) | Method of fabricating flash memory device | |
| JP2002299614A (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
| CN101494172B (zh) | 半导体装置及其制造方法 | |
| US6548425B2 (en) | Method for fabricating an ONO layer of an NROM | |
| US20020168869A1 (en) | Method for fabricating an ONO layer | |
| JP3998403B2 (ja) | 半導体装置及びその製造方法 | |
| JP3310988B2 (ja) | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 | |
| JP3316210B2 (ja) | 半導体装置の製造方法 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| JPH09223752A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US8187973B2 (en) | Method for manufacturing semiconductor device and the semiconductor device | |
| JPS61172339A (ja) | 半導体装置の製造方法 | |
| US6620705B1 (en) | Nitriding pretreatment of ONO nitride for oxide deposition | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| TW492146B (en) | Manufacturing method of semiconductor device with gate stack dielectric layer | |
| JPH0680738B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| LAPS | Cancellation because of no payment of annual fees |