JPH0680738B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0680738B2 JPH0680738B2 JP13692785A JP13692785A JPH0680738B2 JP H0680738 B2 JPH0680738 B2 JP H0680738B2 JP 13692785 A JP13692785 A JP 13692785A JP 13692785 A JP13692785 A JP 13692785A JP H0680738 B2 JPH0680738 B2 JP H0680738B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- doped polysilicon
- insulating film
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特にシリコン
ゲート型のMOS−DRAM,EPROM等に好適な絶縁膜の形成方
法に係る。
ゲート型のMOS−DRAM,EPROM等に好適な絶縁膜の形成方
法に係る。
第５図は、２層ポリシリコン構造の２層目絶縁膜形成方
法の第１の従来例を示したものであり、以下順を追つて
各構成要素の形成方法を説明する。まず同図（ａ）に示
す如く、シリコン基板１上に酸化膜、あるいは窒化膜か
ら成る１層目絶縁膜２を数百Å程度形成する。次に、こ
の１層目絶縁膜２上にLPCVD法により、ノンドープポリ
シリコンを3,000〜4,000Å程度成膜した後、Ｎ型ドーパ
ントしてリンを1020個/cm3程度拡散してN+活性層とな
し、これにより１層目のドープドポリシリコン膜３を得
る。そして同図（ｂ）に示す如く、この１層目のドープ
ドポリシリコン膜３に900〜1,000℃,10〜20分の酸化条
件で熱的酸化処理を施こす事により、高濃度のリンを含
有するシリコン酸化膜（SiO2）を100〜500Å程度形成
し、２層目絶縁膜４を得る。次いで、この２層目絶縁膜
４上に２層目のドープドポリシリコン膜（N+活性層）５
を形成する（第１の従来例）。なお、２層目絶縁膜４と
して、電気的安定性に優れ、高誘電率の窒化シリコン膜
（Si3N4,比誘電率ε＝６〜７程度）をLPCVD（減圧化学
気相成長）法により形成してもかまわない（第２の従来
例）。
法の第１の従来例を示したものであり、以下順を追つて
各構成要素の形成方法を説明する。まず同図（ａ）に示
す如く、シリコン基板１上に酸化膜、あるいは窒化膜か
ら成る１層目絶縁膜２を数百Å程度形成する。次に、こ
の１層目絶縁膜２上にLPCVD法により、ノンドープポリ
シリコンを3,000〜4,000Å程度成膜した後、Ｎ型ドーパ
ントしてリンを1020個/cm3程度拡散してN+活性層とな
し、これにより１層目のドープドポリシリコン膜３を得
る。そして同図（ｂ）に示す如く、この１層目のドープ
ドポリシリコン膜３に900〜1,000℃,10〜20分の酸化条
件で熱的酸化処理を施こす事により、高濃度のリンを含
有するシリコン酸化膜（SiO2）を100〜500Å程度形成
し、２層目絶縁膜４を得る。次いで、この２層目絶縁膜
４上に２層目のドープドポリシリコン膜（N+活性層）５
を形成する（第１の従来例）。なお、２層目絶縁膜４と
して、電気的安定性に優れ、高誘電率の窒化シリコン膜
（Si3N4,比誘電率ε＝６〜７程度）をLPCVD（減圧化学
気相成長）法により形成してもかまわない（第２の従来
例）。
このように２層目絶縁膜４は、１層目と２層目のドープ
ドポリシリコン膜3,5とにより挾持された構造となつて
いる。１層目のドープドポリシリコン膜３、及び２層目
絶縁膜４は、例えばEPROMにおいては第１ポリシリコン
電極、及び第２ゲート絶縁膜として夫々機能する。この
第２ゲート絶縁膜としては、情報の書込み等の電荷注入
の際に電界強度を強くとる為、膜厚は薄い事が望まし
く、また注入により第１ポリシリコン電極中に蓄積され
る電荷を、リークによつて消滅させない為には、第１ポ
リシリコン電極と第２ゲート絶縁膜間のエネルギー障壁
（仕事関数差）が高く、第２ゲート絶縁膜が高絶縁性で
ある事が要求される。また、例えばスタツクド型DRAMメ
モリセルにおいては、上記２層目絶縁膜はキヤパシタ膜
として機能する。このキヤパシタ膜に対しては、膜厚10
0Å前後の超薄膜、大容量、更に電気的安定性が要求さ
れてくる。
ドポリシリコン膜3,5とにより挾持された構造となつて
いる。１層目のドープドポリシリコン膜３、及び２層目
絶縁膜４は、例えばEPROMにおいては第１ポリシリコン
電極、及び第２ゲート絶縁膜として夫々機能する。この
第２ゲート絶縁膜としては、情報の書込み等の電荷注入
の際に電界強度を強くとる為、膜厚は薄い事が望まし
く、また注入により第１ポリシリコン電極中に蓄積され
る電荷を、リークによつて消滅させない為には、第１ポ
リシリコン電極と第２ゲート絶縁膜間のエネルギー障壁
（仕事関数差）が高く、第２ゲート絶縁膜が高絶縁性で
ある事が要求される。また、例えばスタツクド型DRAMメ
モリセルにおいては、上記２層目絶縁膜はキヤパシタ膜
として機能する。このキヤパシタ膜に対しては、膜厚10
0Å前後の超薄膜、大容量、更に電気的安定性が要求さ
れてくる。
しかしながら、２層目絶縁膜４がポリシリコン酸化膜の
場合、不純物として高濃度のリンを含有し、このリンが
エレクトロントラツプとして働く為、このポリシリコン
酸化膜は、所謂不完全絶縁体となる。この為仕事関数が
低下し、１層目のドープポリシリコン膜３とのエネルギ
ー障壁を十分とる事が出来ない為に、１層目のドープド
ポリシリコン膜３中に蓄積される荷電体（エレクトロ
ン）はリークし易くなり、リーク電流が増大する。従つ
てEPROMに使用される場合、その記憶保持特性、すなわ
ち第２ゲート絶縁膜に対する高絶縁性の要求が十分満た
されないという問題があつた。
場合、不純物として高濃度のリンを含有し、このリンが
エレクトロントラツプとして働く為、このポリシリコン
酸化膜は、所謂不完全絶縁体となる。この為仕事関数が
低下し、１層目のドープポリシリコン膜３とのエネルギ
ー障壁を十分とる事が出来ない為に、１層目のドープド
ポリシリコン膜３中に蓄積される荷電体（エレクトロ
ン）はリークし易くなり、リーク電流が増大する。従つ
てEPROMに使用される場合、その記憶保持特性、すなわ
ち第２ゲート絶縁膜に対する高絶縁性の要求が十分満た
されないという問題があつた。
また、１層目のドープドポリシリコン膜３中のリン濃度
が高い事から、熱的酸化の際、ポリシリコン酸化膜の成
膜速度が速くなり、この為十分な膜厚制御が出来ず、数
百Å以下の良質な超薄膜が得られないという問題があつ
た。
が高い事から、熱的酸化の際、ポリシリコン酸化膜の成
膜速度が速くなり、この為十分な膜厚制御が出来ず、数
百Å以下の良質な超薄膜が得られないという問題があつ
た。
更に２層目絶縁膜４が窒化膜の場合、１層目のドープド
ポリシリコン膜３は高濃度のリンを含有する為表面が酸
化され易く、ウエハーを２層目絶縁膜形成用装置内に配
置する際、第６図に示す如く外気の回り込みにより、こ
の１層目のドープドポリシリコン膜３上に、低質の自然
酸化膜（SiO2）６が20〜30Å程度形成されてしまう。こ
の自然酸化膜６は高濃度のリンを含有する事もあつて、
これを下地として形成されるシリコン窒化膜（Si3N4）
から成る２層目絶縁膜４はリーク電流、耐圧等の電気的
特性が低下するという問題があつた。
ポリシリコン膜３は高濃度のリンを含有する為表面が酸
化され易く、ウエハーを２層目絶縁膜形成用装置内に配
置する際、第６図に示す如く外気の回り込みにより、こ
の１層目のドープドポリシリコン膜３上に、低質の自然
酸化膜（SiO2）６が20〜30Å程度形成されてしまう。こ
の自然酸化膜６は高濃度のリンを含有する事もあつて、
これを下地として形成されるシリコン窒化膜（Si3N4）
から成る２層目絶縁膜４はリーク電流、耐圧等の電気的
特性が低下するという問題があつた。
また更に、上記２層目絶縁膜４がスタツクド型DRAMのキ
ヤパシタ膜として用いられる場合には、上記自然酸化膜
６の介在により十分な容量設定が出来ないという問題も
あつた。
ヤパシタ膜として用いられる場合には、上記自然酸化膜
６の介在により十分な容量設定が出来ないという問題も
あつた。
従つて、この発明の目的は前記１層目のドープドポリシ
リコン膜３が高濃度のリンを含有する為に、酸化によつ
てその上層部に２層目絶縁膜を形成する場合、リーク電
流が大きいという問題と、成膜速度が速いという問題と
を解消した半導体装置の製造方法を提供する事にある。
リコン膜３が高濃度のリンを含有する為に、酸化によつ
てその上層部に２層目絶縁膜を形成する場合、リーク電
流が大きいという問題と、成膜速度が速いという問題と
を解消した半導体装置の製造方法を提供する事にある。
またこの発明の目的は、前記自然酸化膜が介在する為
に、２層絶縁膜において電気的特性が低下するという問
題と、十分な容量設定が出来ないという問題とを解消し
た半導体装置の製造方法を提供する事にある。
に、２層絶縁膜において電気的特性が低下するという問
題と、十分な容量設定が出来ないという問題とを解消し
た半導体装置の製造方法を提供する事にある。
この発明に係る２層ポリシリコン構造の半導体装置の製
造方法において、１層目のドープドポリシリコン膜上に
ノンドープポリシリコン膜を形成する工程と、該ノンド
ープポリシリコン膜の上層部に不純物を含まない２層目
絶縁膜を形成する工程と、該不純物を含まない２層目絶
縁膜上に２層目のドープドポリシリコン膜を形成すると
共に、上記不純物を含有しない２層目絶縁膜下部のノン
ドープポリシリコン膜全体を、上記１層目のドープドポ
リシリコン膜からの不純物拡散により、ドープドポリシ
リコン膜に改質する工程とを順に施こすものである。
造方法において、１層目のドープドポリシリコン膜上に
ノンドープポリシリコン膜を形成する工程と、該ノンド
ープポリシリコン膜の上層部に不純物を含まない２層目
絶縁膜を形成する工程と、該不純物を含まない２層目絶
縁膜上に２層目のドープドポリシリコン膜を形成すると
共に、上記不純物を含有しない２層目絶縁膜下部のノン
ドープポリシリコン膜全体を、上記１層目のドープドポ
リシリコン膜からの不純物拡散により、ドープドポリシ
リコン膜に改質する工程とを順に施こすものである。
本発明によれば、以上のように１層目のドープドポリシ
リコン膜上にノンドープポリシリコン膜を形成し、該ノ
ンドープポリシリコン膜の上層部には不純物を含有しな
い２層目絶縁膜を形成し、更に該不純物を含有しない２
層目絶縁膜下層部のノンドープポリシリコン膜は、２層
目のドープドポリシリコン膜形成時に、完全にドープド
ポリシリコン膜に改質される為、前記２層目絶縁膜はそ
の下層部に低質な自然酸化膜が形成されない事と相まつ
て、絶縁性等の電気的特性が良好となり、しかも膜厚設
定が容易に行える。
リコン膜上にノンドープポリシリコン膜を形成し、該ノ
ンドープポリシリコン膜の上層部には不純物を含有しな
い２層目絶縁膜を形成し、更に該不純物を含有しない２
層目絶縁膜下層部のノンドープポリシリコン膜は、２層
目のドープドポリシリコン膜形成時に、完全にドープド
ポリシリコン膜に改質される為、前記２層目絶縁膜はそ
の下層部に低質な自然酸化膜が形成されない事と相まつ
て、絶縁性等の電気的特性が良好となり、しかも膜厚設
定が容易に行える。
第１図は、本発明の第１の実施例である。以下、図に基
いて各製造工程を説明する。まず同図（ａ）に示す如
く、シリコン基板１上にシリコン酸化膜（SiO2）から成
る１層目絶縁膜２をwetO2雰囲気中で6000Å程度形成し
た後、この上にLPCVD法で、ノンドープポリシリコン膜
を2500Å程度成膜し、このノンドープポリシリコン膜に
1020個/cm3,900℃,30分程度の条件でＮ型ドーパントと
してリンを拡散して、１層目のドープドポリシリコン膜
（N+活性層）３を形成する。次に同図（ｂ）に示す如
く、LPCVD法により600℃程度の温度条件で、ノンドープ
ポリシリコン膜７を500Å程度成膜する。なお、このノ
ンドープポリシリコン膜７の成膜温度条件とは600℃程
度と比較的低温に設定される為、下層部の上記１層目ポ
リシリコン膜３に高濃度に含有されるリンは、上層部の
上記ノンドープポリシリコン膜７中へは、殆んど熱拡散
する事はない。
いて各製造工程を説明する。まず同図（ａ）に示す如
く、シリコン基板１上にシリコン酸化膜（SiO2）から成
る１層目絶縁膜２をwetO2雰囲気中で6000Å程度形成し
た後、この上にLPCVD法で、ノンドープポリシリコン膜
を2500Å程度成膜し、このノンドープポリシリコン膜に
1020個/cm3,900℃,30分程度の条件でＮ型ドーパントと
してリンを拡散して、１層目のドープドポリシリコン膜
（N+活性層）３を形成する。次に同図（ｂ）に示す如
く、LPCVD法により600℃程度の温度条件で、ノンドープ
ポリシリコン膜７を500Å程度成膜する。なお、このノ
ンドープポリシリコン膜７の成膜温度条件とは600℃程
度と比較的低温に設定される為、下層部の上記１層目ポ
リシリコン膜３に高濃度に含有されるリンは、上層部の
上記ノンドープポリシリコン膜７中へは、殆んど熱拡散
する事はない。
次いで同図（ｃ）の如く、wetO2雰囲気中、850℃,10分
程度の条件で上記ノンドープポリシリコン膜７に熱的酸
化処理を施し、リンを含まないポリシリコン酸化膜（Si
O2）から成る２層目絶縁膜８を、膜厚を200Å程度とし
て形成する。この時、２層目絶縁膜８はリンを含まない
為、高絶縁性となる。また、後述するように成膜速度
は、従来方法に比べ10分の１〜10数分の１程度と低く抑
えられる。熱的酸化処理は850℃程度の高温で行われる
為、上記１層目のドープドポリシリコン膜３から、リン
が上記の上層部のノンドープポリシリコン膜７へと拡散
する事となる。そして同図（ｄ）の如く、２層目絶縁膜
８畳に、LPCVD法によりノンドープポリシリコン膜を300
0Å程度成膜し、次に900℃,30分程度の条件でＮ型ドー
パントとしてリンを所定濃度に拡散して、２層目のドー
プドポリシリコン膜（N+活性層）５を形成する。この
際、処理温度が900℃と高温の為、１層目のドープドポ
リシリコン膜３から更にリンが拡散し、ノンドープポリ
シリコン膜７は完全にN+活性層に改質される。
程度の条件で上記ノンドープポリシリコン膜７に熱的酸
化処理を施し、リンを含まないポリシリコン酸化膜（Si
O2）から成る２層目絶縁膜８を、膜厚を200Å程度とし
て形成する。この時、２層目絶縁膜８はリンを含まない
為、高絶縁性となる。また、後述するように成膜速度
は、従来方法に比べ10分の１〜10数分の１程度と低く抑
えられる。熱的酸化処理は850℃程度の高温で行われる
為、上記１層目のドープドポリシリコン膜３から、リン
が上記の上層部のノンドープポリシリコン膜７へと拡散
する事となる。そして同図（ｄ）の如く、２層目絶縁膜
８畳に、LPCVD法によりノンドープポリシリコン膜を300
0Å程度成膜し、次に900℃,30分程度の条件でＮ型ドー
パントとしてリンを所定濃度に拡散して、２層目のドー
プドポリシリコン膜（N+活性層）５を形成する。この
際、処理温度が900℃と高温の為、１層目のドープドポ
リシリコン膜３から更にリンが拡散し、ノンドープポリ
シリコン膜７は完全にN+活性層に改質される。
また第２図は、本発明の第２の実施例であり、以下同図
によつて各工程を順次説明する。まず、シリコン基板上
に周知の方法で、１層目絶縁膜２を所定膜厚に形成した
後、LPCVD法によりノンドープポリシリコン膜を3000〜4
000Å程度成膜し、これにＮ型ドーパントとしてリンを
所定の拡散条件により拡散して１層目のドープドポリシ
リコン膜（N+活性層）３を得る。次にLPCVD法により、
上記拡散における温度よりも比較的低温の温度条件でノ
ンドープポリシリコン膜７を500〜1000Å程度形成す
る。そしてウエハーをN2雰囲気中において、絶縁膜形成
用装置内に挿入した後、窒化シリコン（Si3N4）から成
る２層目絶縁膜８を、LPCVD法により700〜800℃の温度
条件で100〜200Å程度形成する。この場合、ウエハー挿
入時において、ウエハー表面がノンドープポリシリコン
膜７で覆われている事と、挿入処理がN2雰囲気中で行わ
れる事とにより、前記第２の従来例のように表面に低質
の自然酸化膜が形成される事はない。従つて、電気的な
安定性に優れ、誘電率の高い上記窒化シリコン膜は、そ
の特性をそのまま維持出来る。
によつて各工程を順次説明する。まず、シリコン基板上
に周知の方法で、１層目絶縁膜２を所定膜厚に形成した
後、LPCVD法によりノンドープポリシリコン膜を3000〜4
000Å程度成膜し、これにＮ型ドーパントとしてリンを
所定の拡散条件により拡散して１層目のドープドポリシ
リコン膜（N+活性層）３を得る。次にLPCVD法により、
上記拡散における温度よりも比較的低温の温度条件でノ
ンドープポリシリコン膜７を500〜1000Å程度形成す
る。そしてウエハーをN2雰囲気中において、絶縁膜形成
用装置内に挿入した後、窒化シリコン（Si3N4）から成
る２層目絶縁膜８を、LPCVD法により700〜800℃の温度
条件で100〜200Å程度形成する。この場合、ウエハー挿
入時において、ウエハー表面がノンドープポリシリコン
膜７で覆われている事と、挿入処理がN2雰囲気中で行わ
れる事とにより、前記第２の従来例のように表面に低質
の自然酸化膜が形成される事はない。従つて、電気的な
安定性に優れ、誘電率の高い上記窒化シリコン膜は、そ
の特性をそのまま維持出来る。
そして、この窒化シリコン膜から成る２層目絶縁膜８上
に、LPCVD法によりノンドープポリシリコン膜を所定の
膜厚に成膜し、これに所定の拡散条件でＮ型ドーパント
としてリンを熱拡散して、２層目のドープドポリシリコ
ン膜（N+活性層）５を得る。なおこの際、上記ノンドー
プポリシリコン膜７の膜厚は、所定の拡散条件（熱処理
温度，時間，ガス等）によつてこの被膜が下層の１層目
のドープドポリシリコン膜３からリンの拡散を受けて完
全にN+活性層に改質されると共に、上記２層目絶縁膜８
がリンの拡散の影響を受ける事のない程度に設定され
る。
に、LPCVD法によりノンドープポリシリコン膜を所定の
膜厚に成膜し、これに所定の拡散条件でＮ型ドーパント
としてリンを熱拡散して、２層目のドープドポリシリコ
ン膜（N+活性層）５を得る。なおこの際、上記ノンドー
プポリシリコン膜７の膜厚は、所定の拡散条件（熱処理
温度，時間，ガス等）によつてこの被膜が下層の１層目
のドープドポリシリコン膜３からリンの拡散を受けて完
全にN+活性層に改質されると共に、上記２層目絶縁膜８
がリンの拡散の影響を受ける事のない程度に設定され
る。
以上の各実施例の夫々の工程により、リンを含まない高
絶縁性のポリシリコン酸化膜、あるいは窒化シリコン膜
から成る２層目絶縁膜８を、ドープドポリシリコン膜3,
7上に精度良く形成する事が出来る。
絶縁性のポリシリコン酸化膜、あるいは窒化シリコン膜
から成る２層目絶縁膜８を、ドープドポリシリコン膜3,
7上に精度良く形成する事が出来る。
そして、上述の第１の実施例によれば、２層目絶縁膜は
不純物を含む事なく形成される為、エレクトロントラツ
プ密度を十分低く抑える事が出来、従つて仕事関係も大
きくとれ絶縁性が極めて良好となる。第３図は、ポリシ
リコン酸化膜（SiO2）から成る２層目絶縁膜（膜厚200
Å，電極面積0.25mm3）のリーク電流特性を示したもの
で、ａは第１の実施例による特性曲線、ｂは第１の従来
例による特性曲線である。同図から明らかなように、特
性曲線ｂではエレクトロンがトラツプされる為にリーク
電流が増大する領域（Ｃ領域）が認められるが、特性曲
線ａではこのエレクトロントラツプによる効果は抑制さ
れ、この為特に上記Ｃ領域に相当する電圧値以下の印加
電圧においてリーク電流が大幅に減少している。
不純物を含む事なく形成される為、エレクトロントラツ
プ密度を十分低く抑える事が出来、従つて仕事関係も大
きくとれ絶縁性が極めて良好となる。第３図は、ポリシ
リコン酸化膜（SiO2）から成る２層目絶縁膜（膜厚200
Å，電極面積0.25mm3）のリーク電流特性を示したもの
で、ａは第１の実施例による特性曲線、ｂは第１の従来
例による特性曲線である。同図から明らかなように、特
性曲線ｂではエレクトロンがトラツプされる為にリーク
電流が増大する領域（Ｃ領域）が認められるが、特性曲
線ａではこのエレクトロントラツプによる効果は抑制さ
れ、この為特に上記Ｃ領域に相当する電圧値以下の印加
電圧においてリーク電流が大幅に減少している。
従つて、本発明をフローテイングゲート型EPROMのゲー
ト絶縁膜（ポリシリコン酸化膜）形成工程に応用すれ
ば、フローテイングゲートとゲート絶縁膜間のエネルギ
ー障壁を高くとる事が出来る為、フローテイングゲート
に注入されたエレクトロンはリークし難くなり、フロー
テイングゲート型EPROMの記憶保持特性を向上させる事
が出来る。
ト絶縁膜（ポリシリコン酸化膜）形成工程に応用すれ
ば、フローテイングゲートとゲート絶縁膜間のエネルギ
ー障壁を高くとる事が出来る為、フローテイングゲート
に注入されたエレクトロンはリークし難くなり、フロー
テイングゲート型EPROMの記憶保持特性を向上させる事
が出来る。
また第１の実施例によれば、ポリシリコン酸化膜から成
る２層目絶縁膜は下地のノンドープポリシリコン膜を酸
化して形成される為、成膜速度を下げ、膜厚制御を容易
にする事が出来る。第４図は、上記ポリシリコン酸化膜
の成膜速度を示す特性図である。ａは第１の実施例によ
る特性曲線、ｂは第１の従来例による特性曲線を示して
いる。同図より、本実施例の成膜速度は数Å／分であ
り、従来例の数十Å／分に比べ十数分の１程度と低くな
つている。
る２層目絶縁膜は下地のノンドープポリシリコン膜を酸
化して形成される為、成膜速度を下げ、膜厚制御を容易
にする事が出来る。第４図は、上記ポリシリコン酸化膜
の成膜速度を示す特性図である。ａは第１の実施例によ
る特性曲線、ｂは第１の従来例による特性曲線を示して
いる。同図より、本実施例の成膜速度は数Å／分であ
り、従来例の数十Å／分に比べ十数分の１程度と低くな
つている。
スタツクド型DRAMメモリセルは100Å以下の超薄膜のポ
リシリコン酸化膜を必要とする為、本発明をこの半導体
装置の製造工程に応用すれば、超薄膜のポリシリコン酸
化膜を精度良く形成する事が可能となる。
リシリコン酸化膜を必要とする為、本発明をこの半導体
装置の製造工程に応用すれば、超薄膜のポリシリコン酸
化膜を精度良く形成する事が可能となる。
また、上述した第２の実施例によれば、従来問題とれて
いた低質な自然酸化膜が除去出来る為、２層目絶縁膜の
リーク電流、耐圧等の電気的特性を向上出来ると共に、
膜厚設定が容易となる事から、第１の実施例と同様の効
果を有する事となる。そして、２層目絶縁膜は酸化処理
によらず下地のノンドープポリシリコン膜上に直性積層
形成される為、特にVLSI等のスタツクド型をキャパシタ
膜製造工程に応用すれば、Si3N4等の高誘電材料を用い
る事が出来、しかもキヤパシタ膜としての電気的特性を
安定化する事が可能となる。
いた低質な自然酸化膜が除去出来る為、２層目絶縁膜の
リーク電流、耐圧等の電気的特性を向上出来ると共に、
膜厚設定が容易となる事から、第１の実施例と同様の効
果を有する事となる。そして、２層目絶縁膜は酸化処理
によらず下地のノンドープポリシリコン膜上に直性積層
形成される為、特にVLSI等のスタツクド型をキャパシタ
膜製造工程に応用すれば、Si3N4等の高誘電材料を用い
る事が出来、しかもキヤパシタ膜としての電気的特性を
安定化する事が可能となる。
また更に、応用例として、ノンドープポリシリコン膜上
に酸化膜を数十Å程度形成し（リンを含んでいない為、
上述のように膜厚制御が容易）、窒化膜／酸化膜構造、
さらに窒化膜表面を酸化して酸化膜／窒化膜／酸化膜構
造等の２層,3層のキヤパシタ膜として形成出来る為、超
薄膜化を含めキヤパシタ膜に対する適用範囲を拡大する
事が出来る。
に酸化膜を数十Å程度形成し（リンを含んでいない為、
上述のように膜厚制御が容易）、窒化膜／酸化膜構造、
さらに窒化膜表面を酸化して酸化膜／窒化膜／酸化膜構
造等の２層,3層のキヤパシタ膜として形成出来る為、超
薄膜化を含めキヤパシタ膜に対する適用範囲を拡大する
事が出来る。
本発明は以上詳細に説明したとおり、２層目絶縁膜は不
純物を含む事なく、また低質な自然酸化膜と積層される
事なく形成される為、高絶縁性となりリーク電流が減少
し、耐圧が向上するという効果がある。またこの２層目
絶縁膜をノンドープポリシリコン膜の上層部を酸化して
形成する場合、成膜速度が低くなる事、またこの２層目
絶縁膜をノンドープポリシリコン膜上に積層形成する場
合、自然酸化膜が除去出来る事から膜厚（容量）設定が
容易となり、従つて超薄膜を精度良く形成する事が可能
になるという効果もある。
純物を含む事なく、また低質な自然酸化膜と積層される
事なく形成される為、高絶縁性となりリーク電流が減少
し、耐圧が向上するという効果がある。またこの２層目
絶縁膜をノンドープポリシリコン膜の上層部を酸化して
形成する場合、成膜速度が低くなる事、またこの２層目
絶縁膜をノンドープポリシリコン膜上に積層形成する場
合、自然酸化膜が除去出来る事から膜厚（容量）設定が
容易となり、従つて超薄膜を精度良く形成する事が可能
になるという効果もある。
第１図は本発明の第１の実施例の各工程を説明する要部
断面図、第２図は本発明の第２の実施例を説明する要部
断面図、また第３図は本発明の第１の実施例における２
層目絶縁膜（リンを含有しないポリシリコン酸化膜）の
絶縁性を説明する電圧−電流特性図、第４図は同２層目
絶縁膜の成膜速度を説明する酸化時間−酸化膜厚特性
図、更に第５図は第１の従来方法の各工程を説明する要
部断面図、第６図は同従来方法の欠点説明用の要部断面
図である。 １……シリコン基板、２……１層目絶縁膜（SiO2）、３
……１層目のドープドポリシリコン膜（N+活性層）、５
……２層目のドープドポリシリコン膜（N+活性層）、７
……ノンドープポリシリコン膜、８……不純物を含まな
い２層目絶縁膜（SiO2,Si3N4）。
断面図、第２図は本発明の第２の実施例を説明する要部
断面図、また第３図は本発明の第１の実施例における２
層目絶縁膜（リンを含有しないポリシリコン酸化膜）の
絶縁性を説明する電圧−電流特性図、第４図は同２層目
絶縁膜の成膜速度を説明する酸化時間−酸化膜厚特性
図、更に第５図は第１の従来方法の各工程を説明する要
部断面図、第６図は同従来方法の欠点説明用の要部断面
図である。 １……シリコン基板、２……１層目絶縁膜（SiO2）、３
……１層目のドープドポリシリコン膜（N+活性層）、５
……２層目のドープドポリシリコン膜（N+活性層）、７
……ノンドープポリシリコン膜、８……不純物を含まな
い２層目絶縁膜（SiO2,Si3N4）。
Claims (3)
- 【請求項１】２層ポリシリコン構造の半導体装置の製造
方法において、 （ａ）基板に形成された１層目絶縁膜上の１層目のドー
プドポリシリコン膜上にノンドープポリシリコン膜を形
成する工程、 （ｂ）該ノンドープポリシリコン膜の上層部に不純物を
含まない２層目絶縁膜を形成する工程、 （ｃ）該不純物を含まない２層目絶縁膜上に２層目のド
ープドポリシリコン膜を形成すると共に、上記不純物を
含まない２層目絶縁膜下部のノンドープポリシリコン膜
全体を、上記１層目のドープドポリシリコン膜からの不
純物拡散により、ドープドポリシリコン膜に改質する工
程、 とを順次施こす事を特徴とする半導体装置の製造方法。 - 【請求項２】前記不純物を含まない２層目絶縁膜を、前
記ノンドープポリシリコン膜に熱的酸化処理を施こし、
その上面部に酸化膜として形成した特許請求の範囲第１
項記載の半導体装置の製造方法。 - 【請求項３】前記不純物を含まない２層目絶縁膜を、窒
化シリコン膜として形成した特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692785A JPH0680738B2 (ja) | 1985-06-25 | 1985-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692785A JPH0680738B2 (ja) | 1985-06-25 | 1985-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295644A JPS61295644A (ja) | 1986-12-26 |
| JPH0680738B2 true JPH0680738B2 (ja) | 1994-10-12 |
Family
ID=15186816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13692785A Expired - Lifetime JPH0680738B2 (ja) | 1985-06-25 | 1985-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680738B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2826324B2 (ja) * | 1988-09-07 | 1998-11-18 | 日本電気株式会社 | 半導体素子の製造方法 |
| US5332689A (en) * | 1993-02-17 | 1994-07-26 | Micron Technology, Inc. | Method for depositing low bulk resistivity doped films |
| US6703672B1 (en) * | 1995-09-29 | 2004-03-09 | Intel Corporation | Polysilicon/amorphous silicon composite gate electrode |
| JP5336956B2 (ja) | 2008-07-31 | 2013-11-06 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
-
1985
- 1985-06-25 JP JP13692785A patent/JPH0680738B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295644A (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284935B1 (ko) | 금속 산화물 반도체 실리콘 소자 제조 방법 | |
| KR930001736B1 (ko) | 반도체장치의 제조방법 | |
| US5726087A (en) | Method of formation of semiconductor gate dielectric | |
| US5624865A (en) | High pressure reoxidation anneal of silicon nitride for reduced thermal budget silicon processing | |
| US6187633B1 (en) | Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate | |
| JPH05109982A (ja) | 半導体装置及びその製造方法 | |
| CA1232365A (en) | Dual electron injection structure and process with self-limiting oxidation barrier | |
| US6228701B1 (en) | Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs | |
| JPH039614B2 (ja) | ||
| US20010051406A1 (en) | Fabrication of dram and other semiconductor devices with an insulating film using a wet rapid thermal oxidation process | |
| JP3288796B2 (ja) | 半導体装置 | |
| JPH0680738B2 (ja) | 半導体装置の製造方法 | |
| US6323114B1 (en) | Stacked/composite gate dielectric which incorporates nitrogen at an interface | |
| JPH02310959A (ja) | 半導体装置及びその製造方法 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| JPH01225147A (ja) | 半導体装置とその製造方法 | |
| JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
| US20010013616A1 (en) | Integrated circuit device with composite oxide dielectric | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| JPH09260610A (ja) | 半導体装置の製造方法 | |
| JPH0344068A (ja) | 半導体装置の製造方法 | |
| JPH0311551B2 (ja) | ||
| JPH05326842A (ja) | 半導体装置およびその製造方法 | |
| JP3316210B2 (ja) | 半導体装置の製造方法 | |
| JPS609155A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |