JP3310988B2 - シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 - Google Patents
シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法Info
- Publication number
- JP3310988B2 JP3310988B2 JP01086191A JP1086191A JP3310988B2 JP 3310988 B2 JP3310988 B2 JP 3310988B2 JP 01086191 A JP01086191 A JP 01086191A JP 1086191 A JP1086191 A JP 1086191A JP 3310988 B2 JP3310988 B2 JP 3310988B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- semiconductor device
- manufacturing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超大規模集積回路（Ｖ
ＬＳＩ）のような半導体装置等において、膜厚が薄く、
かつ特性の優れた絶縁膜であるシリコン酸窒化膜の形成
方法と、それを用いた半導体装置の製造方法に関するも
のである。
ＬＳＩ）のような半導体装置等において、膜厚が薄く、
かつ特性の優れた絶縁膜であるシリコン酸窒化膜の形成
方法と、それを用いた半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、広瀬全孝編「次世代超ＬＳＩプロセス技術応用
編」（１９８８）リアライズ社、Ｐ．７５−８０に記載
されるものがあった。
例えば、広瀬全孝編「次世代超ＬＳＩプロセス技術応用
編」（１９８８）リアライズ社、Ｐ．７５−８０に記載
されるものがあった。
【０００３】近年、ＶＬＳＩの発展、特に半導体装置の
微細化は、薄く、かつ熱的に安定な絶縁膜形成技術の進
歩に負う部分が大きい。半導体装置の信頼性及び動作性
能は、この絶縁膜の特性によって大きく左右される。
微細化は、薄く、かつ熱的に安定な絶縁膜形成技術の進
歩に負う部分が大きい。半導体装置の信頼性及び動作性
能は、この絶縁膜の特性によって大きく左右される。
【０００４】絶縁膜としては、シリコン酸化膜（ＳｉＯ
2 膜）がその安定性によって依然として主要な材料であ
り、今後も用い続けられる。例えば、ＶＬＳＩであるダ
イナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）
のような半導体メモリでは、高密度化による微細化に伴
い、メモリセルキャパシタ絶縁膜やゲート絶縁膜として
のＳｉＯ2 膜の膜厚が着実に減少してきている。また、
不揮発性メモリとして、例えば薄いＳｉＯ2 膜のファウ
ラー・ノルドハイム（Fowler-Nordheim）トンネル電流
を利用したＥＥＰＲＯＭ（Electrically Erasable & Pr
ogrammable Read Only Memory）においても、薄く、か
つ高品質な絶縁膜が必要とされる。
2 膜）がその安定性によって依然として主要な材料であ
り、今後も用い続けられる。例えば、ＶＬＳＩであるダ
イナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）
のような半導体メモリでは、高密度化による微細化に伴
い、メモリセルキャパシタ絶縁膜やゲート絶縁膜として
のＳｉＯ2 膜の膜厚が着実に減少してきている。また、
不揮発性メモリとして、例えば薄いＳｉＯ2 膜のファウ
ラー・ノルドハイム（Fowler-Nordheim）トンネル電流
を利用したＥＥＰＲＯＭ（Electrically Erasable & Pr
ogrammable Read Only Memory）においても、薄く、か
つ高品質な絶縁膜が必要とされる。
【０００５】この種のＳｉＯ2 膜には、場合によっては
ＭＶ／ｃｍオーダの高電界が印加され、高電界ストレス
やホットエレクトロン等による半導体装置の劣化が問題
となる。将来的には、高密度化に伴い、ゲート絶縁膜と
して膜厚が数ｎｍと非常に薄いものが要求されるが、そ
のような薄いＳｉＯ2 膜では前記の問題がさらに深刻化
する。従って、ＳｉＯ2 膜の薄膜化は限界に近づいてい
ると言える。
ＭＶ／ｃｍオーダの高電界が印加され、高電界ストレス
やホットエレクトロン等による半導体装置の劣化が問題
となる。将来的には、高密度化に伴い、ゲート絶縁膜と
して膜厚が数ｎｍと非常に薄いものが要求されるが、そ
のような薄いＳｉＯ2 膜では前記の問題がさらに深刻化
する。従って、ＳｉＯ2 膜の薄膜化は限界に近づいてい
ると言える。
【０００６】このようなＳｉＯ2 膜の限界を克服するた
め、例えば前記文献に記載されているように、一般的に
ＳｉＯ2 膜をアンモニア（ＮＨ3 ）で高温窒化したシリ
コン酸窒化膜（ＳｉＯx Ｎy 膜）が有効であることが知
られている。この方法を絶縁膜形成に適用すると、Ｓｉ
Ｏ2 膜より緻密な構造の絶縁膜が得られ、界面準位密度
の低下や、膜中への不純物拡散の抑制効果といった膜質
の改善効果がみられる。また、膜の誘電率が上がること
で、膜にかかる実効的な電界強度も緩和される等、ＶＬ
ＳＩ半導体装置への応用が期待されている。
め、例えば前記文献に記載されているように、一般的に
ＳｉＯ2 膜をアンモニア（ＮＨ3 ）で高温窒化したシリ
コン酸窒化膜（ＳｉＯx Ｎy 膜）が有効であることが知
られている。この方法を絶縁膜形成に適用すると、Ｓｉ
Ｏ2 膜より緻密な構造の絶縁膜が得られ、界面準位密度
の低下や、膜中への不純物拡散の抑制効果といった膜質
の改善効果がみられる。また、膜の誘電率が上がること
で、膜にかかる実効的な電界強度も緩和される等、ＶＬ
ＳＩ半導体装置への応用が期待されている。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
ようにＮＨ3 を用いて窒化を行うと、窒素（Ｎ）ととも
に多量の水素（Ｈ）がＳｉＯ2 膜中に侵入し、反応副生
成物として−ＮＨx 、−ＯＨ、−Ｈ基等の化学種を生成
する。このため、これらの化学種が核となって膜中に多
量の電子トラップが発生する。その結果、絶縁耐圧が劣
化したり、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）における閾値電圧が変動したりする等、膜質の劣化
や破壊耐性の低下等といった問題があり、それらを解決
することが困難であった。
ようにＮＨ3 を用いて窒化を行うと、窒素（Ｎ）ととも
に多量の水素（Ｈ）がＳｉＯ2 膜中に侵入し、反応副生
成物として−ＮＨx 、−ＯＨ、−Ｈ基等の化学種を生成
する。このため、これらの化学種が核となって膜中に多
量の電子トラップが発生する。その結果、絶縁耐圧が劣
化したり、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）における閾値電圧が変動したりする等、膜質の劣化
や破壊耐性の低下等といった問題があり、それらを解決
することが困難であった。
【０００８】本発明は前記従来技術が持っていた課題と
して、膜質の劣化、及び破壊耐性の低下等といった点に
ついて解決したＳｉＯ x Ｎ y 膜の形成方法及びそれを用
いた半導体装置の製造方法を提供するものである。
して、膜質の劣化、及び破壊耐性の低下等といった点に
ついて解決したＳｉＯ x Ｎ y 膜の形成方法及びそれを用
いた半導体装置の製造方法を提供するものである。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの請求項１に係る発明は、膜厚Ａを有
するＳｉＯ 2 膜を、一酸化窒素（ＮＯ）、一酸化二窒素
（Ｎ 2 Ｏ）または二酸化窒素（ＮＯ 2 ）のいずれかを含
むガスの雰囲気中で加熱処理することにより、膜厚Ｂを
有するＳｉＯ x Ｎ y 膜を形成する工程において、Ｂ−Ａ
≧１ｎｍの関係を満たすように前記加熱処理の温度及び
時間を制御する。 請求項２に係る発明は、請求項１のＳ
ｉＯ x Ｎ y 膜の形成方法において、前記ＳｉＯ 2 膜を形
成した反応炉内で、連続して前記ＳｉＯ x Ｎ y 膜を形成
する。 請求項３に係る発明は、請求項１または２のＳｉ
Ｏ x Ｎ y 膜の形成方法において、前記ＳｉＯ 2 膜は、化
学的気相成長法（ＣＶＤ法）により形成される。
に、本発明のうちの請求項１に係る発明は、膜厚Ａを有
するＳｉＯ 2 膜を、一酸化窒素（ＮＯ）、一酸化二窒素
（Ｎ 2 Ｏ）または二酸化窒素（ＮＯ 2 ）のいずれかを含
むガスの雰囲気中で加熱処理することにより、膜厚Ｂを
有するＳｉＯ x Ｎ y 膜を形成する工程において、Ｂ−Ａ
≧１ｎｍの関係を満たすように前記加熱処理の温度及び
時間を制御する。 請求項２に係る発明は、請求項１のＳ
ｉＯ x Ｎ y 膜の形成方法において、前記ＳｉＯ 2 膜を形
成した反応炉内で、連続して前記ＳｉＯ x Ｎ y 膜を形成
する。 請求項３に係る発明は、請求項１または２のＳｉ
Ｏ x Ｎ y 膜の形成方法において、前記ＳｉＯ 2 膜は、化
学的気相成長法（ＣＶＤ法）により形成される。
【００１０】請求項４に係る発明は、請求項１〜３のい
ずれか１項のＳｉＯ x Ｎ y 膜の形成方法において、前記
ＳｉＯ x Ｎ y 膜の最終的な膜厚は、１０ｎｍ以下であ
る。 請求項５に係る発明は、請求項１〜４のいずれか１
項のＳｉＯ x Ｎ y 膜の形成方法において、前記加熱処理
の温度は、１０００℃〜１２００℃の範囲である。 請求
項６に係る発明は、請求項１、２、４または５のＳｉＯ
x Ｎ y 膜の形成方法において、前記ＳｉＯ 2 膜は、シリ
コン層（Ｓｉ層）を熱酸化することにより形成される。
ずれか１項のＳｉＯ x Ｎ y 膜の形成方法において、前記
ＳｉＯ x Ｎ y 膜の最終的な膜厚は、１０ｎｍ以下であ
る。 請求項５に係る発明は、請求項１〜４のいずれか１
項のＳｉＯ x Ｎ y 膜の形成方法において、前記加熱処理
の温度は、１０００℃〜１２００℃の範囲である。 請求
項６に係る発明は、請求項１、２、４または５のＳｉＯ
x Ｎ y 膜の形成方法において、前記ＳｉＯ 2 膜は、シリ
コン層（Ｓｉ層）を熱酸化することにより形成される。
【００１１】請求項７に係る発明は、ＳｉＯ 2 膜を加熱
処理によりＳｉＯ x Ｎ y 膜に変換する工程を備えたＶＬ
ＳＩ等の半導体装置の製造方法において、前記ＳｉＯ 2
膜は 、ＮＯ、Ｎ 2 Ｏ、ＮＯ 2 のいずれかを含むガスの雰
囲気中で加熱処理されることにより前記ＳｉＯ x Ｎ y 膜
に変換され、かつ、前記ＳｉＯ x Ｎ y 膜の膜厚は、前記
ＳｉＯ 2 膜の膜厚より１ｎｍ以上厚い。 請求項８に係る
発明は、請求項７の半導体装置の製造方法において、前
記ＳｉＯ 2 膜を形成した反応炉と同一の反応炉内で、前
記ＳｉＯ 2 膜を前記ＳｉＯ x Ｎ y 膜に変換する。 請求項
９に係る発明は、請求項７または８の半導体装置の製造
方法において、前記ＳｉＯ 2 膜は、ＣＶＤ法により形成
される。
処理によりＳｉＯ x Ｎ y 膜に変換する工程を備えたＶＬ
ＳＩ等の半導体装置の製造方法において、前記ＳｉＯ 2
膜は 、ＮＯ、Ｎ 2 Ｏ、ＮＯ 2 のいずれかを含むガスの雰
囲気中で加熱処理されることにより前記ＳｉＯ x Ｎ y 膜
に変換され、かつ、前記ＳｉＯ x Ｎ y 膜の膜厚は、前記
ＳｉＯ 2 膜の膜厚より１ｎｍ以上厚い。 請求項８に係る
発明は、請求項７の半導体装置の製造方法において、前
記ＳｉＯ 2 膜を形成した反応炉と同一の反応炉内で、前
記ＳｉＯ 2 膜を前記ＳｉＯ x Ｎ y 膜に変換する。 請求項
９に係る発明は、請求項７または８の半導体装置の製造
方法において、前記ＳｉＯ 2 膜は、ＣＶＤ法により形成
される。
【００１２】請求項１０に係る発明は、請求項７〜９の
いずれか１項の半導体装置の製造方法において、前記Ｓ
ｉＯ x Ｎ y 膜の最終的な膜厚は、１０ｎｍ以下である。
請求項１１に係る発明は、請求項７〜１０のいずれか１
項の半導体装置の製造方法において、前記加熱処理の温
度は、１０００℃〜１２００℃の範囲である。 請求項１
２に係る発明は、請求項７、８、１０または１１の半導
体装置の製造方法において、前記ＳｉＯ 2 膜は、Ｓｉ層
を熱酸化することにより形成される。
いずれか１項の半導体装置の製造方法において、前記Ｓ
ｉＯ x Ｎ y 膜の最終的な膜厚は、１０ｎｍ以下である。
請求項１１に係る発明は、請求項７〜１０のいずれか１
項の半導体装置の製造方法において、前記加熱処理の温
度は、１０００℃〜１２００℃の範囲である。 請求項１
２に係る発明は、請求項７、８、１０または１１の半導
体装置の製造方法において、前記ＳｉＯ 2 膜は、Ｓｉ層
を熱酸化することにより形成される。
【００１３】
【作用】本発明によれば、膜厚ＡのＳｉＯ2 膜を形成し
た後、そのＳｉＯ2 膜を、ＮＯ、Ｎ 2 ＯまたはＮＯ 2 の
いずれかを含むガスの雰囲気中で、加熱処理により酸窒
化して、膜厚Ｂを有するＳｉＯx Ｎy 膜を形成すること
により、例えば、同一の反応炉内で、ＳｉＯ2 膜の形成
後にＳｉＯx Ｎy 膜を連続して形成でき、それによって
加熱処理（即ち、酸窒化処理）の簡単化が図れる。この
加熱処理による酸窒化の際に、その酸窒化による膜厚Ｂ
の増加分が１ｎｍ以上となるように加熱処理の温度及び
時間を制御することにより、絶縁膜であるＳｉＯ x Ｎ y
膜の品質の向上、及び破壊耐圧の向上が図れる。従っ
て、このようにして形成されるＳｉＯx Ｎy 膜を用い、
半導体装置（例えば、ＭＯＳキャパシタ）を製造すれ
ば、キャリア注入ストレスに対する絶縁破壊耐性の向上
が図れる。
た後、そのＳｉＯ2 膜を、ＮＯ、Ｎ 2 ＯまたはＮＯ 2 の
いずれかを含むガスの雰囲気中で、加熱処理により酸窒
化して、膜厚Ｂを有するＳｉＯx Ｎy 膜を形成すること
により、例えば、同一の反応炉内で、ＳｉＯ2 膜の形成
後にＳｉＯx Ｎy 膜を連続して形成でき、それによって
加熱処理（即ち、酸窒化処理）の簡単化が図れる。この
加熱処理による酸窒化の際に、その酸窒化による膜厚Ｂ
の増加分が１ｎｍ以上となるように加熱処理の温度及び
時間を制御することにより、絶縁膜であるＳｉＯ x Ｎ y
膜の品質の向上、及び破壊耐圧の向上が図れる。従っ
て、このようにして形成されるＳｉＯx Ｎy 膜を用い、
半導体装置（例えば、ＭＯＳキャパシタ）を製造すれ
ば、キャリア注入ストレスに対する絶縁破壊耐性の向上
が図れる。
【００１４】前記ＳｉＯ2 膜をＣＶＤ法を用いて形成す
ることにより、該ＳｉＯ2 膜の膜質の向上及び形成工程
の簡易化が図れる。このＳｉＯ2 膜を、Ｓｉ層を熱酸化
して形成することにより、製造対象となる半導体装置の
構造の多様化が図れる。
ることにより、該ＳｉＯ2 膜の膜質の向上及び形成工程
の簡易化が図れる。このＳｉＯ2 膜を、Ｓｉ層を熱酸化
して形成することにより、製造対象となる半導体装置の
構造の多様化が図れる。
【００１５】窒素（Ｎ）を含む酸化性窒素ガスとして、
ＮＯ、Ｎ2 ＯまたはＮＯ2 のいずれかを含むガスを用
い、温度１０００℃〜１２００℃の範囲で加熱すること
により、安定した加熱処理（即ち、酸窒化処理）が行え
る。
ＮＯ、Ｎ2 ＯまたはＮＯ2 のいずれかを含むガスを用
い、温度１０００℃〜１２００℃の範囲で加熱すること
により、安定した加熱処理（即ち、酸窒化処理）が行え
る。
【００１６】ＳｉＯx Ｎy 膜の膜厚Ｂを１０ｎｍ以下に
形成することにより、該ＳｉＯx Ｎy 膜の膜質の向上及
び破壊耐性の向上が図れる。従って、前記課題を解決で
きるのである。
形成することにより、該ＳｉＯx Ｎy 膜の膜質の向上及
び破壊耐性の向上が図れる。従って、前記課題を解決で
きるのである。
【００１７】
【実施例】図１の（ａ）〜（ｃ）は、本発明の実施例を
示す半導体装置（例えば、ＭＯＳキャパシタ）の製造工
程を示す図である。
示す半導体装置（例えば、ＭＯＳキャパシタ）の製造工
程を示す図である。
【００１８】ＭＯＳキャパシタを製造する場合、図１の
（ａ）に示すように、Ｐ型（１００）のシリコン基板
（Ｓｉ基板）１を用意する。Ｓｉ基板１を反応炉内に収
納し、Ｏ2 雰囲気（１気圧）中１０００℃で、該Ｓｉ基
板１を加熱処理し、膜厚Ａが５ｎｍ〜９ｎｍのＳｉＯ2
膜２を形成する。
（ａ）に示すように、Ｐ型（１００）のシリコン基板
（Ｓｉ基板）１を用意する。Ｓｉ基板１を反応炉内に収
納し、Ｏ2 雰囲気（１気圧）中１０００℃で、該Ｓｉ基
板１を加熱処理し、膜厚Ａが５ｎｍ〜９ｎｍのＳｉＯ2
膜２を形成する。
【００１９】続いて、図１の（ｂ）に示すように、同一
反応炉内で、Ｏ2 雰囲気をＮ2 Ｏ（１気圧）に切り替
え、１０００℃〜１２００℃の温度範囲で加熱処理して
酸窒化を行い、膜厚ＢのＳｉＯx Ｎy 膜３を形成する。
ここで、ｘ、ｙは、要求される絶縁膜であるＳｉＯ x Ｎ
y 膜３の信頼性等を考慮して適宜選定する。また、この
ＳｉＯx Ｎy 膜３の形成工程において、加熱処理時間
は、いずれの場合も、最終的なＳｉＯx Ｎy 膜の膜厚Ｂ
が１０ｎｍとなるように制御される。
反応炉内で、Ｏ2 雰囲気をＮ2 Ｏ（１気圧）に切り替
え、１０００℃〜１２００℃の温度範囲で加熱処理して
酸窒化を行い、膜厚ＢのＳｉＯx Ｎy 膜３を形成する。
ここで、ｘ、ｙは、要求される絶縁膜であるＳｉＯ x Ｎ
y 膜３の信頼性等を考慮して適宜選定する。また、この
ＳｉＯx Ｎy 膜３の形成工程において、加熱処理時間
は、いずれの場合も、最終的なＳｉＯx Ｎy 膜の膜厚Ｂ
が１０ｎｍとなるように制御される。
【００２０】次に、図１の（ｃ）に示すように、リソグ
ラフィ、及びエッチング技術を用い、ＳｉＯx Ｎy 膜３
上にリンドープ（４×１０20ｃｍ-3）したポリシリコン
（ポ リＳｉ）のゲート電極４を形成し、ＭＯＳキャパシ
タを製造する。
ラフィ、及びエッチング技術を用い、ＳｉＯx Ｎy 膜３
上にリンドープ（４×１０20ｃｍ-3）したポリシリコン
（ポ リＳｉ）のゲート電極４を形成し、ＭＯＳキャパシ
タを製造する。
【００２１】このＭＯＳキャパシタでは、Ｓｉ基板１と
ゲート電極４との間に、電荷を蓄積できる。
ゲート電極４との間に、電荷を蓄積できる。
【００２２】このＭＯＳキャパシタにおけるＳｉＯx Ｎ
y 膜３の絶縁特性を調べるために、次のような電気測定
を行った。
y 膜３の絶縁特性を調べるために、次のような電気測定
を行った。
【００２３】ＭＯＳキャパシタのゲート電極４側から一
定電流の電子を注入し、注入前後でのＳｉ基板１・ゲー
ト電極４間の電位差Ｖgs、及びフラットバンド電圧Ｖfb
の変動量を測定した。また、絶縁膜であるＳｉＯx Ｎy
膜３が破壊に至るまでに膜中に注入された電荷の総量
（絶縁破壊電荷量）Ｑbdも求めた。定電流電子注入法
は、公知の方法を用い、Ｓｉ基板１を接地（ＧＮＤ）
し、ゲート電極４とＧＮＤとの間に直列に定電流源を接
続することで行った。フラットバンド電圧Ｖfbの測定
は、公知の方法を用い、ＭＯＳキャパシタ容量を高周波
（１ＭＨz ）で測定することで決定した。絶縁破壊電荷
量Ｑbdは、定電流注入の場合、電子注入開始時から絶縁
破壊に至るまでの絶縁破壊時間と注入電流密度の積とし
て定義される。これらの測定結果を図２〜図４に示す。
測定は、いずれも室温状態で行った。
定電流の電子を注入し、注入前後でのＳｉ基板１・ゲー
ト電極４間の電位差Ｖgs、及びフラットバンド電圧Ｖfb
の変動量を測定した。また、絶縁膜であるＳｉＯx Ｎy
膜３が破壊に至るまでに膜中に注入された電荷の総量
（絶縁破壊電荷量）Ｑbdも求めた。定電流電子注入法
は、公知の方法を用い、Ｓｉ基板１を接地（ＧＮＤ）
し、ゲート電極４とＧＮＤとの間に直列に定電流源を接
続することで行った。フラットバンド電圧Ｖfbの測定
は、公知の方法を用い、ＭＯＳキャパシタ容量を高周波
（１ＭＨz ）で測定することで決定した。絶縁破壊電荷
量Ｑbdは、定電流注入の場合、電子注入開始時から絶縁
破壊に至るまでの絶縁破壊時間と注入電流密度の積とし
て定義される。これらの測定結果を図２〜図４に示す。
測定は、いずれも室温状態で行った。
【００２４】図２は、Ｓｉ基板１・ゲート電極４間の電
位差の変動量を示す図である。横軸には、面積０．０２
０ｍｍ2 のキャパシタに総電荷量３Ｃ／ｃｍ2 の電子を
注入した前後でのＳｉ基板１・ゲート電極４間の電位差
Ｖgsの変動量−ΔＶgs（単位Ｖ）がとられている。
位差の変動量を示す図である。横軸には、面積０．０２
０ｍｍ2 のキャパシタに総電荷量３Ｃ／ｃｍ2 の電子を
注入した前後でのＳｉ基板１・ゲート電極４間の電位差
Ｖgsの変動量−ΔＶgs（単位Ｖ）がとられている。
【００２５】図２中のＣは、ＳｉＯ2 膜１の膜厚ＡとＳ
ｉＯx Ｎy 膜３の膜厚Ｂとの差（＝Ｂ−Ａ）、即ち窒化
もしくは酸窒化による膜厚の成長量を表わす。膜厚Ｂ
は、１０ｎｍ一定である。
ｉＯx Ｎy 膜３の膜厚Ｂとの差（＝Ｂ−Ａ）、即ち窒化
もしくは酸窒化による膜厚の成長量を表わす。膜厚Ｂ
は、１０ｎｍ一定である。
【００２６】また、図２において、１１はＳｉＯ2 膜２
をＮＨ3 雰囲気中で窒化したもの（窒化温度１１００
℃，Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（酸窒化温度１
１００℃，Ｃ＝１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１０
０℃，Ｃ＝２ｎｍ）、１４はＮ2 Ｏ酸窒化（１１００
℃，Ｃ＝３ｎｍ）での結果を表わしている。
をＮＨ3 雰囲気中で窒化したもの（窒化温度１１００
℃，Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（酸窒化温度１
１００℃，Ｃ＝１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１０
０℃，Ｃ＝２ｎｍ）、１４はＮ2 Ｏ酸窒化（１１００
℃，Ｃ＝３ｎｍ）での結果を表わしている。
【００２７】この図２に示すように、電位差Ｖgsの負の
変動は、ＳｉＯx Ｎy 膜３中の電子トラップの発生量に
関係し、変動量−ΔＶgsの値が大きいほど、電子トラッ
プの発生量が多くて膜の特性変動が大きく、膜質の悪い
ことが知られている。この結果、少くとも膜厚成長量Ｃ
が１ｎｍ以上となるように、Ｎ2 Ｏ酸窒化で形成したＳ
ｉＯx Ｎy 膜３は、ＮＨ3 窒化によるものより、膜質が
優れていることが分かる。
変動は、ＳｉＯx Ｎy 膜３中の電子トラップの発生量に
関係し、変動量−ΔＶgsの値が大きいほど、電子トラッ
プの発生量が多くて膜の特性変動が大きく、膜質の悪い
ことが知られている。この結果、少くとも膜厚成長量Ｃ
が１ｎｍ以上となるように、Ｎ2 Ｏ酸窒化で形成したＳ
ｉＯx Ｎy 膜３は、ＮＨ3 窒化によるものより、膜質が
優れていることが分かる。
【００２８】図３は、フラットバンド電圧Ｖfbの変動量
を示す図である。縦軸に、面積０．０２６４ｍｍ2 のキ
ャパシタに総電荷量２Ｃ／ｃｍ2 の電子を注入した前後
でのフラットバンド電圧Ｖfbの変動量−ΔＶfb（単位
Ｖ）がとられている。
を示す図である。縦軸に、面積０．０２６４ｍｍ2 のキ
ャパシタに総電荷量２Ｃ／ｃｍ2 の電子を注入した前後
でのフラットバンド電圧Ｖfbの変動量−ΔＶfb（単位
Ｖ）がとられている。
【００２９】図３中の１１はＮＨ3 窒化（１１００℃，
Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝
１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝２ｎ
ｍ）、１４はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝３ｎｍ）
での結果を表わしている。
Ｃ＝１ｎｍ）、１２はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝
１ｎｍ）、１３はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝２ｎ
ｍ）、１４はＮ2 Ｏ酸窒化（１１００℃，Ｃ＝３ｎｍ）
での結果を表わしている。
【００３０】図３に示すように、フラットバンド電圧Ｖ
fbの負の変動は、ＳｉＯx Ｎy 膜３中の正電荷の発生量
に関係しており、変動量−ΔＶfbの値が大きいほど、正
電荷発生量が多くて膜質が悪く、絶縁破壊耐性が低い。
従って、図２と同様に、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化した場合に、膜質の向上が見られる。
fbの負の変動は、ＳｉＯx Ｎy 膜３中の正電荷の発生量
に関係しており、変動量−ΔＶfbの値が大きいほど、正
電荷発生量が多くて膜質が悪く、絶縁破壊耐性が低い。
従って、図２と同様に、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化した場合に、膜質の向上が見られる。
【００３１】図４は、面積０．０２０ｍｍ2 のキャパシ
タに電子を注入した場合の絶縁破壊電荷量Ｑbdの測定結
果を示す図である。この図４中の１１〜１４は、図２及
び図３と同じ窒化（酸窒化）条件に対応している。この
図から明らかなように、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化して形成したＳｉＯx Ｎy 膜３が、高い
絶縁破壊耐性をもつことが分かる。
タに電子を注入した場合の絶縁破壊電荷量Ｑbdの測定結
果を示す図である。この図４中の１１〜１４は、図２及
び図３と同じ窒化（酸窒化）条件に対応している。この
図から明らかなように、膜厚成長量Ｃが１ｎｍ以上とな
るように酸窒化して形成したＳｉＯx Ｎy 膜３が、高い
絶縁破壊耐性をもつことが分かる。
【００３２】通常のＳｉＯ2 膜２は、膜中にＳｉ原子や
Ｏ原子の不対結合や弱い結合を多数含み、電子注入のス
トレスによってこれらの結合が切断されたり、あるいは
電子注入によるインパクトイオン化で生じた正孔がトラ
ップされること等が、絶縁破壊をもたらす。ところが、
本実施例のように、このＳｉＯ2 膜２を窒化（酸窒化）
すると、これらの結合部分に窒素原子が侵入又は置換さ
れて、不対結合や弱い結合の数が減少し、それによって
絶縁耐性の向上が図れる。その上、窒化後のＳｉＯx Ｎ
y 膜３は、ＳｉＯ2 膜２に比べて緻密な構造をしてお
り、不純物拡散に対するバリア効果をもっている。さら
に、窒素の導入によって誘電率の向上も図れる。
Ｏ原子の不対結合や弱い結合を多数含み、電子注入のス
トレスによってこれらの結合が切断されたり、あるいは
電子注入によるインパクトイオン化で生じた正孔がトラ
ップされること等が、絶縁破壊をもたらす。ところが、
本実施例のように、このＳｉＯ2 膜２を窒化（酸窒化）
すると、これらの結合部分に窒素原子が侵入又は置換さ
れて、不対結合や弱い結合の数が減少し、それによって
絶縁耐性の向上が図れる。その上、窒化後のＳｉＯx Ｎ
y 膜３は、ＳｉＯ2 膜２に比べて緻密な構造をしてお
り、不純物拡散に対するバリア効果をもっている。さら
に、窒素の導入によって誘電率の向上も図れる。
【００３３】以上のような窒化（酸窒化）の効果は、下
地のＳｉＯ2 膜２の形成過程の相違によって失われるこ
とはない。従って、図１に示すＳｉ基板１の型や面方
位、ＳｉＯ2 膜２の形成時における酸化温度や酸素分
圧、あるいは該ＳｉＯ2 膜２の膜厚にも関係なく、本実
施例の方法を適用できる。さらに、ＳｉＯ2 膜２が、Ｓ
ｉの多結晶の成長が容易で、かつ高品質が得られるＣＶ
Ｄ法等の化学的堆積法によって形成されたものや、ポリ
Ｓｉを酸化して形成されたものであっても、前記と同様
の改善効果が得られる。
地のＳｉＯ2 膜２の形成過程の相違によって失われるこ
とはない。従って、図１に示すＳｉ基板１の型や面方
位、ＳｉＯ2 膜２の形成時における酸化温度や酸素分
圧、あるいは該ＳｉＯ2 膜２の膜厚にも関係なく、本実
施例の方法を適用できる。さらに、ＳｉＯ2 膜２が、Ｓ
ｉの多結晶の成長が容易で、かつ高品質が得られるＣＶ
Ｄ法等の化学的堆積法によって形成されたものや、ポリ
Ｓｉを酸化して形成されたものであっても、前記と同様
の改善効果が得られる。
【００３４】本実施例は、絶縁膜であるＳｉＯ x Ｎ y 膜
の膜質、及び絶縁破壊耐性を向上させるものであり、絶
縁膜であるＳｉＯ x Ｎ y 膜を有するあらゆる型の半導体
装置に適用可能である。図５及び図６に、半導体装置で
ある不揮発性ＭＯＳＦＥＴメモリ素子に上記実施例を適
用した例を示す。
の膜質、及び絶縁破壊耐性を向上させるものであり、絶
縁膜であるＳｉＯ x Ｎ y 膜を有するあらゆる型の半導体
装置に適用可能である。図５及び図６に、半導体装置で
ある不揮発性ＭＯＳＦＥＴメモリ素子に上記実施例を適
用した例を示す。
【００３５】図５は、ＭＮＯＳ（Metal Nitride Oxide
Semiconductor）型メモリセルの概略の断面図である。
Semiconductor）型メモリセルの概略の断面図である。
【００３６】このメモリセルでは、Ｏ2 雰囲気中でＳｉ
基板１を加熱処理して所定膜厚ＡのＳｉＯ2 膜を形成し
た後、Ｎ2 Ｏ雰囲気中で加熱処理して該ＳｉＯ2 膜の酸
窒化を行い、所定膜厚ＢのＳｉＯx Ｎy からなるトンネ
ル酸化膜、つまり絶縁膜３ａを選択的に形成する。そし
て、絶縁膜３ａ上に、Ｓｉ3 Ｎ4 やＡｌ2 Ｏ3 等の絶縁
膜５を選択的に形成した後、さらにその上に、リンドー
プしたポリＳｉのゲート電極４ａを選択的に形成する。
また、絶縁膜３ａの両端のＳｉ基板１内には、不純物拡
散層６が形成されている。
基板１を加熱処理して所定膜厚ＡのＳｉＯ2 膜を形成し
た後、Ｎ2 Ｏ雰囲気中で加熱処理して該ＳｉＯ2 膜の酸
窒化を行い、所定膜厚ＢのＳｉＯx Ｎy からなるトンネ
ル酸化膜、つまり絶縁膜３ａを選択的に形成する。そし
て、絶縁膜３ａ上に、Ｓｉ3 Ｎ4 やＡｌ2 Ｏ3 等の絶縁
膜５を選択的に形成した後、さらにその上に、リンドー
プしたポリＳｉのゲート電極４ａを選択的に形成する。
また、絶縁膜３ａの両端のＳｉ基板１内には、不純物拡
散層６が形成されている。
【００３７】このメモリセルでは、絶縁膜５と絶縁膜３
ａの界面近傍に存在する界面準位に、主にＳｉ基板１側
からファウラーノルドハイム・トンネル電流もしくは直
接トンネル電流でキャリアを注入し、トラップすること
で記憶動作を行う。データ書き換え時には、絶縁膜３ａ
に高電界が印加されるため、素子の信頼性は、この絶縁
膜３ａの信頼性に大きく依存する。
ａの界面近傍に存在する界面準位に、主にＳｉ基板１側
からファウラーノルドハイム・トンネル電流もしくは直
接トンネル電流でキャリアを注入し、トラップすること
で記憶動作を行う。データ書き換え時には、絶縁膜３ａ
に高電界が印加されるため、素子の信頼性は、この絶縁
膜３ａの信頼性に大きく依存する。
【００３８】従来、絶縁膜３ａにはＳｉＯ2 膜が用いら
れているが、これをＳｉＯx Ｎy 膜で実現することで、
該絶縁膜３ａの特性変動及び劣化を抑え、データ書き換
え回数が多く、データ保持特性に優れた長寿命の記憶素
子が製造可能となる。
れているが、これをＳｉＯx Ｎy 膜で実現することで、
該絶縁膜３ａの特性変動及び劣化を抑え、データ書き換
え回数が多く、データ保持特性に優れた長寿命の記憶素
子が製造可能となる。
【００３９】図６は、ＦＬＯＴＯＸ（FLOating gate Tu
nnel Oxide）型メモリセルの概略の断面図である。
nnel Oxide）型メモリセルの概略の断面図である。
【００４０】このメモリセルでは、Ｓｉ基板１の表面
に、図１と同様のＳｉＯx Ｎy 膜からなる絶縁膜３ｂを
選択的に形成し、さらにその上に、浮遊ゲート２４、層
間絶縁膜２３、及び制御ゲート４ｂが順次積層状態に選
択的に形成されている。また、図５と同様に、Ｓｉ基板
１には、拡散層６が形成されている。
に、図１と同様のＳｉＯx Ｎy 膜からなる絶縁膜３ｂを
選択的に形成し、さらにその上に、浮遊ゲート２４、層
間絶縁膜２３、及び制御ゲート４ｂが順次積層状態に選
択的に形成されている。また、図５と同様に、Ｓｉ基板
１には、拡散層６が形成されている。
【００４１】このメモリセルでは、浮遊ゲート２４の下
の絶縁膜３ｂの一部が極めて薄いトンネル酸化膜部３ｂ
−１となっている。そのため、このトンネル酸化膜部３
ｂ−１を通してファウラーノルドハイム・トンネル電流
によってキャリアの浮遊ゲート２４への注入及び消去を
行うことにより、記憶動作が可能となる。この絶縁膜３
ｂをＳｉＯx Ｎy 膜で実現することで、該絶縁膜３ｂの
特性変動及び劣化を抑え、素子の長寿命化が可能とな
る。
の絶縁膜３ｂの一部が極めて薄いトンネル酸化膜部３ｂ
−１となっている。そのため、このトンネル酸化膜部３
ｂ−１を通してファウラーノルドハイム・トンネル電流
によってキャリアの浮遊ゲート２４への注入及び消去を
行うことにより、記憶動作が可能となる。この絶縁膜３
ｂをＳｉＯx Ｎy 膜で実現することで、該絶縁膜３ｂの
特性変動及び劣化を抑え、素子の長寿命化が可能とな
る。
【００４２】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。例えば、図１のＳｉＯ2 膜２
をＣＶＤ法以外の方法を用いて形成してもよい。さら
に、本発明は、図５及び図６以外の半導体装置にも適用
が可能である。
種々の変形が可能である。例えば、図１のＳｉＯ2 膜２
をＣＶＤ法以外の方法を用いて形成してもよい。さら
に、本発明は、図５及び図６以外の半導体装置にも適用
が可能である。
【００４３】
【発明の効果】以上詳細に説明したように、請求項１〜
１２に係る発明によれば、膜厚ＡのＳｉＯ2 膜を、Ｎ
Ｏ、Ｎ 2 ＯまたはＮＯ 2 のいずれかを含むガスの雰囲気
中で、ＳｉＯx Ｎy 膜の膜厚ＢがＢ−Ａ≧１ｎｍの関係
を満たすまで加熱処理により酸窒化するようにしてい
る。そのため、従来のＮＨ3 窒化によるＳｉＯx Ｎy 膜
に比べて、特性変動が少なくて膜質に優れ、さらに破壊
耐性に優れた絶縁膜が得られる。従って、この絶縁膜で
あるＳｉＯ x Ｎ y 膜を用いることにより、素子特性を向
上させ、寿命の長い半導体装置の製造が可能となる。
１２に係る発明によれば、膜厚ＡのＳｉＯ2 膜を、Ｎ
Ｏ、Ｎ 2 ＯまたはＮＯ 2 のいずれかを含むガスの雰囲気
中で、ＳｉＯx Ｎy 膜の膜厚ＢがＢ−Ａ≧１ｎｍの関係
を満たすまで加熱処理により酸窒化するようにしてい
る。そのため、従来のＮＨ3 窒化によるＳｉＯx Ｎy 膜
に比べて、特性変動が少なくて膜質に優れ、さらに破壊
耐性に優れた絶縁膜が得られる。従って、この絶縁膜で
あるＳｉＯ x Ｎ y 膜を用いることにより、素子特性を向
上させ、寿命の長い半導体装置の製造が可能となる。
【００４４】前記ＳｉＯ2 膜はＣＶＤ法を用いて形成す
れば、簡単な処理工程で、高品質のＳｉＯ2 膜の形成が
可能となる。このＳｉＯ2 膜は、Ｓｉ層を熱酸化して形
成してもよい。
れば、簡単な処理工程で、高品質のＳｉＯ2 膜の形成が
可能となる。このＳｉＯ2 膜は、Ｓｉ層を熱酸化して形
成してもよい。
【００４５】加熱処理時に、ＮＯ、Ｎ2 ＯまたはＮＯ2
のいずれかを含むガスを用い、温度１０００℃〜１２０
０℃の範囲で加熱することにより、安定した高品質のＳ
ｉＯx Ｎy 膜を簡単に形成することができる。
のいずれかを含むガスを用い、温度１０００℃〜１２０
０℃の範囲で加熱することにより、安定した高品質のＳ
ｉＯx Ｎy 膜を簡単に形成することができる。
【００４６】前記ＳｉＯx Ｎy 膜の膜厚Ｂを１０ｎｍ以
下に形成することにより、より膜質に優れ、破壊耐性の
高い絶縁膜が得られる。ここで、膜厚Ｂの下限値は、要
求される絶縁特性等に応じて適宜選定すればよい。
下に形成することにより、より膜質に優れ、破壊耐性の
高い絶縁膜が得られる。ここで、膜厚Ｂの下限値は、要
求される絶縁特性等に応じて適宜選定すればよい。
【図１】本発明の実施例を示すＭＯＳキャパシタの製造
工程図である。
工程図である。
【図２】図１におけるＳｉ基板・ゲート電極間の電位差
の変動量の測定結果を示す図である。
の変動量の測定結果を示す図である。
【図３】図１におけるフラットバンド電圧の変動量の測
定結果を示す図である。
定結果を示す図である。
【図４】図１における絶縁破壊電荷量の測定結果を示す
図である。
図である。
【図５】図１の方法を用いて形成したＭＮＯＳ型メモリ
セルの概略の断面図である。
セルの概略の断面図である。
【図６】図１の方法を用いて形成したＦＬＯＴＯＸ型メ
モリセルの概略の断面図である。
モリセルの概略の断面図である。
１ Ｓｉ基板 ２ ＳｉＯ2 膜 ３ ＳｉＯx Ｎy 膜 ３ａ，３ｂ，５ 絶縁膜 ４，４ａ ゲート電極４ｂ 制御ゲート ６ 不純物拡散層 ２３ 層間絶縁膜 ２４ 浮遊ゲート
Claims (12)
- 【請求項１】半導体基板上に形成され膜厚Ａを有するシ
リコン酸化膜を、一酸化窒素、一酸化二窒素または二酸
化窒素のいずれかを含むガス雰囲気中で加熱処理するこ
とにより、膜厚Ｂを有するシリコン酸窒化膜を形成する
半導体装置の製造法において、 Ｂ−Ａ≧１ｎｍの関係を満たすように前記加熱処理の温
度及び時間を制御することを特徴とする半導体装置の製
造方法。 - 【請求項２】前記シリコン酸化膜を形成した反応炉内で
連続してシリコン酸窒化膜を形成することを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項３】前記シリコン酸化膜は化学的気相成長法に
より形成されることを特徴とする請求項１または２記載
の半導体装置の製造方法。 - 【請求項４】前記シリコン酸窒化膜の最終的な膜厚は１
０ｎｍ以下であることを特徴とする請求項１〜３いずれ
か記載の半導体装置の製造方法。 - 【請求項５】前記加熱処理の温度は１０００℃〜１２０
０℃の範囲であることを特徴とする請求項１〜４いずれ
か記載の半導体装置の製造方法。 - 【請求項６】前記シリコン酸化膜はシリコン層を熱酸化
することにより形成されることを特徴とする請求項１、
２、４または５いずれか記載の半導体装置の製造方法。 - 【請求項７】シリコン酸化膜を加熱処理によりシリコン
酸窒化膜に変換する工程を備えた半導体装置の製造方法
において、 前記シリコン酸化膜は一酸化窒素、一酸化二窒素または
二酸化窒素のいずれかを含むガス雰囲気中で加熱処理さ
れることにより前記シリコン酸窒化に変換され、かつ、
前記シリコン酸窒化膜の膜厚は前記シリコン酸化膜の膜
厚より１ｎｍ以上厚いことを特徴とする半導体装置の製
造方法。 - 【請求項８】前記シリコン酸化膜を形成した反応炉と同
一の反応炉内で前記シリコン酸化膜を前記シリコン酸窒
化膜に変換することを特徴とする請求項７記載の半導体
装置の製造方法。 - 【請求項９】前記シリコン酸化膜は化学的気相成長法に
より形成されることを特徴とする請求項７または８記載
の半導体装置の製造方法。 - 【請求項１０】前記シリコン酸窒化膜の最終的な膜厚は
１０ｎｍ以下であることを特徴とする請求項７〜９いず
れか記載の半導体装置の製造方法。 - 【請求項１１】前記加熱処理の温度は１０００℃〜１２
００℃の範囲であることを特徴とする請求項７〜１０い
ずれか記載の半導体装置の製造方法。 - 【請求項１２】前記シリコン酸化膜はシリコン層を熱酸
化することにより形成されることを特徴とする請求項
７、８、１０または１１いずれか記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01086191A JP3310988B2 (ja) | 1991-01-31 | 1991-01-31 | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01086191A JP3310988B2 (ja) | 1991-01-31 | 1991-01-31 | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001328875A Division JP3316210B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245635A JPH04245635A (ja) | 1992-09-02 |
| JP3310988B2 true JP3310988B2 (ja) | 2002-08-05 |
Family
ID=11762140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01086191A Expired - Fee Related JP3310988B2 (ja) | 1991-01-31 | 1991-01-31 | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310988B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247904B1 (ko) * | 1992-10-20 | 2000-03-15 | 윤종용 | 반도체 장치의 제조방법 |
| TW557514B (en) | 2001-08-02 | 2003-10-11 | Tokyo Electron Ltd | Method for processing a substrate and material for electronic devices |
-
1991
- 1991-01-31 JP JP01086191A patent/JP3310988B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04245635A (ja) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US5591681A (en) | Method for achieving a highly reliable oxide film | |
| US20050275044A1 (en) | System and device including a barrier alayer | |
| KR19980064621A (ko) | 불휘발성 기억소자를 가지는 반도체 장치 및 그 제조 방법 | |
| JPH08116059A (ja) | 性能が改良された誘電体を形成する方法 | |
| JPS6369238A (ja) | 高い降伏電圧を呈する酸窒化シリコン薄膜の形成方法 | |
| US20090124096A1 (en) | Method of fabricating flash memory device | |
| Haddad et al. | Improvement of thin-gate oxide integrity using through-silicon-gate nitrogen ion implantation | |
| JP2002299614A (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法 | |
| US20030082884A1 (en) | Method of forming low-leakage dielectric layer | |
| JP3310988B2 (ja) | シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法 | |
| CN101494172A (zh) | 半导体装置及其制造方法 | |
| US20020168869A1 (en) | Method for fabricating an ONO layer | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| JP3316210B2 (ja) | 半導体装置の製造方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07193059A (ja) | 半導体装置の製造方法 | |
| JP3548563B2 (ja) | 半導体装置の製造方法 | |
| JPH03257828A (ja) | 半導体装置の製造方法 | |
| JPS61172339A (ja) | 半導体装置の製造方法 | |
| JP2004534385A (ja) | キャパシタンスの高いインターポリ誘電体の製造方法 | |
| EP0418468B1 (en) | Method for producing an ultra-thin dielectric for microelectronics applications | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| US20090068850A1 (en) | Method of Fabricating Flash Memory Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
| LAPS | Cancellation because of no payment of annual fees |