JP2004534385A - キャパシタンスの高いインターポリ誘電体の製造方法 - Google Patents

キャパシタンスの高いインターポリ誘電体の製造方法 Download PDF

Info

Publication number
JP2004534385A
JP2004534385A JP2002578551A JP2002578551A JP2004534385A JP 2004534385 A JP2004534385 A JP 2004534385A JP 2002578551 A JP2002578551 A JP 2002578551A JP 2002578551 A JP2002578551 A JP 2002578551A JP 2004534385 A JP2004534385 A JP 2004534385A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
silicon dioxide
nitride layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002578551A
Other languages
English (en)
Inventor
グッド，マーク・エイ
ケルカー，アミット・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of JP2004534385A publication Critical patent/JP2004534385A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

キャパシタンスの高いインターポリ誘電体構造（７０）を与えるために、薄い窒化シリコン層（１６）を有する二酸化シリコン／窒化シリコン／二酸化シリコン（ＯＮＯ）積層複合物（４０）を製造するための方法である。ＯＮＯ複合物の形成において、底部二酸化シリコン層（１４）をポリシリコン（５２）といった基板上に形成する。窒化シリコン層（１６）を二酸化シリコン層上に形成し、酸化によって薄くする。窒化シリコン膜（１６）の酸化は、二酸化シリコン層（１８）を生じる反応によって、窒化シリコンの一部を消費する。この二酸化シリコン層（１８）をフッ化水素酸希釈剤で除去する。窒化シリコン層（１６）を再酸化によって再び薄くし、上部二酸化シリコン層（２０）を窒化シリコン層（１６）上に形成して、ＯＮＯ積層複合物（４０）を形成する。第２のポリシリコン層（５４）をＯＮＯ積層複合物の上に堆積して、インターポリ誘電体（７０）を形成する。

Description

【技術分野】
【０００１】
この発明は一般的に、誘電体複合物を形成する方法に関し、より特定的にはインターポリ誘電体として使用するためのＯＮＯ複合物の窒化シリコン膜を形成する方法に関する。
【背景技術】
【０００２】
二酸化シリコン層／窒化シリコン層／二酸化シリコン層を有するＯＮＯ誘電体構造を含むインターポリ誘電体構造は当該技術において既知である。ＯＮＯ誘電体は、ＥＰＲＯＭ、ＥＥＰＲＯＭおよびＦＬＡＳＨといった不揮発性メモリデバイスやその他のキャパシタ素子の製造において使用される。
【０００３】
先行技術において既知であるように、一般的に、不揮発性メモリデバイスは一連のメモリセルを含む。各々のメモリセルは、基板の表面上に形成されたソース領域およびドレイン領域、ソース領域とドレイン領域との間に位置決めされた絶縁層、絶縁層上のフローティングゲート、フローティングゲート上の絶縁誘電体層ならびに絶縁誘電体上のコントロールゲートを含む。フローティングゲートは電荷を保持し、絶縁誘電体はフローティングゲートを絶縁し、フローティングゲートがその電荷を維持する助けをする。１ビットの２進データがフローティングゲートに記憶される。データの値は電荷の関数であり、したがって、電荷のロスまたゲインによってデータの値が変わる可能性がある。各々のフローティングゲートは長期の電荷保持が可能であることが必要不可欠である。
【０００４】
フローティングゲートがその電荷を保持する能力は、主として、フローティングゲートを絶縁するのに使用される誘電体材料によって決定される。電荷ロスを防ぐために、誘電体は、プログラミング中に高電位がコントロールゲートに印加されたときにフローティングゲートからコントロールゲートへの電子を阻止するのに十分に高い耐電圧を有していなければならない。電荷をフローティングゲートに導入するのに消費されるエネルギは、フローティングゲートとコントロールゲートとの間の容量の関数であり、誘電体層の厚さに関連している。キャパシタンスは、誘電率および誘電体層の表面積に正比例するため、誘電体層の表面積を増大させるまたは厚さを減少させることによって、メモリセルのキャパシタンスが増大する。メモリセルを使用する素子の密度が低くなると、各々の素子が占める面積が小さくなる。結果として生じるより小さな素子はより低いキャパシタンスを特徴とする。したがって、フローティングゲートに対して電荷を入出力させるのに必要なエネルギを最小にし、素子のキャパシタンスを増大させるために、絶縁誘電体層の厚さを最小にすることが望ましい。
【０００５】
ＯＮＯ誘電体複合物は、二酸化シリコン層、二酸化シリコン層を覆う窒化シリコンからなる中間層、および窒化シリコン層を覆う二酸化シリコン層を有する。ＯＮＯ複合物の窒化シリコン層を酸化することによって、窒化シリコン層を薄くし、したがって絶縁誘電体の厚さを最小にする。チャン（Chang）らに付与された米国特許第５，６１９，０５２号では、窒化層の酸化などの処理工程の際、窒化層をどちらの酸化層よりも薄くしなければならない。
【０００６】
ホン（Hong）らに付与された米国特許第５，５０４，０２１号では、ＯＮＯ積層誘電体を製造するための方法が記載されている。この方法は、シリコン基板の表面上に、厚さがおよそ２０から６０オングストロームの薄い窒化物層を堆積するステップを含む。この窒化物層を、減圧ドライ酸化法を用いて酸化し、ＯＮＯ積層誘電体を形成する。
【０００７】
あいにく、誘電体の厚さを減少させると、誘電体に存在するピンホールおよびその他の欠陥を通して電荷の漏れが一般的に増大する。
【０００８】
シュリーニバサン（Srinivasan）らに付与された米国特許第５，８８２，９７８号では、キャパシタ誘電体の窒化シリコン層内の欠陥を減少させるための方法が提供されている。このプロセスは、基板の上に第１の窒化シリコン層を形成するステップを含む。窒化シリコンの外部表面にピンホールが形成される。このピンホールを、好ましくはウェット酸エッチング溶液（たとえばリン酸）で広くする。シリコンを含む第２の層を第１の層上にかつ広くしたピンホール内に形成する。第２のシリコン層を窒化シリコンに窒化して、広くしたピンホール内で窒化シリコンを形成し、第１の層および第２の層の双方の窒化シリコンを含む窒化シリコン包含層を形成する。
【０００９】
この方法では、ＯＮＯ誘電体複合物の窒化シリコン層の厚さは減少されない。上述のように、誘電体層を薄くすればするほど、キャパシタンスが高くなる。
【００１０】
したがって、この発明の目的は、薄くした窒化シリコン層を有し、欠陥がより少ないといった優れた機械特性を備えたＯＮＯ複合物を製造するための方法を提供することである。
【００１１】
この発明の他の目的は、薄くした窒化シリコン層を有し、優れた電気特性を備えたＯＮＯ複合物を製造するための方法を提供することである。
【００１２】
この発明のさらに他の目的は、インターポリ誘電体によって与えられたキャパシタンスを増大する方法を提供することである。
【００１３】
この発明のさらに他の目的は、漏れ電流が少なく、信頼性の高いインターポリ誘電体を製造するための方法を提供することである。
【発明の概要】
【００１４】
この発明は、欠陥の密度が低い、薄い窒化シリコン層の望ましい特性を有する二酸化シリコン／窒化シリコン／二酸化シリコン（ＯＮＯ）積層複合物を製造するための方法を提供する。欠陥の密度が低い、薄い窒化シリコン層は、キャパシタンスの高いインターポリ誘電体構造を設けるのに役立つ。誘電体層の厚さを減少させることによって、キャパシタンスが増大し、欠陥の密度を減少させることによって、誘電体構造によって絶縁された、メモリセルのフローティングゲートからの電荷の漏れを防ぐ。
【００１５】
ＯＮＯ複合物の形成において、底部二酸化シリコン層をポリシリコンといった基板上に形成する。窒化シリコン層を二酸化シリコン層上に形成し、酸化によって薄くする。窒化シリコン膜の酸化は、二酸化シリコン層およびアンモニアを生じる反応によって一部の窒化シリコンを消費する。この二酸化シリコン層を、フッ化水素酸希釈剤で除去する。窒化シリコン層を再酸化によって再び薄くする。第２の二酸化シリコン層を窒化シリコン層上に成長させる。第２のポリシリコン層を窒化シリコンの上に堆積して、インターポリ誘電体を形成する。驚くことに、結果として生じるＯＮＯ誘電体の窒化シリコン層はより薄く、従来の方法によって薄くした同じ厚さの窒化シリコン層を有するＯＮＯ誘電体と比較して、欠陥がより少ないため、キャパシタンスがより高い誘電体構造が与えられる。
【００１６】
この発明によって形成された誘電体構造は、ＥＥＰＲＯＭセル、ＥＰＲＯＭセル、ＦＬＡＳＨセルおよびその他のキャパシタ素子といった素子において使用することができる。
【発明を実施するための最良の形態】
【００１７】
以下の説明では、この発明のＯＮＯ複合物を形成する方法が提供される。図１Ａは第１の二酸化シリコン層１４を示している。この二酸化シリコン層１４は、たとえば、Ｏ2雰囲気の環境における熱成長、Ｎ2Ｏ雰囲気の環境における熱成長、低温化学気相成長法（４００℃）および高温化学気相成長法（８００−１０００℃）を含む当該技術で既知のさまざまな方法によって形成し得る。高温化学気相成長法は、欠陥の濃度が低い酸化膜を生じるため好まれる。この高温化学気相成長法はまた、下にあるポリシリコン層５２（図２に示されている）の表面と一致する酸化膜を生じる。二酸化シリコン層の厚さは、たとえば数オングストロームから数百オングストロームとるすことができる。
【００１８】
底部二酸化シリコン層１４を形成した後で、窒化シリコン層１６を二酸化シリコン層１４上に形成する。窒化シリコン層１６は、たとえば化学気相成長法および高速熱処理（ＲＴＰ）を含む当該技術で既知のさまざまな方法によって底部酸化膜層上に形成し得る。窒化層を、好ましくは６５０℃−７８０℃の間でＳｉＨ2Ｃｌ2／ＮＨ3を使用した化学気相成長法によって形成する。
【００１９】
窒化シリコン層１６を形成した後で、窒化シリコン層を酸化させる。仮の二酸化シリコン層１８を窒化層１６の酸化の間に熱成長させる。二酸化シリコン層１８を、当該技術で既知の、温度が＞８００℃より高い状態でＨ2およびＯ2の気体を使用したパイロジェニック蒸気酸化法によって窒化層１６上に熱成長させる。別の例において、当該技術で既知の、Ｏ2雰囲気の環境またはＮ2雰囲気の環境におけるドライ酸化処理が二酸化シリコン層の熱成長のために使用される。
【００２０】
窒化シリコン層の酸化は、窒化シリコンの一部を消費するまたは窒化シリコンを薄くし、以下の反応によって二酸化シリコンを生じる。
【００２１】
６Ｈ2Ｏ（または３Ｏ2）＋Ｓｉ3Ｎ4→３ＳｉＯ2＋４ＮＨ3
この酸化プロセスを変えて、さまざまな厚さの窒化シリコン膜を生じさせることができる。
【００２２】
結果として生じる二酸化シリコン層１８を、フッ化水素酸希釈剤といった従来の酸素除去溶液で除去する。この希釈剤は、たとえば室温であってもよい。希釈溶液を使用して、良好なプロセス制御が与えられる。希釈剤の共通の公式化は、フッ化アンモニウム（ＮＨ4Ｆ）といった緩衝剤を含み、これはフッ化物イオンの消耗を防ぐ助けをし、したがって安定したエッチング特性を維持する。酸素除去は以下の総合式に従って行なわれる。
【００２３】
ＳｉＯ2＋６ＨＦ→Ｈ2＋ＳｉＦ6＋２Ｈ2Ｏ
二酸化シリコン層１８を除去した後で、窒化シリコン１６を薄くし、窒化シリコン層１６を再酸化させる。上部酸化層２０を、上述のパイロジェニック蒸気酸化法によって窒化層１６上に成長させる。別の例において、上述のドライ酸化処理が再酸化のために使用される。窒化シリコン層１６の再酸化によって、窒化シリコンを薄くして、上部二酸化シリコン層２０を生じさせる。この二酸化シリコン層２０の厚さは、たとえば数オングストロームから数百オングストロームとすることができる。
【００２４】
図１Ｅおよび図２に描かれた結果として生じるＯＮＯ複合物４０は、薄くした窒化シリコン層を有する。窒化シリコン層１６を２度薄くするため、窒化シリコンの堆積の最初の厚さは、再酸化が完了した後で、所望の目的の厚さを生じるのに十分な厚さであるべきである。結果として生じる窒化シリコン層１６の厚さは、たとえば数オングストロームから数百オングストロームとし得る。
【００２５】
この発明の方法で形成したＯＮＯ複合物４０は、図２に描かれたインターポリ誘電体構造を製造する際に使用される。この発明のプロセスの間に、ＯＮＯ複合物４０の底部二酸化シリコン層１４（図１）を、上述のまたは当該技術で既知の堆積技術またはその他の技術によって下にあるポリシリコン層５２（図２）上に形成し得る。次に、窒化シリコン層１６の堆積、窒化シリコン層１６の酸化、酸化物１８の除去および窒化シリコン層１６の再酸化が上述のように起こる。第２のポリシリコン層５４を当該技術で既知の方法によって上部二酸化シリコン層２０上に堆積し、結果としてインターポリ誘電体７０を生じる。ポリシリコン層５２はフローティングゲートを形成し得、ポリシリコン層５４はさまざまな素子に使用されるメモリセルのためのコントロールゲートを形成し得る。
【００２６】
この発明の方法は、結果として、薄くした窒化シリコン層を有するＯＮＯ複合物を生じる。窒化シリコン層の厚さを最小にすることによって、ＯＮＯ複合物の電荷保持特性が向上するので、薄い窒化シリコン層は有利である。たとえば、この発明の窒化シリコン層では、結果として同じ厚さに堆積したシリコン層、または従来の技術を用いて結果として同じ厚さに薄くした窒化シリコン層と比較してより高いキャパシタンスが得られる。この発明の利点はまた、窒化シリコン層の欠陥の密度が、結果として同じ厚さに堆積しまたは従来の技術を用いて結果として同じ厚さに薄くしたＯＮＯ複合物の窒化シリコン層に見られる欠陥の密度よりも低いという驚くべき結果を含む。
【００２７】
この発明の方法によって製造されたインターポリ誘電体７０（図２）は、高度の構造的完全性を有し、電荷の漏れを防ぎ、高いキャパシタンスレベルを与える。このインターポリ誘電体７０は、ＥＰＲＯＭ素子、ＥＥＰＲＯＭ素子、ＦＬＡＳＨ素子およびその他の製造において使用され、結果として信頼度の高いメモリデバイスをもたらす。
【図面の簡単な説明】
【００２８】
【図１Ａ】この発明の方法で薄いＯＮＯ誘電体複合物を形成する際の二酸化シリコン基板を概略的に示した図である。
【図１Ｂ】この発明の方法で薄いＯＮＯ誘電体複合物を形成する際の二酸化シリコン基板を概略的に示した図である。
【図１Ｃ】この発明の方法で薄いＯＮＯ誘電体複合物を形成する際の二酸化シリコン基板を概略的に示した図である。
【図１Ｄ】この発明の方法で薄いＯＮＯ誘電体複合物を形成する際の二酸化シリコン基板を概略的に示した図である。
【図１Ｅ】この発明の方法で薄いＯＮＯ誘電体複合物を形成する際の二酸化シリコン基板を概略的に示した図である。
【図２】図１Ａから１Ｅに示されたこの発明の方法によって形成されたＯＮＯ誘電体を有するインターポリ誘電体の図である。

Claims (22)

  1. ＯＮＯ誘電体を形成するための方法であって、
    第１の二酸化シリコン層上に窒化シリコン層を形成するステップと、
    前記窒化シリコン層を酸化させて、前記窒化シリコン層上に仮の二酸化シリコン層を生じるステップと、
    前記仮の二酸化シリコン層を除去するステップと、
    窒化シリコン層を再酸化させて、前記窒化シリコン層上に上部二酸化シリコン層を形成するステップとを含む、ＯＮＯ誘電体を形成するための方法。
  2. 前記仮の二酸化シリコンをフッ化水素酸希釈剤で除去する、請求項１に記載の方法。
  3. 前記フッ化水素酸希釈剤は室温である、請求項２に記載の方法。
  4. 前記希釈剤は緩衝剤を含む、請求項２に記載の方法。
  5. 前記緩衝剤はフッ化アンモニウムである、請求項４に記載の方法。
  6. 前記酸化のステップは、パイロジェニック蒸気酸化法によって起こる、請求項１に記載の方法。
  7. 温度は８００℃よりも高い、請求項６に記載の方法。
  8. 前記酸化のステップは前記窒化シリコン層を薄くする、請求項１に記載の方法。
  9. 結果として生じる前記窒化シリコン層は欠陥の密度が低い、請求項１に記載の方法。
  10. 前記ＯＮＯ誘電体はインターポリ誘電体構造内に位置づけられる、請求項１に記載の方法。
  11. 前記仮の二酸化シリコン層をポリシリコン基板上に形成する、請求項１０に記載の方法。
  12. ポリシリコン層を前記上部二酸化シリコン層上に堆積する、請求項１１に記載の方法。
  13. 前記仮の二酸化シリコン層を形成するステップは、前記ポリシリコン基板の酸化によって起こる、請求項１１に記載の方法。
  14. 窒化シリコン層を形成するステップは、第１の二酸化シリコン層上に窒化膜を堆積することによって起こる、請求項１に記載の方法。
  15. 前記堆積のステップは化学気相成長法によって起こる、請求項１４に記載の方法。
  16. 前記再酸化のステップはパイロジェニック蒸気酸化法によって起こる、請求項１に記載の方法。
  17. 前記酸化のステップはドライ酸化処理によって起こる、請求項１に記載の方法。
  18. 前記再酸化のステップはドライ酸化処理によって起こる、請求項１に記載の方法。
  19. キャパシタンスの高いインターポリ誘電体構造を製造するための方法であって、
    底部ポリシリコン基板上に第１の二酸化シリコン層を形成するステップと、
    二酸化シリコン上に窒化シリコン層を形成するステップと、
    窒化シリコン層を酸化させて、前記窒化シリコン層上に仮の二酸化シリコン層を形成するステップと、
    前記仮の二酸化シリコン層を除去するステップと、
    前記窒化シリコン層を再酸化させて、上部二酸化シリコン層を形成するステップと、
    前記上部二酸化シリコン層上に第２のポリシリコン層を堆積するステップとを含む、キャパシタンスの高いインターポリ誘電体構造を製造するための方法。
  20. 前記酸化のステップはパイロジェニック蒸気酸化法によって起こる、請求項１９に記載の方法。
  21. 前記再酸化のステップはパイロジェニック蒸気酸化法によって起こる、請求項１９に記載の方法。
  22. 前記インターポリ誘電体は増大されたキャパシタンスを有する、請求項１９に記載の方法。
JP2002578551A 2001-03-28 2002-01-10 キャパシタンスの高いインターポリ誘電体の製造方法 Pending JP2004534385A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/821,365 US6495475B2 (en) 2001-03-28 2001-03-28 Method for fabrication of a high capacitance interpoly dielectric
PCT/US2002/000870 WO2002080235A2 (en) 2001-03-28 2002-01-10 A method for fabrication of a high capacitance interpoly dielectric

Publications (1)

Publication Number Publication Date
JP2004534385A true JP2004534385A (ja) 2004-11-11

Family

ID=25233186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002578551A Pending JP2004534385A (ja) 2001-03-28 2002-01-10 キャパシタンスの高いインターポリ誘電体の製造方法

Country Status (10)

Country Link
US (2) US6495475B2 (ja)
EP (1) EP1374292A2 (ja)
JP (1) JP2004534385A (ja)
KR (1) KR20030088471A (ja)
CN (1) CN1254850C (ja)
AU (1) AU2002243516A1 (ja)
CA (1) CA2435680A1 (ja)
NO (1) NO20034362L (ja)
TW (1) TW521382B (ja)
WO (1) WO2002080235A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
CN102097312B (zh) * 2010-11-16 2012-08-29 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
CN103594354B (zh) * 2013-11-08 2016-07-06 溧阳市江大技术转移中心有限公司 一种电介质层的制造方法
CN103606513B (zh) * 2013-11-08 2016-02-17 溧阳市江大技术转移中心有限公司 一种半导体电容器的制造方法
CN110083496B (zh) * 2018-01-26 2020-10-16 华为技术有限公司 非易失存储设备的掉电时间估计方法和装置
CN111312696B (zh) * 2018-12-12 2022-06-17 上海川土微电子有限公司 一种用于提高数字隔离器芯片耐压值的隔离电容

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244825A (en) 1983-02-23 1993-09-14 Texas Instruments Incorporated DRAM process with improved poly-to-poly capacitor
IT1191755B (it) 1986-04-29 1988-03-23 Sgs Microelettronica Spa Processo di fabbricazione per celle eprom con dielettrico ossido-nitruro-ossido
US5013692A (en) * 1988-12-08 1991-05-07 Sharp Kabushiki Kaisha Process for preparing a silicon nitride insulating film for semiconductor memory device
JPH04144278A (ja) 1990-10-05 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5241198A (en) 1990-11-26 1993-08-31 Matsushita Electronics Corporation Charge-coupled device and solid-state imaging device
US5120670A (en) * 1991-04-18 1992-06-09 National Semiconductor Corporation Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories
US5324675A (en) 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type
TW236710B (ja) 1994-04-08 1994-12-21
US5478765A (en) 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5619052A (en) 1994-09-29 1997-04-08 Macronix International Co., Ltd. Interpoly dielectric structure in EEPROM device
EP0751560B1 (en) * 1995-06-30 2002-11-27 STMicroelectronics S.r.l. Process for forming an integrated circuit comprising non-volatile memory cells and side transistors of at least two different types, and corresponding IC
US5731235A (en) 1996-10-30 1998-03-24 Micron Technology, Inc. Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor
US5981404A (en) 1996-11-22 1999-11-09 United Microelectronics Corp. Multilayer ONO structure
US5969381A (en) * 1997-02-26 1999-10-19 Nec Corporation Semiconductor device with unbreakable testing elements for evaluating components and process of fabrication thereof
US5872376A (en) 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US6207587B1 (en) * 1997-06-24 2001-03-27 Micron Technology, Inc. Method for forming a dielectric
US5998253A (en) 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
US6117763A (en) 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
JP3609258B2 (ja) * 1998-05-19 2005-01-12 日本電産株式会社 モータ
US6037235A (en) 1998-09-14 2000-03-14 Applied Materials, Inc. Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices
US6096604A (en) * 1999-08-04 2000-08-01 Chartered Semiconductor Manufacturing Ltd Production of reversed flash memory device
US6255172B1 (en) * 2000-05-10 2001-07-03 United Microelectronics Corp. Electrically erasable non-volatile memory
US6395654B1 (en) * 2000-08-25 2002-05-28 Advanced Micro Devices, Inc. Method of forming ONO flash memory devices using rapid thermal oxidation
US6271090B1 (en) * 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell

Also Published As

Publication number Publication date
US20030045123A1 (en) 2003-03-06
NO20034362D0 (no) 2003-09-29
KR20030088471A (ko) 2003-11-19
EP1374292A2 (en) 2004-01-02
US6709990B2 (en) 2004-03-23
WO2002080235A3 (en) 2003-03-20
AU2002243516A1 (en) 2002-10-15
TW521382B (en) 2003-02-21
CA2435680A1 (en) 2002-10-10
CN1500289A (zh) 2004-05-26
WO2002080235A2 (en) 2002-10-10
US20020142570A1 (en) 2002-10-03
CN1254850C (zh) 2006-05-03
NO20034362L (no) 2003-11-28
US6495475B2 (en) 2002-12-17

Similar Documents

Publication Publication Date Title
US5498577A (en) Method for fabricating thin oxides for a semiconductor technology
US6960541B2 (en) Process for fabrication of a semiconductor component having a tungsten oxide layer
KR100780661B1 (ko) 비휘발성 메모리 소자의 유전체막 및 그 형성방법
US10319733B2 (en) Oxide formation in a plasma process
US20040051134A1 (en) Atomic layer deposition of interpoly oxides in a non-volatile memory device
US7507652B2 (en) Methods of forming a composite dielectric structure and methods of manufacturing a semiconductor device including a composite dielectric structure
US20060086993A1 (en) Semiconductor device and manufacturing method thereof
TWI283712B (en) Method of manufacturing a tantalum pentoxide-aluminum oxide film and semiconductor device using the film
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
US6709990B2 (en) Method for fabrication of a high capacitance interpoly dielectric
KR101131968B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
JP2002016152A (ja) 半導体装置の製造方法
EP0418468B1 (en) Method for producing an ultra-thin dielectric for microelectronics applications
KR100621542B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
JP2007300135A (ja) 半導体装置及びその製造方法
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
JP3310988B2 (ja) シリコン酸窒化膜の形成方法及びそれを用いた半導体装置の製造方法
KR100347142B1 (ko) 유전막 제조 방법
JPWO2004073072A1 (ja) Ｍｉｓ型半導体装置およびｍｉｓ型半導体装置の製造方法
JP3316210B2 (ja) 半導体装置の製造方法
JPH09205155A (ja) 半導体記憶装置の製造方法
JP2001156186A (ja) 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310