CN1500289A - 制造高电容极间电介质的方法 - Google Patents

制造高电容极间电介质的方法 Download PDF

Info

Publication number
CN1500289A
CN1500289A CNA028072340A CN02807234A CN1500289A CN 1500289 A CN1500289 A CN 1500289A CN A028072340 A CNA028072340 A CN A028072340A CN 02807234 A CN02807234 A CN 02807234A CN 1500289 A CN1500289 A CN 1500289A
Authority
CN
China
Prior art keywords
layer
silicon nitride
silicon dioxide
nitride layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028072340A
Other languages
English (en)
Other versions
CN1254850C (zh
Inventor
M��A���ŵ�
M·A·古德
A·S·凯尔科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1500289A publication Critical patent/CN1500289A/zh
Application granted granted Critical
Publication of CN1254850C publication Critical patent/CN1254850C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Abstract

一种用于制造一二氧化硅/四氮化三硅/二氧化硅(ONO)叠式复合层(40)的方法。此复合层具有一薄的四氮化三硅层(16)用于提供一高电容极间电介质结构(70)。在形成复合层时，先在一基底上例如一多晶硅(52)上形成一底二氧化硅层(14)。然后，在该底二氧化硅层上形成一四氮化三硅层(16)，并用氧化法使该层(16)变薄。四氮化三硅薄膜(16)的氧化通过反应消耗了一些四氮化三硅，此反应产生另一二氧化硅层(18)，此层(18)用氢氟酸稀释加以去除。接着再次对四氮化三硅层(16)进行氧化而再次使之变薄，并在该层(16)上形成一顶二氧化硅层(20)而形成ONO叠式复合层(40)。然后，在该ONO叠式复合层上淀积一第二多晶硅层(54)，从而形成极间电介质(70)。

Description

制造高电容极间电介质的方法
技术领域
本发明总的涉及一种形成电介质复合材料层的方法，更具体地说涉及一种形成ONO复合材料层的四氮化三硅薄膜的方法，此复合层用作极间电介质。
背景技术
包含具有二氧化硅/四氮化三硅/二氧化硅层的ONO电介质结构的极间电介质结构是已知的技术。ONO电介质用于制造非易失存储器件例如EPROM(电可编程只读存储器)，EEPROM(电可擦可编程只读存储器)，FLASH及其他电容器器件。
在已有技术中，非易失存储器器件通常包括一系列存储单元。每一存储单元包括形成在基底表面上的源区及漏区，一位于源区及漏区之间的绝缘层，一在该绝缘层上的浮栅，一在该浮栅上的绝缘电介质层以及一在该绝缘电介质上的控制栅。浮栅持有电荷，该绝缘电介质使浮栅绝缘，帮助浮栅保持其电荷。一二进制数据存储在浮栅中，该数据的值是电荷的函数，所以电荷的失去或增加可以改变数据的值。因此每一个浮栅能够长期保持电荷是很重要的。
浮栅保持其电荷的能力主要决定于所用的使浮栅绝缘的电介质材料。为了防止电荷失去，该电介质必需具有足够高的击穿电压以当有一高电压在编程过程中加在控制栅上时，能够阻止电子从浮栅跑到控制栅上去。用于把电荷引进浮栅的能量是浮栅及控制栅之间的电容的函数并且与电介质层的厚度有关。因为电容与电介质常数及电介质层的表面面积成正比，增加表面面积或降低电介质层的厚度将增加存储单元的电容。当使用存储单元的器件的密度较小时，每个器件占据的面积就变小，结果较小的器件的电容就较低。因此，人们就希望把绝缘电介质层的厚度尽可能减小，以使电荷进出浮栅所需要的能量尽量减小并且希望可以增加器件的电容。
ONO电介质复合材料层有一层二氧化硅，一中间层，此中间层由覆盖该二氧化硅的四氮化三硅组成；以及一覆盖该四氮化三硅层的二氧化硅层。对ONO复合材料层的四氮化三硅层进行氧化可以使四氮化三硅层变薄，从而使绝缘电介质的厚度尽量降低。授予Chang等人的美国专利5,619,052号提供了加工处理的步骤，例如，提供了氧化氮化物层的步骤，氮化物层制成比诸氧化物层为薄。
授予Hong等人的美国专利5,504,021号叙述了制造一种ONO叠层电介质的方法。此方法涉及在硅基底表面上淀积一层厚度约20-60埃()的薄的氮化物层。该氮化物层用低压乾氧化工艺进行氧化以形成ONO叠层电介质。
不幸的是，当电介质的厚度降低时，通过针孔的电荷漏泄及存在于电介质中的其他缺陷就增加。
授予Srinivasan等人的美国专利5,882,978号提供了一种降低电容器电介质中的四氮化三硅层内的缺陷的方法。该方法涉及先在基底上形成一第一层四氮化三硅，该四氮化三硅有一其中形成针孔的外表面，将针孔用湿的酸性蚀刻溶液(例如用磷酸)加以加宽。然后在此第一层上及加宽后的针孔内形成一包含硅的第二层，对第二层的硅进行氮化以形成四氮化三硅，从而形成一包含四氮化三硅的层，此层包括第一、第二层的四氮化三硅。
采用这种方法无法降低ONO复合电介质中的四氮化三硅层的厚度。但是，如上所述，电介质层愈薄，电容就愈大。
因此本发明的目的是提供一种制造具有薄的四氮化三硅层且具有优良机械性能例如具有较少缺陷的ONO复合材料层的方法。
本发明的另一个目的是提供一种制造具有薄的四氮化三硅层且具有优良电性能的ONO复合材料层的方法。
本发明的又一个目的是提供一种增加极间电介质的电容的方法。
本发明的再一个目的是提供一种制造一极间电介质的方法，该极间电介质具有低的漏电电流且具有高的可靠性。
本发明概要
本发明提供一种制造二氧化硅/四氮化三硅/二氧化硅叠式复合材料层ONO的方法，此ONO叠式复合材料层具有人们所希望的减小的缺陷密度的薄的四氮化三硅层的特点。具有较低缺陷密度的薄的四氮化三硅层有助于形成高电容极间电介质结构。降低电介质的厚度可以增加电容而降低缺陷的密度可以防止从存储单元的浮栅泄漏电流(漏电)，此浮栅是由电介质结构绝缘的。
在形成ONO复合材料层时，在一基底例如多晶硅上形成一底二氧化硅层。在该底二氧化硅层上形成一四氮化三硅层并进行氧化以使其变薄。四氮化三硅薄膜的氧化通过反应消耗掉一些四氮化三硅，此反应产生二氧化硅层及氨。用氢氟酸稀释除去此二氧化硅层。然后对四氮化三硅层通过再次氧化而使之再度减薄。在此四氮化三硅层层上生长一第二二氧化硅层。一第二层多晶硅淀积在此四氮化三硅上，形成一极间电介质。令人惊讶的是，ONO电介材料的四氮化三硅层比用传统方法减薄的ONO电介材料的四氮化三硅层来得薄而且比具有同样厚度的四氮化三硅但用传统方法减薄的ONO电介质的缺陷为少。从而可以提供具有较高电容的电介质结构。
本发明形成的电介质结构可以用于EEPROM，EPPROM，FLASH单元及其他电容器器件之中。
附图简单介绍
图1(A)～图1(E)示出了采用本发明的方法在二氧化硅基底上形成一薄的ONO电介质复合材料层时的情况。
图2是一极间电介质的示意图，此极间电介质具有采用图1(A)～图1(E)所示的本发明的方法形成的ONO电介质材料。
实施本发明的较佳方式
下面的方法提供本发明形成ONO电介质的方法。图1A示出了一第一二氧化硅层14。该二氧化硅层14可以用多种已有技术方法形成，例如用在O2环境中进行热生长、在N2O环境中进行热生长、低温化学汽相淀积(400℃)以及高温化学汽相淀积(800-1000℃)。高温化学汽相淀积法比较用得多，因为此方法能产生低浓度缺陷的氧化膜。它还可以生产出一氧化膜，此氧化膜与下面的多晶硅层52(示于图2)的表面是可相符合或相一致的。此二氧化硅层的厚度可以例如在几个埃(A)到几百个埃(A)的范围内。
在形成了底二氧化硅层14以后，在该二氧化硅层14上形成一四氮化三硅层16。该四氮化三硅层16可以用多种已有技术的方法形成在底氧化物层14上，其中例如包括化学汽相淀积及快速热处理(RTP)，该氮化物层最好在温度650℃～780℃之间使用SiH2Cl2/NH3的化学汽相淀积法形成。
在形成了四氮化三硅层16之后，对该四氮化三硅进行氧化。在四氮化三硅层16的氧化期间热生长一层临时性的二氧化硅层18。此二氧化硅层18是在温度高于800℃下用H2及O2气体的高温蒸汽氧化法热生长在氮化物层16上的，此氧化法是已知的已有技术。在另一个例子中，是使用已知的已有技术的乾氧化法在O2的环境中或N2的环境中热生长二氧化硅层的。
四氮化三硅层的氧化消耗掉了一些四氮化三硅或者说使四氮化三硅变薄了些，同时产生了二氧化硅，其反应式如下：
氧化工艺过程可以变化以产生不同厚度的四氮化三硅。
所产生的二氧化硅层18用通常的氧化物除去或脱除溶液例如氢氟酸稀释除去。稀释可以在室温下进行。使用稀释溶液是为了获得良好的工艺过程控制。稀释的配方通常含有缓冲剂，例如氟化铵(NH4F)。此缓冲剂有助于防止氟离子耗尽从而维持稳定的蚀刻特性。氧化物除去总的反应如下：
在二氧化硅18除去以后，四氮化三硅16变薄了些，对此四氮化三硅层16再次进行氧化。通过如上所述的高温蒸汽氧化方法在氮化物层16上面热生长一层顶氧化物层20。在另一个例子中，如上所述使用了乾氧化法进行再氧化。四氮化三硅层16的再氧化使四氮化三硅层变薄并产生在顶二氧化硅层20。此顶二氧化硅层20的厚度可以例如在几埃()到几百埃()的范围内。
如图1E及图2所示，所得到的ONO复合材料层40具有减薄的四氮化三硅层。该四氮化三硅层被减薄了两次，因此在再氧化完成后，初始的四氮化三硅层的淀积厚度足以形成所需最终厚度的部分。所得到的四氮化三硅层16厚度可在几埃()到几百埃()的范围内。用本发明的方法形成的ONO复合材料层40被用来制造如图2所示的极间电介质结构。在本发明的制造过程中，ONO复合层40的底部的二氧化硅层14(图1)可以先用如上所述的淀积技术或上其他技术或已有技术形成在下面多晶硅层52之上(图2)，然后淀积四氮化三硅层16，对四氮化三硅层16进行氧化，除去氧化物18，然后对该四氮化三硅进行再次氧化，如上所述。然后，再在二氧化硅层20的顶部用本技术领域的已知方法淀积一第二多晶硅层54从而形成极间电介质70。多晶硅层52可以为用于种种器件的存储单元形成一浮栅，而多晶硅层54可以形成一控制栅。
使用本发明的方法产生了一ONO复合层，此复合层具有一薄的四氮化三硅层。薄的四氮化三硅是有利的，因为使四氮化三硅的厚度尽量薄可以加强ONO复合层的保持电荷的性能。例如，本发明的四氮化三硅层所能提供的电容比淀积的具有同样厚度，或者比使用传统技术减薄到同样厚度的四氮化三硅来得大。本发明的有利之处还包括四氮化三硅层的缺陷密度低于使用传统技术淀积成同样厚度的ONO复合层的四氮化三硅层或减薄到同样厚度的四氮化三硅层中的缺陷密度。
用本发明的方法制成的极间电介质70(图2)由高度的结构上的完整性可以防止电荷漏泄并提供高的电容能级。极间电介质70可用于制造EPROM，EEPROM及FLASH器件及其他器件而形成可靠的存储器件。

Claims (22)

1.一种形成一ONO电介质的方法，该方法包括：
在第一二氧化硅层上形成一四氮化三硅层；
氧化该四氮化三硅层，在所述四氮化三硅层上产生一临时性二氧化硅层；
除去该临时性二氧化硅层，
再氧化该四氮化三硅层，在所述四氮化三硅层上形成一顶二氧化硅层。
2.如权利要求1所述的方法，其中，所述临时性二氧化硅是用氢氟酸稀释除去的。
3.如权利要求2所述的方法，其中，所述氢氟酸稀释是在室温下进行的。
4.如权利要求2所述的方法，其中，所述酸稀释包括一缓冲剂。
5.如权利要求4所述的方法，其中，所述缓冲剂是氟化铵。
6.如权利要求1所述的方法，其中，所述氧化是用高温蒸汽氧化方法进行的。
7.如权利要求6所述的方法，其中，所述温度大于800℃。
8.如权利要求1所述的方法，其中，所述氧化使四氮化三硅层变薄。
9.如权利要求1所述的方法，其中，所形成的四氮化三硅层具有降低的缺陷密度。
10.如权利要求1所述的方法，其中，所述ONO复合电介质是位于一极间电介质结构中的。
11.如权利要求10所述的方法，其中，所述临时性二氧化硅层是形成在多晶硅基底上的。
12.如权利要求11所述的方法，其中，一层多晶硅淀积在所述顶二氧化硅层上。
13.如权利要求11所述的方法，其中，形成所述临时性二氧化硅层是由氧化所述多晶硅基底形成的。
14.如权利要求1所述的方法，其中，四氮化三硅层是通过在第一二氧化硅层上淀积一层氮化物薄膜形成的。
15.如权利要求14所述的方法，其中，所述淀积是用化学汽相淀积方法淀积的。
16.如权利要求1所述的方法，其中，再氧化是用高温蒸汽氧化方法进行的。
17.如权利要求1所述的方法，其中，所述氧化是用乾氧化方法进行的。
18.如权利要求1所述的方法，其中，所述再氧化是用乾氧化方法进行的。
19.一种制造高电容极间电介质结构的方法，该方法包括：
在一底部多晶硅基底上形成一第一层二氧化硅；
在所述二氧化硅上形成一层四氮化三硅层；
氧化所述四氮化三硅层，在所述四氮化三硅层上形成一临时性二氧化硅层；
除去所述临时性二氧化硅层；
再氧化所述四氮化三硅层，形成一顶二氧化硅层；以及
在所述顶二氧化硅层上淀积一第二多晶硅层。
20.如权利要求19所述的方法，其中，所述氧化用的是高温蒸汽氧化方法。
21.如权利要求19所述的方法，其中，所述再氧化用的是高温蒸汽氧化方法。
22.如权利要求19所述的方法，其中，所述极间电介质具有增加的电容。
CNB028072340A 2001-03-28 2002-01-10 制造高电容极间电介质的方法 Expired - Fee Related CN1254850C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/821,365 US6495475B2 (en) 2001-03-28 2001-03-28 Method for fabrication of a high capacitance interpoly dielectric
US09/821,365 2001-03-28

Publications (2)

Publication Number Publication Date
CN1500289A true CN1500289A (zh) 2004-05-26
CN1254850C CN1254850C (zh) 2006-05-03

Family

ID=25233186

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028072340A Expired - Fee Related CN1254850C (zh) 2001-03-28 2002-01-10 制造高电容极间电介质的方法

Country Status (10)

Country Link
US (2) US6495475B2 (zh)
EP (1) EP1374292A2 (zh)
JP (1) JP2004534385A (zh)
KR (1) KR20030088471A (zh)
CN (1) CN1254850C (zh)
AU (1) AU2002243516A1 (zh)
CA (1) CA2435680A1 (zh)
NO (1) NO20034362L (zh)
TW (1) TW521382B (zh)
WO (1) WO2002080235A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097312A (zh) * 2010-11-16 2011-06-15 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
CN103594354A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种电介质层的制造方法
CN103606513A (zh) * 2013-11-08 2014-02-26 溧阳市江大技术转移中心有限公司 一种半导体电容器的制造方法
WO2019144918A1 (zh) * 2018-01-26 2019-08-01 华为技术有限公司 非易失存储设备的掉电时间估计方法和装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
CN111312696B (zh) * 2018-12-12 2022-06-17 上海川土微电子有限公司 一种用于提高数字隔离器芯片耐压值的隔离电容

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244825A (en) 1983-02-23 1993-09-14 Texas Instruments Incorporated DRAM process with improved poly-to-poly capacitor
IT1191755B (it) 1986-04-29 1988-03-23 Sgs Microelettronica Spa Processo di fabbricazione per celle eprom con dielettrico ossido-nitruro-ossido
US5013692A (en) * 1988-12-08 1991-05-07 Sharp Kabushiki Kaisha Process for preparing a silicon nitride insulating film for semiconductor memory device
JPH04144278A (ja) 1990-10-05 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
EP0492144A3 (en) 1990-11-26 1992-08-12 Matsushita Electronics Corporation Charge-coupled device and solid-state imaging device
US5120670A (en) * 1991-04-18 1992-06-09 National Semiconductor Corporation Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories
US5324675A (en) 1992-03-31 1994-06-28 Kawasaki Steel Corporation Method of producing semiconductor devices of a MONOS type
TW236710B (zh) 1994-04-08 1994-12-21
US5478765A (en) 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5619052A (en) 1994-09-29 1997-04-08 Macronix International Co., Ltd. Interpoly dielectric structure in EEPROM device
DE69528971D1 (de) * 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren von mindestens zwei unterschiedlichen Typen enthält, und entsprechender IC
US5731235A (en) 1996-10-30 1998-03-24 Micron Technology, Inc. Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor
US5981404A (en) 1996-11-22 1999-11-09 United Microelectronics Corp. Multilayer ONO structure
US5969381A (en) * 1997-02-26 1999-10-19 Nec Corporation Semiconductor device with unbreakable testing elements for evaluating components and process of fabrication thereof
US5872376A (en) 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US6207587B1 (en) * 1997-06-24 2001-03-27 Micron Technology, Inc. Method for forming a dielectric
US5998253A (en) 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
US6117763A (en) 1997-09-29 2000-09-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water
JP3609258B2 (ja) * 1998-05-19 2005-01-12 日本電産株式会社 モータ
US6037235A (en) 1998-09-14 2000-03-14 Applied Materials, Inc. Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices
US6096604A (en) * 1999-08-04 2000-08-01 Chartered Semiconductor Manufacturing Ltd Production of reversed flash memory device
US6255172B1 (en) * 2000-05-10 2001-07-03 United Microelectronics Corp. Electrically erasable non-volatile memory
US6395654B1 (en) * 2000-08-25 2002-05-28 Advanced Micro Devices, Inc. Method of forming ONO flash memory devices using rapid thermal oxidation
US6271090B1 (en) * 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097312A (zh) * 2010-11-16 2011-06-15 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
CN102097312B (zh) * 2010-11-16 2012-08-29 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
CN103594354A (zh) * 2013-11-08 2014-02-19 溧阳市江大技术转移中心有限公司 一种电介质层的制造方法
CN103606513A (zh) * 2013-11-08 2014-02-26 溧阳市江大技术转移中心有限公司 一种半导体电容器的制造方法
CN103606513B (zh) * 2013-11-08 2016-02-17 溧阳市江大技术转移中心有限公司 一种半导体电容器的制造方法
WO2019144918A1 (zh) * 2018-01-26 2019-08-01 华为技术有限公司 非易失存储设备的掉电时间估计方法和装置
CN110083496A (zh) * 2018-01-26 2019-08-02 华为技术有限公司 非易失存储设备的掉电时间估计方法和装置

Also Published As

Publication number Publication date
JP2004534385A (ja) 2004-11-11
WO2002080235A2 (en) 2002-10-10
TW521382B (en) 2003-02-21
US6495475B2 (en) 2002-12-17
US20020142570A1 (en) 2002-10-03
US20030045123A1 (en) 2003-03-06
NO20034362L (no) 2003-11-28
CA2435680A1 (en) 2002-10-10
AU2002243516A1 (en) 2002-10-15
WO2002080235A3 (en) 2003-03-20
CN1254850C (zh) 2006-05-03
US6709990B2 (en) 2004-03-23
EP1374292A2 (en) 2004-01-02
KR20030088471A (ko) 2003-11-19
NO20034362D0 (no) 2003-09-29

Similar Documents

Publication Publication Date Title
US6627503B2 (en) Method of forming a multilayer dielectric stack
US7528043B2 (en) Scalable gate and storage dielectric
US20020197790A1 (en) Method of making a compound, high-K, gate and capacitor insulator layer
US10319733B2 (en) Oxide formation in a plasma process
US6753570B1 (en) Memory device and method of making
US8525252B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
US20060086993A1 (en) Semiconductor device and manufacturing method thereof
US7364965B2 (en) Semiconductor device and method of fabrication
US20030116795A1 (en) Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film
US20030017670A1 (en) Method of manufacturing a semiconductor memory device with a gate dielectric stack
CN1254850C (zh) 制造高电容极间电介质的方法
EP0851473A2 (en) Method of making a layer with high dielectric K, gate and capacitor insulator layer and device
US6548854B1 (en) Compound, high-K, gate and capacitor insulator layer
US6627945B1 (en) Memory device and method of making
JPH10135420A (ja) ＭｇＴｉＯ３ 薄膜を備えたＦＲＡＭ素子及びＦＦＲＡＭ素子並びにその製造方法
CN1225021C (zh) 应用于金属铁电氧化物和硅单管单元存储器的具有钛缓冲层的高－k栅氧化物
EP1248301A2 (en) Non-volatile semiconductor storage device and method for producing the same
CN1174490C (zh) 具有双顶氧化层的氮化物只读存储单元结构及其制造方法
KR100470834B1 (ko) 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법
US20040115948A1 (en) Method for fabricating on stack structures in a semiconductor device
JPH11195750A (ja) 集積回路製造方法
JPH10308499A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1062079

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Atmel Corp.

Address before: American California

Patentee before: Atmel Corporation

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1062079

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060503

Termination date: 20100210