CN103594354A - 一种电介质层的制造方法 - Google Patents

一种电介质层的制造方法 Download PDF

Info

Publication number
CN103594354A
CN103594354A CN201310557142.3A CN201310557142A CN103594354A CN 103594354 A CN103594354 A CN 103594354A CN 201310557142 A CN201310557142 A CN 201310557142A CN 103594354 A CN103594354 A CN 103594354A
Authority
CN
China
Prior art keywords
silicon dioxide
dioxide layer
layer
thickness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310557142.3A
Other languages
English (en)
Other versions
CN103594354B (zh
Inventor
张翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liyang Technology Development Center
Original Assignee
LIYANG JIANGDA TECHNOLOGY TRANSFER CENTER Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LIYANG JIANGDA TECHNOLOGY TRANSFER CENTER Co Ltd filed Critical LIYANG JIANGDA TECHNOLOGY TRANSFER CENTER Co Ltd
Priority to CN201310557142.3A priority Critical patent/CN103594354B/zh
Publication of CN103594354A publication Critical patent/CN103594354A/zh
Application granted granted Critical
Publication of CN103594354B publication Critical patent/CN103594354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种电介质层的制造方法，依次包括如下步骤：（1）提供半导体衬底，在半导体衬底上淀积第一二氧化硅层；（2）在干氧的环境中对衬底进行加热，从而使得第一二氧化硅层表面部分形成致密的二氧化硅层；（3）在致密的二氧化硅层上淀积氮化硅层；（4）在氮化硅层表面上通过在干氧环境中以热氧化工艺形成第二二氧化硅层；（5）在第二二氧化硅层上淀积第三二氧化硅层。

Description

一种电介质层的制造方法
技术领域
本发明属于半导体制造领域，特别涉及一种电介质层的制造方法。
背景技术
随着半导体技术的发展，集成电路器件结构越来越复杂。在集成电路器件的制作过程中，电介质层是不可或缺的材料结构，常用的电介质层一般为二氧化硅、氮化硅等材料的单层结构，或者是二氧化硅和氮化硅的多层堆栈结构；采用单层结构的电介质层虽然结构简单、制造成本低廉，但是单层结构的电介质层的缺陷密度较大，而且介电能力也存在不足。为此，现有技术中通过采用多层堆栈结构的电介质层结构来解决上述问题，例如氧化硅-氮化硅-氧化硅（ONO）堆栈结构用作电介质层。氧化硅-氮化硅-氧化硅电介质层虽然已经得到广泛应用，但是目前用来形成氧化硅-氮化硅-氧化硅电介质层的方法通常采用全流程热氧化工艺，这种工艺不仅具有低密度结构，而且制造过程缓慢，不利于提高产能。
发明内容
有鉴于此，本发明针对现有技术的问题，提出了一种电介质层的制造方法。通过该方法制得的电介质层，不仅能够实现低缺陷密度，而且制造过程快速简便，从而有利于产能的提高。
本发明提出的电介质层的制造方法为在半导体衬底上依次形成二氧化硅层、氮化硅层和二氧化硅层，从而形成的ONO结构的电介质层。
具体而言，电介质层的制造方法依次包括如下步骤：
（1）提供半导体衬底，在半导体衬底上淀积第一二氧化硅层；
（2）在干氧的环境中对衬底进行加热，从而使得第一二氧化硅层表面部分形成致密的二氧化硅层；
（3）在致密的二氧化硅层上淀积氮化硅层；
（4）在氮化硅层表面上通过在干氧环境中以热氧化工艺形成第二二氧化硅层；
（5）在第二二氧化硅层上淀积第三二氧化硅层；
其中，步骤（1）中第一二氧化硅层的厚度为25-30nm，所述淀积为低压化学气相淀积（LPCVD）、等离子体增强化学气相淀积（PECVD）等常用淀积工艺；
其中，步骤（2）中，致密的二氧化硅层的厚度为5-10nm，干氧氧化的温度为900-910摄氏度；
其中，步骤（3）中，氮化硅层的厚度为20-25nm；
其中，步骤（4）中，第二二氧化硅层的厚度为5-10nm，热氧化工艺的温度为890-900摄氏度；
其中，步骤（5）中，第三二氧化硅层的厚度为20-25nm。
其中，在步骤（1）之前，还可以是情况对衬底进行清洗，该清洗为：将衬底放置在由浓硫酸、双氧水组成的混合液中进行浸泡清洗，浓硫酸和双氧水的配比为5:1，浸泡清洗的时间为15分钟；此后将衬底由混合液中取出，并采用去离子水进行反复冲洗，直至将衬底表面残留的杂质和酸液冲洗干净后进行干燥处理。
附图说明
图1是本发明提出的电介质层的制造方法所制得的电介质层结构。
具体实施方式
实施例1
以下参考图1详细说明本发明的电介质层的制造方法。为清楚起见，附图中所示的各个结构均未按比例绘制。
如图1中所示，本发明提出的电介质层的制造方法包括如下步骤：
（1）提供半导体衬底1，在半导体衬底1上淀积第一二氧化硅层2，其中所述半导体衬底1为硅衬底，所淀积的第一二氧化硅层2的厚度为25-30nm，采用低压化学气相淀积（LPCVD）、等离子体增强化学气相淀积（PECVD）等常用淀积工艺来淀积所述的第一二氧化硅层2；
（2）在干氧的环境中对衬底1进行加热，从而使得第一二氧化硅层2表面部分形成致密的二氧化硅层3，该致密的二氧化硅层3的生长厚度为5-10nm；其生长环境为干氧环境，并且在900-910摄氏度的温度下进行生长；
（3）在致密的二氧化硅层3上淀积氮化硅层4；氮化硅层4的淀积可通过低压化学气相淀积（LPCVD）来完成，淀积的氮化硅层4的厚度为20-25nm；
（4）在氮化硅层4表面上通过在干氧环境中以热氧化工艺形成第二二氧化硅层5；第二二氧化硅层5由热氧化工艺来形成，氧化温度为890-900摄氏度；
（5）在第二二氧化硅层上5淀积第三二氧化硅层6，第三二氧化硅层的厚度为20-25nm。
实施例2
下面介绍本发明的优选实施例。
依然参照图1，本发明提出的电介质层的制造方法包括如下步骤：
（1）对衬底1进行清洗，该清洗为：将衬底1放置在由浓硫酸、双氧水组成的混合液中进行浸泡清洗，浓硫酸和双氧水的配比为5:1，浸泡清洗的时间为15分钟；浸泡结束后将衬底1由混合液中取出，并采用去离子水进行反复冲洗，直至将衬底1表面残留的杂质和酸液冲洗干净后进行干燥处理；
（2）在半导体衬底1上淀积第一二氧化硅层2，其中所述半导体衬底1为硅衬底，所淀积的第一二氧化硅层2的厚度为28nm；
（2）在干氧的环境中对衬底1进行加热，从而使得第一二氧化硅层2表面部分形成致密的二氧化硅层3，该致密的二氧化硅层3的生长厚度为8nm；其生长环境为干氧环境，并且在905摄氏度的温度下进行生长；
（3）在致密的二氧化硅层3上淀积氮化硅层4；氮化硅层4的厚度为22nm；
（4）在氮化硅层4表面上通过在干氧环境中以热氧化工艺形成第二二氧化硅层5；第二二氧化硅层5由热氧化工艺来形成，氧化温度为895摄氏度；
（5）在第二二氧化硅层上5淀积第三二氧化硅层6，第三二氧化硅层的厚度为22nm。
至此，上述描述已经详细的说明了本发明的制造方法，前文描述的实施例仅仅只是本发明的优选实施例，其并非用于限定本发明。本领域技术人员在不脱离本发明精神的前提下，可对本发明做任何的修改，而本发明的保护范围由所附的权利要求来限定。

Claims (5)

1.一种电介质层的制造方法，其特征在于：
在半导体衬底上依次形成二氧化硅层、氮化硅层和二氧化硅层，从而形成的ONO结构的电介质层。
2.一种电介质层的制造方法，其特征在于依次包括如下步骤：
（1）提供半导体衬底，在半导体衬底上淀积第一二氧化硅层；
（2）在干氧的环境中对衬底进行加热，从而使得第一二氧化硅层表面部分形成致密的二氧化硅层；
（3）在致密的二氧化硅层上淀积氮化硅层；
（4）在氮化硅层表面上通过在干氧环境中以热氧化工艺形成第二二氧化硅层；
（5）在第二二氧化硅层上淀积第三二氧化硅层。
3.根据权利要求2所述的方法，特征在于：
其中，步骤（1）中第一二氧化硅层的厚度为25-30nm，所述淀积为低压化学气相淀积（LPCVD）、等离子体增强化学气相淀积（PECVD）等常用淀积工艺；步骤（2）中，致密的二氧化硅层的厚度为5-10nm，干氧氧化的温度为900-910摄氏度；步骤（3）中，氮化硅层的厚度为20-25nm；步骤（4）中，第二二氧化硅层的厚度为5-10nm，热氧化工艺的温度为890-900摄氏度；步骤（5）中，第三二氧化硅层的厚度为20-25nm。
4.根据权利要求3所述的方法，特征在于：
其中，在步骤（1）之前，还对衬底进行清洗，该清洗为：将衬底放置在由浓硫酸、双氧水组成的混合液中进行浸泡清洗，浓硫酸和双氧水的配比为5:1，浸泡清洗的时间为15分钟；此后将衬底由混合液中取出，并采用去离子水进行反复冲洗，直至将衬底表面残留的杂质和酸液冲洗干净后进行干燥处理。
5.根据权利要求3所述的方法，特征在于：
第一二氧化硅层的厚度优选为28nm；致密的二氧化硅层的厚度优选为8nm；氮化硅层的厚度优选为22nm；第二二氧化硅层的厚度优选为8nm；第三二氧化硅层的厚度优选为22nm。
CN201310557142.3A 2013-11-08 2013-11-08 一种电介质层的制造方法 Active CN103594354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310557142.3A CN103594354B (zh) 2013-11-08 2013-11-08 一种电介质层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310557142.3A CN103594354B (zh) 2013-11-08 2013-11-08 一种电介质层的制造方法

Publications (2)

Publication Number Publication Date
CN103594354A true CN103594354A (zh) 2014-02-19
CN103594354B CN103594354B (zh) 2016-07-06

Family

ID=50084443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310557142.3A Active CN103594354B (zh) 2013-11-08 2013-11-08 一种电介质层的制造方法

Country Status (1)

Country Link
CN (1) CN103594354B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355551A (zh) * 2015-11-12 2016-02-24 扬州杰利半导体有限公司 一种晶片钝化工艺
CN106992141A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种制备具有超厚埋层氧化层soi硅片的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310654A (ja) * 1993-04-27 1994-11-04 Nippon Steel Corp 半導体装置及びその製造方法
CN1330393A (zh) * 2000-06-29 2002-01-09 株式会社东芝 半导体器件和半导体器件的制造方法
CN1482654A (zh) * 2002-09-10 2004-03-17 �����ɷ� 用于快闪存储晶单元的ono内复晶介电质及制作方法
CN1500289A (zh) * 2001-03-28 2004-05-26 ÷˹���ɷݹ�˾ 制造高电容极间电介质的方法
US20040161890A1 (en) * 2003-02-17 2004-08-19 Hynix Semiconductor Inc. Method for manufacturing a capacitor of a semiconductor device
CN1567544A (zh) * 2003-06-11 2005-01-19 旺宏电子股份有限公司 Ono介电质及其制造方法
CN102097312A (zh) * 2010-11-16 2011-06-15 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310654A (ja) * 1993-04-27 1994-11-04 Nippon Steel Corp 半導体装置及びその製造方法
CN1330393A (zh) * 2000-06-29 2002-01-09 株式会社东芝 半导体器件和半导体器件的制造方法
CN1500289A (zh) * 2001-03-28 2004-05-26 ÷˹���ɷݹ�˾ 制造高电容极间电介质的方法
CN1482654A (zh) * 2002-09-10 2004-03-17 �����ɷ� 用于快闪存储晶单元的ono内复晶介电质及制作方法
US20040161890A1 (en) * 2003-02-17 2004-08-19 Hynix Semiconductor Inc. Method for manufacturing a capacitor of a semiconductor device
CN1567544A (zh) * 2003-06-11 2005-01-19 旺宏电子股份有限公司 Ono介电质及其制造方法
CN102097312A (zh) * 2010-11-16 2011-06-15 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355551A (zh) * 2015-11-12 2016-02-24 扬州杰利半导体有限公司 一种晶片钝化工艺
CN105355551B (zh) * 2015-11-12 2018-05-15 扬州杰利半导体有限公司 一种晶片钝化工艺
CN106992141A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种制备具有超厚埋层氧化层soi硅片的方法

Also Published As

Publication number Publication date
CN103594354B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN108573866A (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
CN101719468B (zh) 一种可减小侧墙坡度的氧化层制造方法
CN106409649B (zh) 一种多层soi材料及其制备方法
CN102629559A (zh) 叠栅SiC-MIS电容的制作方法
CN103594354B (zh) 一种电介质层的制造方法
CN102097312B (zh) 一种ono电容结构的生长工艺
TWI748423B (zh) 加強材料結構的處置
CN112331556A (zh) 非晶硅薄膜成膜方法
KR101751619B1 (ko) 희토류 산화물 박막을 이용한 표면 개질방법
CN102381718A (zh) 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法
CN112408315A (zh) 一种大厚度二氧化硅层生长方法
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
CN106298486B (zh) 半导体器件的制备方法
CN105632894B (zh) 一种化合物半导体与硅基半导体进行键合的方法
WO2013155775A1 (zh) 实现锗基mos器件有源区之间隔离的方法
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
JP2016051892A (ja) 半導体基板、太陽電池、太陽電池の製造方法及びその製造装置
TW201820615A (zh) 半導體元件及其製造方法
CN104465346B (zh) 形成栅极的方法
CN107093548B (zh) 制备SiC基MOS器件栅介质薄膜的方法
CN102522332B (zh) Ono结构及其制作方法、存储器及其制作方法
CN109830436A (zh) 一种半导体器件及其制作方法、电子装置
JP4943172B2 (ja) シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
US6383946B1 (en) Method of increasing selectivity in silicon nitride deposition
CN102800569B (zh) 基于硅烷的二氧化硅膜形成方法以及半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170724

Address after: Licheng Town East Street Liyang city 213300 Jiangsu city of Changzhou province No. 182

Patentee after: Liyang Technology Development Center

Address before: Li Town of Liyang City, Jiangsu province 213300 Changzhou City Dongmen Street No. 67

Patentee before: LIYANG JIANGDA TECHNOLOGY TRANSFER CENTER CO., LTD.

TR01 Transfer of patent right