CN107093548B - 制备SiC基MOS器件栅介质薄膜的方法 - Google Patents

制备SiC基MOS器件栅介质薄膜的方法 Download PDF

Info

Publication number
CN107093548B
CN107093548B CN201710261302.8A CN201710261302A CN107093548B CN 107093548 B CN107093548 B CN 107093548B CN 201710261302 A CN201710261302 A CN 201710261302A CN 107093548 B CN107093548 B CN 107093548B
Authority
CN
China
Prior art keywords
film
gate dielectric
sio
mos device
sic base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710261302.8A
Other languages
English (en)
Other versions
CN107093548A (zh
Inventor
张峰
申占伟
李昀佶
温正欣
陈彤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liuyang Taike Tianrun Semiconductor Technology Co ltd
Original Assignee
Global Power Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Power Technology Co Ltd filed Critical Global Power Technology Co Ltd
Priority to CN201710261302.8A priority Critical patent/CN107093548B/zh
Publication of CN107093548A publication Critical patent/CN107093548A/zh
Application granted granted Critical
Publication of CN107093548B publication Critical patent/CN107093548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种制备SiC基MOS器件栅介质薄膜的方法,包括以下步骤:a.对SiC衬底进行清洗;b.通过化学反应、化学气相沉积或物理气相沉积在SiC衬底上沉积SixNy薄膜;c.通过化学气相沉积或物理气相沉积在SixNy薄膜(或直接在SiC衬底上)上沉积Si薄膜;d.通过低温氧化/或氧气退火的方法,将Si薄膜氧化为SiO2薄膜;e.对通过上述步骤生成的SixNy/SiO2和SiO2栅介质层进行退火并冷却;f.在栅介质层溅射或蒸镀金属电极,形成MOS器件结构。

Description

制备SiC基MOS器件栅介质薄膜的方法
技术领域
本发明涉及一种介质层薄膜,尤其是涉及一种用于SiC基MOS器件的栅介质薄膜的设计及其制造工艺。
背景技术
碳化硅(SiC)是一种优异性能的宽禁带半导体,不但具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点,而且还具有极好的物理及化学稳定性、极强的抗辐照能力和机械强度等。因此,SiC可用于研制高温、大功率、高频功率器件。
尽管如此,SiC基MOS功率器件在栅介质层的可靠性、电子迁移率等方面遇到了较大挑战,其中主要的原因是,热氧化SiC衬底而形成的SiO2层与SiC衬底之间有较多的界面态,界面态对载流子的散射导致MOS器件沟道的载流子迁移率比SiC体材料低一个数量级,这就需要寻找新的方法生长SiO2薄膜,以降低界面态密度,提高4H-SiC基MOSFET器件的电子迁移率及可靠性。
发明内容
针对上述问题,本发明的目的在于,针对目前SiC基MOS器件的栅介质层存在界面态密度高和载流子迁移率低等缺点,提供一种主要用于SiC基MOS器件的降低SiO2/SiC界面态密度的SiO2薄膜及其制备方法。
本发明的技术方案是从界面态密度和稳定性等方面综合考虑,选用SixNy(x、y为化学计量比)和SiO2两种材料组合形成栅介质薄膜,以提高SiC基MOS器件的沟道载流子迁移率和可靠性。
本发明所述的用于SiC基MOS器件的栅介质层薄膜设有n型4H-SiC衬底,在n型4H-SiC衬底上从下到上依次生长以下两种栅氧薄膜组合:(1)SixNy/SiO2和(2)SiO2,以降低界面态密度,提高SiC基MOS器件的沟道载流子迁移率、抗击穿能力和稳定性。
为了实现上述发明目的,本发明提供一种制备SiC基MOS器件栅介质薄膜的方法,其特征在于,包括以下步骤:
a.对SiC衬底进行清洗;
b.通过化学气相沉积或物理气相沉积在所述SiC衬底上沉积Si薄膜;
c.通过低温氧化和/或氧气退火的方法,将所述Si薄膜氧化为SiO2薄膜;
d.对通过所述b和c步骤生成的SiO2栅介质层进行退火并冷却;
e.在所述SiO2栅介质层溅射或蒸镀金属电极,形成MOS器件结构。
本发明还提供另外一种制备SiC基MOS器件栅介质薄膜的方法,其特征在于,包括以下步骤:
a.对SiC衬底进行清洗;
b.通过化学反应、化学气相沉积或物理气相沉积在所述SiC衬底上沉积SixNy薄膜;
c.通过化学气相沉积或物理气相沉积在所述SixNy薄膜上沉积Si薄膜;
d.通过低温氧化和/或氧气退火的方法,将所述Si薄膜氧化为SiO2薄膜;
e.对通过所述b~d步骤生成的SixNy/SiO2栅介质层进行退火并冷却;
f.在所述SixNy/SiO2栅介质层溅射或蒸镀金属电极,形成MOS器件结构。
优选生成的SixNy薄膜的厚度范围为1~10nm。
优选气相沉积SixNy薄膜的工艺温度范围为500℃~1000℃。
优选生成的Si薄膜的厚度范围为1~50nm。
优选低温氧化和氧气退火的工艺温度范围为500℃~1000℃,生成的SiO2薄膜的厚度范围为1~100nm。
优选退火并冷却工艺中的退火为氧化氮和/或氩气退火,退火的工艺温度范围为500℃~1400℃。
本发明中SixNy/SiO2和SiO2两种栅介质层的有益效果如下:
(1)通过SixNy在SiC表面钝化,可以减少SiO2/SiC界面的C团簇和悬挂键,进而可以降低SiC基MOSFET器件介质层与碳化硅间的界面态密度,从而降低对载流子输运的散射,提高载流子迁移率。
(2)由于Si在500℃-1000℃范围内即可氧化形成SiO2,与SiC热氧化的温度相比较低,因此在较低温度下氧化Si生长的SiO2薄膜可以抑制SiO2/SiC的界面态形成,从而降低对载流子输运的散射,提高载流子迁移率。
附图说明
图1(a)是本发明的SixNy/SiO2和SiO2两种介质层薄膜生长与MOS器件制备过程的流程图。
图1(b)是本发明的SixNy/SiO2和SiO2两种介质层薄膜生长与MOS器件制备过程的示意图。
图2是实施例一涉及的制备SiC基MOS器件栅介质薄膜的方法的流程图。
图3是实施例二涉及的制备SiC基MOS器件栅介质薄膜的方法的流程图。
具体实施方式
为进一步说明本发明的技术内容,以下结合实施例及附图进行详细说明。
图1(a)是本发明的SixNy/SiO2和SiO2两种介质层薄膜生长与MOS器件制备过程的流程图。图1(b)是本发明的SixNy/SiO2和SiO2两种介质层薄膜生长与MOS器件制备过程的示意图。以下参照图1(a)和图1(b)详细说明。
(1)清洗SiC衬底。
a.依次用甲苯、丙酮和乙醇超声清洗至少一遍,再用去离子水冲洗。
b.将冲洗后的衬底放入氢氟酸内浸泡至少1min。
c.将浸泡氢氟酸后的衬底放入浓硫酸煮至少10min。
d.将煮过浓硫酸的衬底依次用一号液和二号液煮至少5min,再用去离子水冲洗干净后用氮气吹干待用。一号液为氨水、过氧化氢和去离子水的混合液,按体积比氨水︰过氧化氢︰去离子水=1︰2︰5,二号液为盐酸、过氧化氢和去离子水的混合液,按体积比盐酸︰过氧化氢︰去离子水=1︰2︰5。
(2)利用化学反应、化学气相沉积或物理气相沉积将SixNy薄膜11生长到清洗后的SiC衬底10上。SixNy薄膜的厚度范围为1~10nm,气相沉积SixNy薄膜的工艺温度范围为:500℃~1000℃。
也可以不进行此步骤,直接进行以下步骤(3),即不沉积SixNy薄膜,直接在SiC衬底10上沉积Si薄膜。
(3)通过化学气相沉积或物理气相沉积在SixNy薄膜11上(或直接在SiC衬底10上)沉积一层Si薄膜11’。Si薄膜的厚度范围为1~50nm。
(4)通过低温氧化和/或氧气退火的方法,将Si薄膜氧化为SiO2薄膜12。SiO2薄膜的厚度范围为1~100nm,低温氧化和/或氧气退火的工艺温度范围为500℃~1000℃。
通过步骤(3)和(4)完成SixNy/SiO2和SiO2两种栅介质层的生长。
(5)对所述两种栅介质层进行氧化氮和/或氩气退火然后冷却。氧化氮和/或氩气退火的工艺温度范围为500℃~1400℃。
(6)在所述两种栅介质层溅射或蒸镀金属电极13,形成MOS器件结构。
SixNy/SiO2和SiO2两种栅介质层的作用分别如下:SixNy作为底层薄膜在衬底SiC上淀积是因为SixNy层可以有效去除SiC表面的悬挂键,可以有效降低界面态密度。SixNy层的生长一是考虑SiC在空气中容易氧化成SiOx薄膜,通过生长SixNy薄膜可以起到预先钝化的作用,避免SiOx薄膜的形成;二是考虑SiC与SiO2之间在高温下容易出现相互反应生成Si-O-C薄膜,通过生长SixNy薄膜可以起到隔离的作用。这样既保证了介质层与SiC界面态的降低,又保证了器件栅介质层的稳定性。SiO2层具有高稳定性,又起到了抗辐射和抗玷污的作用,同时,由于它具有硬度大和耐腐蚀等优点,因此将其作为栅介质层的外层,起到了至关重要的作用。
以下为具体的实施例。
实施例一
图2是实施例一涉及的制备SiC基MOS器件栅介质薄膜的方法的流程图,本实施例涉及的是SixNy/SiO2栅介质层。
首先,执行S101步骤,清洗SiC衬底。本实施例中采用4H-SiC衬底样品,对该4H-SiC衬底样品进行标准清洗。
a.依次用甲苯、丙酮和乙醇超声清洗三遍,再用去离子水冲洗。
b.将冲洗后的衬底放入稀释的氢氟酸(按体积比氟化氢:去离子水=1:3)内浸泡1min。
c.将浸泡氢氟酸后的衬底放入浓硫酸煮10min。
d.将煮过浓硫酸的衬底依次用一号液和二号液煮15min,再用去离子水冲洗干净后用氮气吹干待用。一号液为氨水、过氧化氢和去离子水的混合液,按体积比氨水︰过氧化氢︰去离子水=1︰2︰5,二号液为盐酸、过氧化氢和去离子水的混合液,按体积比盐酸︰过氧化氢︰去离子水=1︰2︰5。
接着,执行S102步骤,利用化学气相沉积将SixNy薄膜生长到清洗后的SiC衬底上,生长的SixNy薄膜的厚度为10nm。
然后,执行S103步骤,通过化学气相沉积或物理气相沉积在SixNy薄膜上沉积一层Si薄膜,Si薄膜的厚度为25nm。
然后,执行S104步骤,通过低温氧化的方法,将Si薄膜氧化为SiO2薄膜。这里,低温氧化的工艺温度为900℃,SiO2薄膜的厚度为50nm。
通过以上的步骤S103和S104完成SixNy/SiO2栅介质层的生长。
然后,执行S105步骤,对以上的SixNy/SiO2栅介质层进行氧化氮退火然后冷却。氧化氮退火的工艺温度为1200℃。
最后,执行S106步骤,在SixNy/SiO2栅介质层溅射或蒸镀金属电极,形成MOS器件结构。
实施例二
图3是实施例二涉及的制备SiC基MOS器件栅介质薄膜的方法的流程图,本实施例涉及的是SiO2栅介质层。
首先,执行S201步骤,清洗SiC衬底。本实施例中采用4H-SiC衬底样品,对该4H-SiC衬底样品进行标准清洗。
a.依次用甲苯、丙酮和乙醇超声清洗三遍,再用去离子水冲洗。
b.将冲洗后的衬底放入稀释的氢氟酸(按体积比氟化氢:去离子水=1:3)内浸泡1min。
c.将浸泡氢氟酸后的衬底放入浓硫酸煮10min。
d.将煮过浓硫酸的衬底依次用一号液和二号液煮15min,再用去离子水冲洗干净后用氮气吹干待用。一号液为氨水、过氧化氢和去离子水的混合液,按体积比氨水︰过氧化氢︰去离子水=1︰2︰5,二号液为盐酸、过氧化氢和去离子水的混合液,按体积比盐酸︰过氧化氢︰去离子水=1︰2︰5。
接着,执行S202步骤,通过化学气相沉积或物理气相沉积在SiC衬底上沉积一层Si薄膜。Si薄膜的厚度为25nm。
然后,执行S203步骤,通过低温氧化的方法,将Si薄膜氧化为SiO2薄膜。这里,低温氧化的工艺温度为900℃,SiO2薄膜的厚度为50nm。
通过以上的步骤S202和S203完成SiO2栅介质层的生长。
然后,执行S204步骤,对以上的SiO2栅介质层进行氧化氮退火然后冷却。氧化氮退火的工艺温度为1200℃。
最后,执行S205步骤,在SiO2栅介质层溅射或蒸镀金属电极,形成MOS器件结构。
以上记载了本发明的优选实施例,但是本发明的精神和范围不限于这里所公开的具体内容。本领域技术人员能够根据本发明的教导而做出更多的实施方式和应用,这些实施方式和应用都在本发明的精神和范围内。本发明的精神和范围不由具体实施例来限定,而由权利要求来限定。

Claims (9)

1.一种制备SiC基MOS器件栅介质薄膜的方法,其特征在于,包括以下步骤:
a.对SiC衬底进行清洗;
b.通过化学气相沉积或物理气相沉积在所述SiC衬底上沉积Si薄膜;
c.通过低温氧化和/或氧气退火的方法,将所述Si薄膜氧化为SiO2薄膜;
d.对通过所述b和c步骤生成的SiO2栅介质层进行退火并冷却;
e.在所述SiO2栅介质层溅射或蒸镀金属电极,形成MOS器件结构,
所述步骤c的低温氧化和氧气退火的工艺温度范围为500℃~1000℃,所述SiO2薄膜的厚度范围为1~100nm。
2.根据权利要求1所述的制备SiC基MOS器件栅介质薄膜的方法,其特征在于,
所述步骤b生成的Si薄膜的厚度范围为1~50nm。
3.根据权利要求1所述的制备SiC基MOS器件栅介质薄膜的方法,其特征在于,
所述步骤d的退火为氧化氮和/或氩气退火,退火的工艺温度范围为500℃~1400℃。
4.一种制备SiC基MOS器件栅介质薄膜的方法,其特征在于,包括以下步骤:
a.对SiC衬底进行清洗;
b.通过化学反应、化学气相沉积或物理气相沉积在所述SiC衬底上沉积SixNy薄膜;
c.通过化学气相沉积或物理气相沉积在所述SixNy薄膜上沉积Si薄膜;
d.通过低温氧化和/或氧气退火的方法,将所述Si薄膜氧化为SiO2薄膜;
e.对通过所述b~d步骤生成的SixNy/SiO2栅介质层进行退火并冷却;
f.在所述SixNy/SiO2栅介质层溅射或蒸镀金属电极,形成MOS器件结构。
5.根据权利要求4所述的制备SiC基MOS器件栅介质薄膜的方法,其特征在于,
所述步骤b生成的所述SixNy薄膜的厚度范围为1~10nm。
6.根据权利要求4所述的制备SiC基MOS器件栅介质薄膜的方法,其特征在于,
所述步骤b气相沉积SixNy薄膜的工艺温度范围为500℃~1000℃。
7.根据权利要求4所述的制备SiC基MOS器件栅介质薄膜的方法,其特征在于,
所述步骤c生成的所述Si薄膜的厚度范围为1~50nm。
8.根据权利要求4所述的制备SiC基MOS器件栅介质薄膜的方法,其特征在于,
所述步骤d的低温氧化和氧气退火的工艺温度范围为500℃~1000℃,所述SiO2薄膜的厚度范围为1~100nm。
9.根据权利要求4所述的制备SiC基MOS器件栅介质薄膜的方法,其特征在于,
所述步骤e的退火为氧化氮和/或氩气退火,退火的工艺温度范围为500℃~1400℃。
CN201710261302.8A 2017-04-20 2017-04-20 制备SiC基MOS器件栅介质薄膜的方法 Active CN107093548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710261302.8A CN107093548B (zh) 2017-04-20 2017-04-20 制备SiC基MOS器件栅介质薄膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710261302.8A CN107093548B (zh) 2017-04-20 2017-04-20 制备SiC基MOS器件栅介质薄膜的方法

Publications (2)

Publication Number Publication Date
CN107093548A CN107093548A (zh) 2017-08-25
CN107093548B true CN107093548B (zh) 2019-09-03

Family

ID=59638269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710261302.8A Active CN107093548B (zh) 2017-04-20 2017-04-20 制备SiC基MOS器件栅介质薄膜的方法

Country Status (1)

Country Link
CN (1) CN107093548B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244108A (zh) * 2011-06-23 2011-11-16 西安电子科技大学 复合介质层的SiCMOS电容及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244108A (zh) * 2011-06-23 2011-11-16 西安电子科技大学 复合介质层的SiCMOS电容及其制作方法

Also Published As

Publication number Publication date
CN107093548A (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
Martens et al. Improved metal-insulator-transition characteristics of ultrathin VO2 epitaxial films by optimized surface preparation of rutile TiO2 substrates
WO2020253420A1 (zh) 氧化镓sbd终端结构及制备方法
CN103887163B (zh) 用于SiC基MOS器件栅介质薄膜的制备方法
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN106340448B (zh) SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
CN102931068A (zh) 一种锗基mosfet栅介质的制备方法
CN108321213A (zh) SiC功率二极管器件的制备方法及其结构
CN108321212A (zh) SiC肖特基二极管的制备方法及其结构
CN103903973A (zh) 利用旋涂液态金属种子层在石墨烯上生长高k介质的方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN103451611B (zh) 适用于栅介质层的低漏电流HfO2薄膜的制备方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN103681256A (zh) 一种新型碳化硅mosfet器件及其制作方法
CN107093548B (zh) 制备SiC基MOS器件栅介质薄膜的方法
CN115295407B (zh) 一种SiC功率器件的栅氧结构制备方法和栅氧结构
CN103915319A (zh) 一种转移cvd石墨烯制备石墨烯器件的方法
CN104733285A (zh) 在半导体衬底表面制备锌掺杂超浅结的方法
CN107359127A (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN114023633A (zh) 碳化硅器件的栅氧化层的制备方法与碳化硅器件
CN113871468A (zh) 一种具有叠栅结构的碳化硅mis器件及其制备方法
CN210156382U (zh) 一种SiC基MOS器件
JP4844609B2 (ja) 炭化けい素半導体基板の酸化膜形成方法
US20150187882A1 (en) Semiconductor device, method of manufacturing the same and power semiconductor device including the same
CN113690307B (zh) 一种具有三叠层栅介质结构的金刚石场效应晶体管
JP2002280381A (ja) 炭化けい素半導体素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230228

Address after: 410300 No. 18, new energy auto parts Industrial Park, Yonghe South Road, Liuyang high tech Industrial Development Zone, Changsha City, Hunan Province

Patentee after: Liuyang Taike Tianrun Semiconductor Technology Co.,Ltd.

Address before: 100192 B-1, Northern Territory, Dongsheng Science Park, Zhongguancun, 66 Xiaokou Road, Qinghe West, Haidian District, Beijing

Patentee before: GLOBAL POWER TECHNOLOGY (BEIJING) CO.,LTD.