CN113540208B - 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法 - Google Patents
基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN113540208B CN113540208B CN202110658267.XA CN202110658267A CN113540208B CN 113540208 B CN113540208 B CN 113540208B CN 202110658267 A CN202110658267 A CN 202110658267A CN 113540208 B CN113540208 B CN 113540208B
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal
- schottky diode
- dielectric layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011065 in-situ storage Methods 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 48
- 230000008569 process Effects 0.000 claims description 44
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000005566 electron beam evaporation Methods 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000007774 longterm Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 53
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 239000003344 environmental pollutant Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 150000002902 organometallic compounds Chemical class 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000000861 blow drying Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 235000019441 ethanol Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底，其特征在于，所述衬底的底部设置有阴极，所述衬底的顶部从下至上依次设置有n+层和漂移区，漂移区顶部设置有原位生长的介质层，介质层的顶部设置有阳极。本发明还提供了上述二极管的制备方法，包括以下步骤：S1、提供衬底，对衬底进行预处理和热处理，在衬底上淀积n+层；S2、在n+层上，淀积厚度为1‑10μm的漂移区；S3、在GaN漂移区上，直接原位生长一层介质层；S4、在衬底的底部淀积阴极金属；S5、在介质层上制作掩膜，在介质层上淀积阳极金属，即得到所述肖特基二极管。本发明提供的二极管，界面质量高，利于长期可靠性。
Description
技术领域
本发明属于半导体器件领域，具体涉及一种原位生长MIS结构的垂直GaN肖特基二极管及其制备方法，可用于功率开关领域。
背景技术
以GaN、SiC等为代表的第三代宽禁带半导体材料凭借宽禁带宽度、高临界电场强度、高电子迁移率、高电子饱和速率等优点在功率开关器件领域中广受关注。GaN基肖特基势垒二极管(SBD)由于其优异的材料特性，具备低正向压降、快速反向恢复、高开关频率、高击穿电压、高功率密度等优点，是电力电子应用的理想选择。与横向肖特基二极管相比，垂直肖特基二极管导电通道更宽，功率密度更大。此外，垂直肖特基二极管只需要增加漂移区厚度即可提高器件的击穿电压，而器件横向尺寸不变。因此垂直肖特基二极管在功率应用中更受欢迎。然而肖特基二极管存在着缺陷，即反向漏电较大，导致反向耐压偏低。一般的解决方案是通过调整GaN材料的掺杂参数、添加场板终端结构、优化界面等。很少有研究者在肖特基二极管中应用MIS结构，这是因为传统生长介质的方法得到的界面质量较差，会引入较多的陷阱态，从而影响器件特性。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于原位生长MIS结构的垂直GaN肖特基二极管。
本发明的第一个目的是提供一种基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底，其特征在于，所述衬底的底部设置有阴极，所述衬底的顶部从下至上依次设置有n+层和漂移区，漂移区顶部设置有原位生长的介质层，介质层的顶部设置有阳极。
优选的，所述衬底、n+层和漂移区的材料均为氮化镓材料，且衬底为n型GaN衬底，介质层的材料为氮化硅、氧化镓、氧化铝、氮化铝中的一种。
优选的，所述n+层的厚度为0.5-5μm，掺杂元素为硅，掺杂浓度为1018cm-3-1020cm-3。
优选的，所述漂移区和介质层的厚度分别为1-10μm和5-15nm。
优选的，所述阴极金属采用Ti/Al/Ni/Au组合，其中Ti金属的厚度为20-100nm，Al金属的厚度为100-300nm，Ni金属的厚度为20-200nm，Au金属的厚度为20-200nm。
优选的，所述阳极金属采用Ni/Au组合，其中Ni金属的厚度为20-100nm，Au金属的厚度为50-500nm。
本发明的第二个目的是提供一种上述垂直GaN肖特基二极管的制备方法，包括以下步骤：
S1、提供衬底，对衬底进行预处理和热处理，采用金属有机化合物化学气相淀积MOCVD工艺在衬底上淀积厚度为0.5-5μm的n+层，掺杂元素为硅，掺杂浓度为1018cm-3～1020cm-3；
S2、在n+层上，采用MOCVD工艺淀积厚度为1-10μm的漂移区；
S3、在漂移区上，采用MOCVD工艺直接原位生长一层介质层；
S4、在衬底的底部采用电子束蒸发工艺淀积阴极金属，并在850℃的高温下进行退火；
S5、在介质层上制作掩膜，采用电子束蒸发工艺在介质层上淀积阳极金属，即得到所述肖特基二极管。
优选的，步骤S1中，所述衬底预处理和热处理的操作步骤为：对衬底利用丙酮、无水乙醇溶液和去离子水分别进行超声清洗，并在氢气氛围中以1050℃对衬底热处理10分钟。
优选的，步骤S1中，所述MOCVD工艺中的反应室压力为10-100Torr，Ga源流量为50-100μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm，温度为900℃。
优选的，步骤S2中，所述反应室压力为10～100Torr，Ga源流量为50-100μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm，温度为900℃；步骤S3中，所述反应室压力为10～100Torr，温度为900℃。
本发明与现有技术相比，其有益效果在于：
(1)本发明提供的基于原位生长MIS结构的垂直GaN肖特基二极管，通过在GaN材料和阳极之间插入介质层，形成MIS结构，能够抑制反向漏电。
(2)本发明提供的基于原位生长MIS结构的垂直GaN肖特基二极管，通过使用原位生长MIS结构，在抑制反向漏电同时，引入的界面态较少，界面质量高，利于长期可靠性。
附图说明
图1为本发明实施例1提供的基于原位生长MIS结构的垂直GaN肖特基二极管结构示意图；
图2为本发明实施例1提供的基于原位生长MIS结构的垂直GaN肖特基二极管制备流程图；
图3为本发明实施例1提供的基于原位生长MIS结构的垂直GaN肖特基二极管与传统结构的垂直GaN肖特基二极管反向漏电对比图；
图中：1、衬底；2、n+层；3、漂移区；4、阴极；5、介质层；6、阳极。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示，本发明提供的基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底1，衬底1的底部设置有阴极4，所述衬底1的顶部从下至上依次设置有n+层2和漂移区3，漂移区3的顶部设置有原位生长的介质层5，介质层5的顶部设置有阳极6。
衬底1、n+层2和漂移区3的材料均为氮化镓材料，且衬底1为n型GaN衬底，介质层5的材料为氮化硅、氧化镓、氧化铝、氮化铝中的一种。
n+层2的厚度为0.5-5μm，掺杂浓度为1018cm-3-1020cm-3，掺杂元素为硅。
漂移区3和介质层5的厚度分别为1-10μm和5-15nm。
阴极4金属采用Ti/Al/Ni/Au组合，其中Ti金属的厚度为20-100nm，Al金属的厚度为100-300nm，Ni金属的厚度为20-200nm，Au金属的厚度为20-200nm。
阳极6金属采用Ni/Au组合，其中Ni金属的厚度为20-100nm，Au金属的厚度为50-500nm。
如图2所示，本发明还提供了上述基于原位生长MIS结构的垂直GaN肖特基二极管的制备方法，具体包括以下步骤：
S1、提供衬底，对衬底1利用丙酮、无水乙醇溶液和去离子水分别进行超声清洗，并在氢气氛围中以1050℃对衬底1热处理10分钟，接着采用金属有机化合物化学气相淀积MOCVD工艺在衬底1上淀积厚度为0.5-5μm的n+层2，掺杂浓度为1018cm-3～1020cm-3，掺杂元素为硅，其中，MOCVD工艺中的反应室压力为10-100Torr，Ga源流量为50-100μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm，温度为900℃；
S2、在n+层2上，采用MOCVD工艺淀积厚度为1-10μm的漂移区3，其中MOCVD工艺中的反应室压力为10～100Torr，Ga源流量为50-100μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm，温度为900℃；
S3、在漂移区3上，采用MOCVD工艺直接原位生长一层介质层5，其中，以氮化铝介质和氧化镓介质为例，若所选介质为氮化铝，所述反应室压力为10～100Torr，Al源流量为50-100μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm，温度为900℃，若所选介质为氧化镓，所述反应室压力为10～100Torr，Ga源流量为50-100μmol/min，氧气或一氧化二氮流量为3000-6000sccm，温度为900℃。
S4、在衬底1的底部采用电子束蒸发工艺淀积阴极4金属，并在850℃的高温下进行退火；
S5、在介质层5上制作掩膜，采用电子束蒸发工艺在介质层5上淀积阳极6金属，即得到所述肖特基二极管。
实施例1
本发明实施例提供的基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底1，衬底1的底部设置有阴极4，所述衬底1的顶部从下至上依次设置有n+层2和漂移区3，漂移区3的顶部设置有原位生长的介质层5，介质层5的顶部设置有阳极6。
衬底1、n+层2和漂移区3的材料均为氮化镓材料，且衬底1为n型GaN衬底，介质层5的材料为氮化铝。
n+层2的厚度为0.5μm，掺杂浓度为1018cm-3。
漂移区3和介质层5的厚度分别为1μm和5nm。
阴极4金属采用Ti/Al/Ni/Au组合，其中Ti金属的厚度为20nm，Al金属的厚度为100nm，Ni金属的厚度为20nm，Au金属的厚度为20nm。
阳极6金属采用Ni/Au组合，其中Ni金属的厚度为20nm，Au金属的厚度为50nm。
本发明实施例还提供了上述基于原位生长MIS结构的垂直GaN肖特基二极管的制备方法，具体包括以下步骤：
S1、提供氮化镓衬底，对衬底1利用丙酮、无水乙醇溶液和去离子水分别进行超声清洗10min，消除悬挂键，将清洗后的氮化镓衬底用氮气枪吹干；将清洗吹干后的氮化镓衬底在氢气氛围中以1050℃对衬底1热处理10分钟，以去除表面污染物，接着采用金属有机化合物化学气相淀积MOCVD工艺在GaN衬底1上淀积厚度为0.5μm的GaN n+层2，掺杂浓度为1018cm-3，其中，MOCVD工艺中的反应室压力为10Torr，Ga源流量为50μmol/min，氨气流量为3000sccm，氢气流量为1000sccm，温度为900℃；
S2、在n+层2上，采用MOCVD工艺淀积厚度为1μm的GaN漂移区3，其中MOCVD工艺中的反应室压力为10Torr，Ga源流量为50μmol/min，氨气流量为3000sccm，氢气流量为1000sccm，温度为900℃；
S3、将生长完漂移层的外延片继续放在MOCVD腔室内，在漂移区3上，采用MOCVD工艺直接原位生长一层厚度为5nm的AlN介质层5，其中，MOCVD工艺中的反应室压力为10Torr，Al源流量为50μmol/min，氨气流量为3000sccm，氢气流量为1000sccm；
S4、将生长完介质层的外延片放入E-Beam电子束蒸发设备中，以0.1nm/s的蒸发速率在衬底1的底部采用电子束蒸发工艺淀积阴极4金属，阴极4金属为Ti/Al/Ni/Au组合，其中Ti的厚度为20nm，Al的厚度为100nm，Ni的厚度为20nm，Au的厚度为20nm，并在850℃的高温下退火30s；
S5、在介质层5上制作掩膜，形成阳极窗口；将制作掩膜后的样品放置在E-Beam电子束蒸发设备中，以0.1nm/s的蒸发速率采用电子束蒸发工艺在阳极窗口中淀积阳极6金属，阳极6的金属采用Ni/Au组合，其中Ni的厚度为20nm，Au的厚度为50nm，即得到所述肖特基二极管。
实施例2
本发明实施例提供的基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底1，衬底1的底部设置有阴极4，所述衬底1的顶部从下至上依次设置有n+层2和漂移区3，漂移区3的顶部设置有原位生长的介质层5，介质层5的顶部设置有阳极6。
衬底1、n+层2和漂移区3的材料均为氮化镓材料，且衬底1为n型GaN衬底，介质层5的材料为氮化铝。
n+层2的厚度为3μm，掺杂浓度为1019cm-3。
漂移区3和介质层5的厚度分别为5μm和10nm。
阴极4金属采用Ti/Al/Ni/Au组合，其中Ti金属的厚度为50nm，Al金属的厚度为200nm，Ni金属的厚度为100nm，Au金属的厚度为100nm。
阳极6金属采用Ni/Au组合，其中Ni金属的厚度为50nm，Au金属的厚度为250nm。
本发明实施例还提供了上述基于原位生长MIS结构的垂直GaN肖特基二极管的制备方法，具体包括以下步骤：
S1、提供氮化镓衬底，对衬底1利用丙酮、无水乙醇溶液和去离子水分别进行超声清洗10min，消除悬挂键，将清洗后的氮化镓衬底用氮气枪吹干；将清洗吹干后的氮化镓衬底在氢气氛围中以1050℃对衬底1热处理10分钟，以去除表面污染物，接着采用金属有机化合物化学气相淀积MOCVD工艺在GaN衬底1上淀积厚度为3μm的GaN n+层2，掺杂浓度为1019cm-3cm-3，其中，MOCVD工艺中的反应室压力为50Torr，Ga源流量为70μmol/min，氨气流量为4500sccm，氢气流量为1500sccm，温度为900℃；
S2、在n+层2上，采用MOCVD工艺淀积厚度为5μm的GaN漂移区3，其中MOCVD工艺中的反应室压力为50Torr，Ga源流量为70μmol/min，氨气流量为4500sccm，氢气流量为1500sccm；
S3、将生长完漂移层的外延片继续放在MOCVD腔室内，在漂移区3上，采用MOCVD工艺直接原位生长一层厚度为10nm的AlN介质层5，其中，MOCVD工艺中的反应室压力为50Torr，Al源流量为70μmol/min，氨气流量为4500sccm，氢气流量为1500sccm；
S4、将生长完介质层的外延片放入E-Beam电子束蒸发设备中，以0.1nm/s的蒸发速率在衬底1的底部采用电子束蒸发工艺淀积阴极4金属，阴极4金属为Ti/Al/Ni/Au组合，其中Ti的厚度为50nm，Al的厚度为200nm，Ni的厚度为100nm，Au的厚度为100nm，并在850℃的高温下退火30s；
S5、在介质层5上制作掩膜，形成阳极窗口；将制作掩膜后的样品放置在E-Beam电子束蒸发设备中，以0.1nm/s的蒸发速率采用电子束蒸发工艺在阳极窗口中淀积阳极6金属，阳极6的金属采用Ni/Au组合，其中Ni的厚度为50nm，Au的厚度为250nm，即得到所述肖特基二极管。
实施例3
本发明实施例提供的基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底1，衬底1的底部设置有阴极4，所述衬底1的顶部从下至上依次设置有n+层2和漂移区3，漂移区3的顶部设置有原位生长的介质层5，介质层5的顶部设置有阳极6。
衬底1、n+层2和漂移区3的材料均为氮化镓材料，且衬底1为n型GaN衬底，介质层5的材料为氧化镓。
n+层2的厚度为5μm，掺杂浓度为1020cm-3。
漂移区3和介质层5的厚度分别为10μm和15nm。
阴极4金属采用Ti/Al/Ni/Au组合，其中Ti金属的厚度为100nm，Al金属的厚度为300nm，Ni金属的厚度为200nm，Au金属的厚度为200nm。
阳极6金属采用Ni/Au组合，其中Ni金属的厚度为100nm，Au金属的厚度为500nm。
本发明实施例还提供了上述基于原位生长MIS结构的垂直GaN肖特基二极管的制备方法，具体包括以下步骤：
S1、提供氮化镓衬底，对衬底1利用丙酮、无水乙醇溶液和去离子水分别进行超声清洗10min，消除悬挂键，将清洗后的氮化镓衬底用氮气枪吹干；将清洗吹干后的氮化镓衬底在氢气氛围中以1050℃对衬底1热处理10分钟，以去除表面污染物，接着采用金属有机化合物化学气相淀积MOCVD工艺在GaN衬底1上淀积厚度为5μm的GaN n+层2，掺杂浓度为1020cm-3，其中，MOCVD工艺中的反应室压力为100Torr，Ga源流量为100μmol/min，氨气流量为6000sccm，氢气流量为2000sccm，温度为900℃；
S2、在n+层2上，采用MOCVD工艺淀积厚度为10μm的GaN漂移区3，其中MOCVD工艺中的反应室压力为100Torr，Ga源流量为100μmol/min，氨气流量为6000sccm，氢气流量为2000sccm，温度为900℃；
S3、将生长完漂移层的外延片继续放在MOCVD腔室内，在漂移区3上，采用MOCVD工艺直接原位生长一层厚度为15nm的Ga2O3介质层5，其中，MOCVD工艺中的反应室压力为100Torr，Ga源流量为100μmol/min，氧气或一氧化二氮流量为6000sccm，温度为900℃；
S4、将生长完介质层的外延片放入E-Beam电子束蒸发设备中，以0.1nm/s的蒸发速率在衬底1的底部采用电子束蒸发工艺淀积阴极4金属，阴极4金属为Ti/Al/Ni/Au组合，其中Ti的厚度为100nm，Al的厚度为300nm，Ni的厚度为200nm，Au的厚度为200nm，并在850℃的高温下退火30s；
S5、在介质层5上制作掩膜，形成阳极窗口；将制作掩膜后的样品放置在E-Beam电子束蒸发设备中，以0.1nm/s的蒸发速率采用电子束蒸发工艺在阳极窗口中淀积阳极6金属，阳极6的金属采用Ni/Au组合，其中Ni的厚度为100nm，Au的厚度为500nm，即得到所述肖特基二极管。
下面对本发明实施例1提供的基于原位生长MIS结构的垂直GaN肖特基二极管与传统结构的垂直GaN肖特基二极管的性能进行研究
传统结构的垂直GaN肖特基二极管通过采用文献名称为：1kV/1.3mΩ·cm2Vertical GaN-on-GaN Schottky Barrier Diodes with High Switching Performance，文献号为10.1109/ISPSD.2018.8393655的文献中提供的方法制备得到。
图3为本发明实施例1提供的基于原位生长MIS结构的垂直GaN肖特基二极管与传统结构垂直GaN肖特基二极管的反向漏电对比图，通过图3可以看出，与传统结构的垂直GaN肖特基二极管相比，本发明实施例1通过引入原位生长的MIS结构，所制备得到的垂直GaN肖特基二极管的反向漏电相较于传统结构降低了三个数量级左右。
综上所述，本发明实施例提供的基于原位生长MIS结构的垂直GaN肖特基二极管，通过使用MIS结构，能够抑制反向漏电，而且本发明提供的基于原位生长MIS结构的垂直GaN肖特基二极管，通过使用原位生长MIS结构，在抑制反向漏电同时，引入的界面态较少，界面质量高，利于长期可靠性。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (6)
1.一种基于原位生长MIS结构的垂直GaN肖特基二极管，包括衬底(1)，其特征在于，所述衬底(1)的底部设置有阴极(4)，所述衬底(1)的顶部从下至上依次设置有n+层(2)和漂移区(3)，所述漂移区(3)的顶部设置有原位生长的介质层(5)，所述介质层(5)的顶部设置有阳极(6)；
所述n+层(2)的厚度为0.5-5μm，掺杂元素为硅，掺杂浓度为1018cm-3-1020cm-3；
所述漂移区(3)和介质层(5)的厚度分别为1-10μm和5-15nm；
所述基于原位生长MIS结构的垂直GaN肖特基二极管的制备方法，包括以下步骤：
S1、提供衬底，对衬底(1)进行预处理和热处理，采用金属有机化合物化学气相淀积MOCVD工艺在衬底(1)上淀积所述n+层(2)，掺杂元素为硅；
S2、在n+层(2)上，采用MOCVD工艺淀积所述漂移区(3)；
反应室压力为10～100Torr，Ga源流量为50-100μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm，温度为900℃；
S3、在漂移区(3)上，采用MOCVD工艺直接原位生长一层所述介质层(5)；
所述反应室压力为10～100Torr，温度为900℃；
S4、在衬底(1)的底部采用电子束蒸发工艺淀积阴极(4)金属，并在850℃的高温下进行退火；
S5、在介质层(5)上制作掩膜，采用电子束蒸发工艺在介质层(5)上淀积阳极(6)金属，即得到所述肖特基二极管。
2.根据权利要求1所述的基于原位生长MIS结构的垂直GaN肖特基二极管，其特征在于，所述衬底(1)、n+层(2)和漂移区(3)的材料均为氮化镓材料，且所述衬底(1)为n型GaN衬底，所述介质层(5)的材料为氮化硅、氧化镓、氧化铝、氮化铝中的一种。
3.根据权利要求1所述的基于原位生长MIS结构的垂直GaN肖特基二极管，其特征在于，所述阴极(4)金属采用Ti/Al/Ni/Au组合，其中Ti金属的厚度为20-100nm，Al金属的厚度为100-300nm，Ni金属的厚度为20-200nm，Au金属的厚度为20-200nm。
4.根据权利要求1所述的基于原位生长MIS结构的垂直GaN肖特基二极管，其特征在于，所述阳极(6)金属采用Ni/Au组合，其中Ni金属的厚度为20-100nm，Au金属的厚度为50-500nm。
5.根据权利要求1所述的基于原位生长MIS结构的垂直GaN肖特基二极管，其特征在于，所述垂直GaN肖特基二极管制备方法的步骤S1中，所述衬底(1)预处理和热处理的操作步骤为：对衬底(1)利用丙酮、无水乙醇溶液和去离子水分别进行超声清洗，并在氢气氛围中以1050℃对衬底(1)热处理10分钟。
6.根据权利要求1所述的基于原位生长MIS结构的垂直GaN肖特基二极管，其特征在于，所述垂直GaN肖特基二极管制备方法的步骤S1中，所述MOCVD工艺中的反应室压力为10-100Torr，Ga源流量为50-100μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm，温度为900℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110658267.XA CN113540208B (zh) | 2021-06-15 | 2021-06-15 | 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110658267.XA CN113540208B (zh) | 2021-06-15 | 2021-06-15 | 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113540208A CN113540208A (zh) | 2021-10-22 |
| CN113540208B true CN113540208B (zh) | 2022-10-18 |
Family
ID=78124881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110658267.XA Active CN113540208B (zh) | 2021-06-15 | 2021-06-15 | 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540208B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113290A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Manufacture of mis type schottky diode |
| US5070035A (en) * | 1988-01-25 | 1991-12-03 | Nippon Mining Co., Ltd. | Method for producing a iii-v compound semiconductor device with a phosphoric oxide insulating layer |
| JPH04302172A (ja) * | 1991-03-29 | 1992-10-26 | Kobe Steel Ltd | ダイヤモンドショットキーダイオード |
| JPH06151899A (ja) * | 1992-11-09 | 1994-05-31 | Fuji Electric Co Ltd | ダイヤモンド整流素子およびその製造方法 |
| US20060145190A1 (en) * | 2004-12-31 | 2006-07-06 | Salzman David B | Surface passivation for III-V compound semiconductors |
| JP5800291B2 (ja) * | 2011-04-13 | 2015-10-28 | ローム株式会社 | ＺｎＯ系半導体素子およびその製造方法 |
| US8822311B2 (en) * | 2011-12-22 | 2014-09-02 | Avogy, Inc. | Method of fabricating a GaN P-i-N diode using implantation |
| CN110676308B (zh) * | 2019-10-12 | 2022-12-20 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
-
2021
- 2021-06-15 CN CN202110658267.XA patent/CN113540208B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113540208A (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220209000A1 (en) | High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor | |
| CN108695385B (zh) | 一种基于Si衬底的GaN基射频器件外延结构及其制造方法 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
| CN109494154B (zh) | 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件 | |
| CN116960173B (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
| CN115472689A (zh) | 一种具有超结结构的高电子迁移率晶体管及其制备方法 | |
| WO2021139041A1 (zh) | 氧化镓肖特基二极管及其制备方法 | |
| CN110957375A (zh) | 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法 | |
| CN114156339A (zh) | 基于复合沟道结构的双向阻断hemt及其制备方法 | |
| JP2011210780A (ja) | ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法 | |
| CN113594234A (zh) | 一种低开启电压的氧化镓肖特基二极管制备方法 | |
| CN113540208B (zh) | 基于原位生长MIS结构的垂直GaN肖特基二极管及其制备方法 | |
| CN111063724A (zh) | 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法 | |
| CN116885000A (zh) | 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法 | |
| CN116387367A (zh) | 沟槽与场板复合终端结构的高压氧化镓肖特基势垒二极管 | |
| CN110676172A (zh) | 一种实现低导通电阻的增强型氮化镓晶体管的方法 | |
| US11626483B2 (en) | Low-leakage regrown GaN p-n junctions for GaN power devices | |
| CN110838514A (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 | |
| CN112018177B (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN113871468A (zh) | 一种具有叠栅结构的碳化硅mis器件及其制备方法 | |
| CN112614889A (zh) | 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法 | |
| CN109659354A (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN113540231B (zh) | 基于原位生长MIS结构的P-GaN高电子迁移率晶体管及制备方法 | |
| CN113257911B (zh) | 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |