JP5800291B2

JP5800291B2 - ＺｎＯ系半導体素子およびその製造方法

Info

Publication number: JP5800291B2
Application number: JP2011089002A
Authority: JP
Inventors: 俊輔赤坂; 川崎　雅司; 雅司川崎; 敦塚崎
Original assignee: Tohoku University NUC; Rohm Co Ltd
Current assignee: Tohoku University NUC; Rohm Co Ltd
Priority date: 2011-04-13
Filing date: 2011-04-13
Publication date: 2015-10-28
Anticipated expiration: 2031-04-13
Also published as: JP2012222275A; US20120261658A1; US8759828B2

Description

本発明は、金属と半導体とのショットキーバリア構造を有するＺｎＯ系半導体素子およびその製造方法に関する。

従来、紫外光を検出する紫外光検出装置には、受光部の光誘起電流量の変化によって受光部に照射される紫外光を検出する、いわゆる光起電力型センサ素子を用いたものがある。これは、コストが安いことやドーピングの制御のしやすさから、波長４００ｎｍから７５０ｎｍの範囲の可視光等にも検出感度を持つＳｉ半導体等が従来から考えられている。この光起電力型センサ素子の光検出原理は、受光部の半導体にバンドギャップ以上のエネルギーを持つ光を照射することによって、電子・正孔対を生成し、空乏層が電子と正孔を分離し、外部回路に電流が供給されるものである。

上記光起電力型センサ素子としては、フォトダイオードが知られており、上述したように、Ｓｉで構成されているのが一般的である。また、フォトダイオードのタイプとしては、Ｓｉと金属とを直接接合するショットキー接合フォトダイオードが提案されている。このショットキー直接接合型では、順方向の電圧降下が低く、スイッチング速度が速いという特長を持つ。しかし、逆方向リーク電流が大きいという問題がある。このため、非特許文献１に示されるように、Ｓｉを用いたＭＯＳ（Metal Oxide Semiconductor）ショットキーダイオードが提案されている。非特許文献１では、Ａｕ／ＳｉＯ_２／Ｓｉ構造のＭＯＳショットキーダイオードに関する議論がなされている。

一方で、Ｓｉは１μｍ以下の全ての波長域で感度を持っており、紫外光だけを取り出して光量を測定することができない。そのために紫外光以外をカットするため、なんらかの可視光・赤外線カットフィルタを入れることが必要になる。

そこで、フィルタを用いずに、紫外光のみを選択的に吸収して検出することができる半導体として、ＡｌＧａＮ半導体、ＺｎＯ半導体が考えられている。

これらを比較すると、Ｓｉとフィルタで構成されたフォトダイオードは、信頼性の高いＳｉフォトダイオードを構成することができる反面、強い紫外光照射により劣化するという欠点がある。また、ＡｌＧａＮ半導体で構成した場合、紫外光照射では劣化しないが、電子濃度が比較的高いので、量産時には暗電流の制御が問題となる可能性が高い。一方、ＺｎＯ半導体で構成した場合、紫外光照射では劣化しない利点がある。また、電子濃度を低く形成できるため、暗電流を低く抑えられるという利点もある。

このため、例えば、非特許文献２では、ＺｎＯ半導体を用いたＭＩＳ（Metal Insulator Semiconductor）ショットキーダイオードが提案されている。非特許文献２では、Ａｕ／Ｃｒ／ＳｉＯ_２／ＺｎＯ構造のＭＩＳショットキーダイオードに関する考察が行なわれている。

H.C.CARD and E.H.RHODERICK,Applied Physics., 1971,Vol.4"Studies of tunnel MOS diode I.Interface effects in silicon Schottky diodes" Ghusoon M. Ali and P.Chakrabarti, Applied Physics Letters 97,031116(2010)"Effect of thermal treatment on the performance of ZnO based metal-insulator-semiconductor ultraviolet photodetectors"

しかしながら、非特許文献２のように、ＺｎＯを用いたＭＩＳショットキーダイオードであっても、逆方向バイアス時のリーク電流が十分に抑制されていない状態であった。また、順方向バイアス時における整流特性などの電気特性にも改善の余地があった。

本発明は、上述した課題を解決するために創案されたものであり、リーク電流をより小さくし、かつ、電気的特性を改善したショットキーバリア型のＺｎＯ系半導体素子およびその製造方法を提供することを目的としている。

上記目的を達成するために、本発明のＺｎＯ系半導体素子は、ｎ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層上に形成された酸化アルミニウム膜と、前記酸化アルミニウム膜上に形成されたパラジウム層とを備え、前記ｎ型ＺｎＯ系半導体層とパラジウム層でショットキーバリア構造を構成していることを主要な特徴とする。

また、本発明のＺｎＯ系半導体素子の製造方法は、ｎ型ＺｎＯ系半導体層の表面を酸化ラジカルに曝して表面処理を行う第１工程と、前記第１工程の後に、前記ｎ型ＺｎＯ系半導体層上に酸化アルミニウム膜を形成する第２工程と、前記第２工程の後に、酸化アルミニウム膜上にパラジウム層を形成する第３工程とを備え、前記ｎ型ＺｎＯ系半導体層とパラジウム層でショットキーバリア構造を構成していることを主要な特徴とする。

本発明のＺｎＯ系半導体素子によれば、酸化アルミニウム膜を挟んで、ｎ型ＺｎＯ系半導体層とパラジウム層とが、ショットキーバリア構造を構成しているので、ショットキ接合部分については、周波数特性がなく、界面準位のない綺麗な接合ができる。このため、従来のＭＯＳショットキーダイオード等と比較して、リーク電流を低減することができ、電気的特性が向上する。

また、本発明のＺｎＯ系半導体素子の製造方法によれば、酸化アルミニウム膜を形成する前に、ｎ型ＺｎＯ系半導体層の表面を酸素ラジカルに曝して表面処理を行っている。このため、ｎ型ＺｎＯ系半導体層の表面が酸素終端され、ｎ型ＺｎＯ系半導体層と酸化アルミニウム膜との接合状態が良くなる。

本発明のＺｎＯ系半導体素子の構成例を示す断面図である。図１の素子の電流電圧特性を示す図である。図１の素子の分光感度特性を示す図である。図１の素子の容量周波数特性を示す図である。本発明のＺｎＯ系半導体素子の構成例を示す断面図である。図５の素子において酸化アルミニウム膜の膜厚を変化させたときの電流電圧特性を示す図である。図５の素子において酸化アルミニウム膜の膜厚を０．５ｎｍ、１．０ｎｍ、２．０ｎｍとした場合のＣ^−２−Ｖ特性を示す図である。図５の素子において酸化アルミニウム膜の膜厚とショットキーバリアの高さ及び理想係数との関係を示す図である。図５とはショットキー電極が異なる構成を示す図である。図５と図９の素子における電流電圧特性をそれぞれ示す図である。本発明のＺｎＯ系半導体素子の製造工程を示す図である。図５の構成でＺｎＯ基板の表面をアッシング処理した場合の電流電圧特性とアッシング処理しない場合の電流電圧特性とを示す図である。サファイア基板の光の透過率と、Ｐｄ／Ａｕの半透明金属電極の透過率とを比較した図である。Ｍｇ_ＹＺｎ_１−ＹＯ（０≦Ｙ＜１）の分光感度特性を示す図である。

以下、図面を参照して本発明の一実施形態を説明する。図１は、本発明によるＺｎＯ系半導体素子の断面構造の一例を示す。

基板１上にｎ型ＺｎＯ系半導体層２が形成されており、ｎ型ＺｎＯ系半導体層２の上には酸化アルミニウム膜３が形成されている。また、酸化アルミニウム（ＡｌＯ_Ｘ）膜３上には、金属電極４が形成されている。金属電極４は、Ｐｄ（パラジウム）層４ａ上にＡｕ（金）層４ｂが積層された多層膜構造を有している。金属電極４は、前記のように、Ｐｄ／Ａｕの多層金属膜となるが、半透明電極として機能する。金属電極４上にはパッド電極５が形成されている。パッド電極５は、例えば、下からＮｉ（ニッケル）層、Ａｕ層を順に積層したＮｉ／Ａｕの多層膜構造を有している。

一方、基板１の裏面には金属電極４に対向するように、裏面電極６が形成されている。基板１は導電性基板で構成され、例えば、ｎ型ＺｎＯ基板が用いられる。裏面電極６は、例えば、Ａｌ（アルミニウム）等で構成されている。Ａｌは、ｎ型半導体にオーミック接触する材料であり、Ａｌ以外でもオーミック電極として機能する材料であれば、裏面電極６に用いることができる。

ここで、ＺｎＯ系半導体又はＺｎＯ系基板は、ＺｎＯ又はＺｎＯを含む化合物から構成されるものであり、具体例としては、ＺｎＯの他、IIＡ族元素とＺｎ、IIＢ族元素とＺｎ、またはIIＡ族元素およびIIＢ族元素とＺｎのそれぞれの酸化物を含むものを意味する。一例として、ｎ型ＺｎＯ系半導体層２は、Ｍｇ_ＹＺｎ_１−ＹＯ（０≦Ｙ＜１）で構成される。

ｎ型ＺｎＯ系半導体層２上に形成された酸化アルミニウム膜３は絶縁膜に相当し、酸化アルミニウム膜３上に形成されたＰｄ層４ａはショットキー電極に相当する。Ｐｄ層４ａの仕事関数がｎ型ＺｎＯ系半導体層２の電子親和力よりも大きくなるため、酸化アルミニウム膜３を挟んで、Ｐｄ層４ａとｎ型ＺｎＯ系半導体層２はショットキーバリア構造を形成する。したがって、図１のＺｎＯ系半導体素子は、ＭＯＳ構造又はＭＩＳ構造のショットキーバリア型素子を構成している。

図１では、パッド電極５を直流電源の＋側に裏面電極６を直流電源の−側に接続している。これは、図１のＺｎＯ系半導体素子が、上述したショットキーバリア構造のダイオードとして整流作用を有するのであるが、そのときの順方向バイアスを加えた状態を示すものである。

図１のように、上方から光照射が行なわれると、ｎ型ＺｎＯ系半導体層２に形成されている空乏層で光を吸収して電流に変換され、この光電流がパッド電極５と裏面電極６の両端から取り出される。すなわち、ｎ型ＺｎＯ系半導体層２は光吸収層に相当するものである。

次に、図１のＺｎＯ系半導体素子の電流電圧特性（Ｉ−Ｖ特性）、分光感度特性を測定した結果を図２、図３に示す。基板１は積層側の面が＋Ｃ面のｎ型ＺｎＯ基板とし、ｎ型ＺｎＯ系半導体層２は、ｎ型Ｍｇ_ＹＺｎ_１−ＹＯ（０≦Ｙ＜１）で構成し、具体的には電子濃度１×１０^１４ｃｍ^３のｎ型Ｍｇ_０．１Ｚｎ_０．９Ｏ半導体層（Ｙ＝０．１）とした。酸化アルミニウム膜３は、Ａｌ_２Ｏ_３で構成し、膜厚は１ｎｍとした。また、金属電極４は、Ｐｄ層４ａを膜厚４ｎｍで、Ａｕ層４ｂを膜厚４ｎｍで構成した。

なお、上記のように、基板１に用いるｎ型ＺｎＯ基板のｎ型ＺｎＯ系半導体層２と接する側の主面が＋Ｃ面（０００１）となるように構成している。これは、ＺｎＯ系半導体の−Ｃ面は＋Ｃ面に比べて、酸やアルカリに弱く、加工も行いにくいためである。

図２の電流電圧特性は、図１のＺｎＯ系半導体素子に光照射を行なわない状態の暗電流を測定したものである。以下、特に断らない限り、電流電圧特性の測定は光照射を行なわない状態で行なったものである。図２のＡ１は、Ａｌ_２Ｏ_３からなる酸化アルミニウム膜３を用いて、図１のように構成した場合のＩ−Ｖ特性を示し、図２のＡ２は、比較のために、図１の構成における酸化アルミニウム膜３を取り除いて、ショットキー電極となるＰｄ層４ａを直接ｎ型ＺｎＯ系半導体層２に接合した場合のＩ−Ｖ特性を示す。

図２の横軸に示す電圧（Ｖ）は、０を境にして＋側電圧が順方向バイアス（以下、順バイアスという）となり、−側電圧が逆方向バイアス（以下、逆バイアスという）となる。また、図２の縦軸は電流密度（Ａ／ｃｍ^２）を示す。図２からわかるように、Ａ１及びＡ２ともに、逆バイアスを加えているときには、ほぼ一定の微電流が流れているが、Ａ１のリーク電流は１０^−１のオーダーであり、Ａ２のリーク電流は１０^−９程度のオーダーであるので、Ａ２のリーク電流はＡ１と比較して極めて小さく、少なくとも４桁以上低減している。

また、順バイアスが加えられると、Ａ１では電流が指数関数的に増加していくが、Ａ２では電流が急激に増加しており、リーク電流が影響している。本発明の構成によるＡ１は、順バイアス領域で直線部分を有しており、酸化アルミニウム膜３を取り除いた構成によるＡ２よりも、非常に綺麗な整流特性を有していることがわかる。

このように、本発明の図１の構成では、リーク電流を極めて低い値に低下させることができる。また、順バイアスにおいては、電圧と電流密度とが指数関数的な関係を示す、綺麗な整流特性を示す。さらに、ｎ型ＺｎＯ系半導体層２の電子濃度が、１×１０^１４ｃｍ^３と低い電子濃度であっても、酸化アルミニウム膜３を挟んで、Ｐｄ層４ａとｎ型ＺｎＯ系半導体層２はショットキーバリア構造を形成するので、常に暗電流を低く抑えられる。

図３は、分光感度特性を示す。横軸は波長（ｎｍ）を、縦軸は量子効率（％）を示す。分光感度特性は、図１のＺｎＯ系半導体素子に、上側から、分光した単色光を照射し、波長を変化させて測定した。光源はキセノンランプを用いており、波長３６５ｎｍにおける光強度は２０μＷ／ｃｍ^２である。図３に示されるように、可視光の領域には全く感度がなく、波長３６５ｎｍの紫外光を選択的に感知できている。

次に、図１の構成で、容量周波数特性（Ｃ−Ｖ特性）を測定した。前記同様、基板１は積層側の面が＋Ｃ面のｎ型ＺｎＯ基板とし、ｎ型ＺｎＯ系半導体層２は電子濃度１×１０^１４ｃｍ^３のｎ型Ｍｇ_０．１Ｚｎ_０．９Ｏ半導体層（Ｙ＝０．１）とした。酸化アルミニウム膜３は、Ａｌ_２Ｏ_３で構成し、膜厚は１ｎｍとした。また、金属電極４は、Ｐｄ層４ａを膜厚４ｎｍで、Ａｕ層４ｂを膜厚４ｎｍで構成した。

容量周波数特性の測定結果を図４に示す。縦軸が容量（Ｆ）を、横軸が周波数（Ｈｚ）を示す。図４からわかるように、周波数による容量の変化はなく、周波数依存性はない。このように、酸化アルミニウム膜３とｎ型ＺｎＯ系半導体層２の間は、界面準位のない綺麗な接合ができていることがわかる。

次に、酸化アルミニウム膜３として使用したＡｌ_２Ｏ_３膜の膜厚により、ＺｎＯ系半導体素子の特性がどのように変わるのかを図６〜図８に示す。図６〜図８の測定には、図５の構成を用いた。積層側の面が＋Ｃ面のｎ型ＺｎＯ基板１１上に、酸化アルミニウム膜１３として膜厚Ｌ（ｎｍ）のＡｌ_２Ｏ_３膜を形成した。また、酸化アルミニウム膜１３上に、膜厚４ｎｍのＰｄ層１４ａ上に膜厚４ｎｍのＡｕ層４ｂを積層した半透明の金属電極１４を形成した。下からＮｉ（ニッケル）層、Ａｕ層を順に積層したＮｉ／Ａｕの多層膜構造を有するパッド電極１５を金属電極１４上に形成し、ＺｎＯ基板１１の裏面にＡｌからなる裏面電極１６を形成した。ここで、Ａｌ_２Ｏ_３膜の膜厚Ｌを変化させて測定した。

上記の図５の半導体素子を用いて、Ａｌ_２Ｏ_３膜の膜厚Ｌを０．５ｎｍ、１．０ｎｍ、２．０ｎｍ、５．０ｎｍと変化させ、各膜厚における電流電圧特性を測定した結果を図６に示す。ここで、縦軸が電流密度（Ａ／ｃｍ^２）を、横軸が電圧（Ｖ）を示す。Ｘ１はＡｌ_２Ｏ_３膜の膜厚Ｌが０．５ｎｍの場合を、Ｘ２は膜厚Ｌが１．０ｎｍの場合を、Ｘ３は膜厚Ｌが２．０ｎｍの場合を、Ｘ４は膜厚Ｌが５．０ｎｍの場合を示す。

Ａｌ_２Ｏ_３膜の膜厚が０．５ｎｍ、１．０ｎｍ、２．０ｎｍの場合は、Ｘ１〜Ｘ３の曲線を見ればわかるように、整流特性が示されているが、Ｘ４の場合は順バイアス領域では電流密度と電圧との指数関数的な関係が見られず、好ましい整流特性ではない状態となっている。以上のように、Ａｌ_２Ｏ_３膜の膜厚が２．０ｎｍ程度までは好ましい効果があるものと考えられる。Ａｌ_２Ｏ_３の分子の大きさは、０．２４ｎｍであるので、Ａｌ_２Ｏ_３単分子層の約１０層分の厚さまでの範囲が好ましい範囲と言える。これは、電子がトンネルするぐらいの薄い膜厚のＡｌ_２Ｏ_３膜をショットキー電極Ｐｄ層とｎ型ＺｎＯとの間に挟むことで、リーク電流を低減することができるとともに、整流特性も維持できるものと考えられる。

図７は、図５の構成において、Ａｌ_２Ｏ_３膜の膜厚Ｌを０．５ｎｍ、１．０ｎｍ、２．０ｎｍとした場合の容量電圧特性（Ｃ^−２−Ｖ特性）を測定した結果を示す。Ｙ１は膜厚Ｌが０．５ｎｍの場合を、Ｙ２は膜厚Ｌが１．０ｎｍの場合を、Ｙ３は膜厚Ｌが２．０ｎｍの場合を示す。図５の半導体素子の空乏層容量をＣとした場合、順バイアス電圧ＶをかけたときのＣ−Ｖ特性を取得した後に、Ｃ^−２を計算し、Ｃ^−２−Ｖ特性としたものである。

図７の縦軸は、容量の二乗の逆数（１／Ｆ^２）を、横軸は電圧（Ｖ）を示す。図７のＹ１、Ｙ２、Ｙ３に示すように、逆バイアスの領域で直線になっている。これは、図５のｎ型ＺｎＯ基板１１の内部キャリア密度が深さによらず一定であることを示す。

図８は、図５の半導体素子において、上記のように、Ａｌ_２Ｏ_３膜の膜厚Ｌを０．５ｎｍ、１．０ｎｍ、２．０ｎｍとした場合のショットキーバリア高さと理想係数とを示す。図８の横軸はＡｌ_２Ｏ_３膜の膜厚（ｎｍ）を、向かって左側の縦軸はショットキーバリア高さ（ｅＶ）を、向かって右側の縦軸は理想係数を示す。

また、Ｂ１のグラフは、Ａｌ_２Ｏ_３膜の膜厚が０．５ｎｍ、１．０ｎｍ、２．０ｎｍの各場合において、図６の電流電圧特性から求めたショットキーバリア高さを示す。Ｂ２のグラフは、Ａｌ_２Ｏ_３膜の膜厚が０．５ｎｍ、１．０ｎｍ、２．０ｎｍの各場合において、図７のＣ^−２−Ｖ特性から求めたショットキーバリア高さを示す。このように、Ａｌ_２Ｏ_３膜の膜厚が厚くなるにつれて、ショットキーバリア高さが高くなり、電流は流れにくくなる。

一方、Ｒ１は、Ａｌ_２Ｏ_３膜の膜厚が０．５ｎｍ、１．０ｎｍ、２．０ｎｍの各場合における理想係数を示す。Ｒ１からわかるように、Ａｌ_２Ｏ_３膜の膜厚が厚くなると、理想係数も増大する。

次に、図１、図５のＺｎＯ系半導体素子では、ショットキー電極としてＰｄを用いていたが、この材料の優位性を以下に説明する。図９は、ショットキー電極を比較するために構成したＺｎＯ系半導体素子であり、図５と同一の符号については、同一の構成を示す。図５と異なるのは、ショットキー電極を構成する材料が異なる。図９の金属電極１８は、半透明電極であり、膜厚４ｎｍのＮｉ層１８ａ上に膜厚４ｎｍのＡｕ層１８ｂを積層した多層金属である。すなわち、ショットキー電極をＮｉ層１８ａとしている。

図５のＺｎＯ系半導体素子と図９のＺｎＯ系半導体素子に、光を照射しない状態の電流電圧特性をそれぞれ測定した。この測定結果を図１０に示す。ショットキー電極にＰｄを用いた図５の素子の電流電圧特性Ｚ１は、逆バイアス領域における漏れ電流が小さく、順バイアス領域における整流特性も良い状態となっている。しかし、ショットキー電極にＮｉを用いた図９の素子の電流電圧特性Ｚ２は、逆バイアス領域における漏れ電流が大きく、順バイアス領域における整流特性も悪い。

このように、従来用いられるＮｉ金属では、Ａｌ_２Ｏ_３膜を用いたとしても、リーク電流が大きくなり、整流特性が悪くなるので、好ましくない。本発明では、ショットキー電極をＰｄで構成し、ショットキー電極とＺｎＯ系半導体との間に酸化アルミニウム膜を形成することで、リーク電流が少ない、電気的特性の優れたＺｎＯ系半導体素子を形成することができた。

次に、図１のＺｎＯ系半導体素子の製造方法を図１１に示す。まず、図１１（ａ）に示すように、基板１として、主面が＋Ｃ面のｎ型ＺｎＯ基板を用意し、例えば、塩酸と水との割合が７：２００の塩酸溶液を用いて、３０秒程度、＋Ｃ面の表面をウエットエッチングする。この表面処理後、ＭＢＥ（Molecular Beam Epitaxy）でｎ型ＺｎＯ半導体層２としてＭｇＺｎＯ薄膜をエピタキシャル成長させる。例えば、ＭｇＺｎＯ薄膜の膜厚は１μｍに形成する（図１１（ｂ））。また、ｎ型不純物をドーピングし、所望の電子濃度にしておく。

次に、図１１（ｃ）に示されるように、形成されたＭｇＺｎＯ薄膜の表面をアッシング処理し、酸素終端を行う。ここで、表面処理に用いられるアッシング処理とは、励起状態の原子状酸素である酸素ラジカルＯ^＊にＭｇＺｎＯ薄膜の表面を曝す処理のことである。酸素ラジカルを含む気体としては、酸素プラズマ、オゾン等がある。アッシング処理は、例えば、酸素圧力１０Ｐａ（パスカル）、電力１０Ｗで放電させることによりプラズマ状態を形成し、３０秒程度行なわれる。

アッシング処理の後、ＭｇＺｎＯ薄膜上にＡＬＤ（Atomic Layer Deposition）法で酸化アルミニウム膜３を成長させる。ここで、ＡＬＤ法とは、表面に１分子ずつ吸着反応させながら成長を進める方法である。ＯＨ基と原料ガスが反応して吸着層を形成し、表面を一層覆うと吸着が止まり、各ステップごとに導入ガスを切り替えて膜成長が進む。これにより、単分子層の整数倍の厚さの酸化アルミニウム膜３を形成することができる。

次に、図１１（ｅ）に示すように、酸化アルミニウム膜３上に、Ｐｄ層４ａ、Ａｕ層４ｂを順に蒸着する。金属電極４の径Ｓ１は、例えば、３５０μｍ程度とすることができる。次に、Ａｕ層４ｂ上に、パッド電極５を蒸着により形成する。パッド電極５の形成は、Ｎｉ（ニッケル）層、Ａｕ層を順に蒸着により積層する。このパッド電極５の径Ｓ２は、１００μｍ程度とすることができる。最後に、Ａｌ等による裏面電極６を蒸着により形成する（図１１（ｇ））。

図５の構成のＺｎＯ系半導体素子を用い、ｎ型ＺｎＯ基板１１の表面を図１１（ｃ）におけるアッシング処理を行った場合の効果を図１２に示す。図１２のＰ２は、ｎ型ＺｎＯ基板１１の表面にアッシング処理を施した後に、酸化アルミニウム膜１３を成長させた場合のＺｎＯ系半導体素子の電流電圧特性を示す。また、Ｐ１は、ｎ型ＺｎＯ基板１１の表面にアッシング処理を施さずに、酸化アルミニウム膜１３を成長させた場合のＺｎＯ系半導体素子の電流電圧特性を示す。図１２の横軸は電圧（Ｖ）を、縦軸は電流密度（Ａ／ｃｍ^２）を示す。

Ｐ１とＰ２の電流電圧特性を比較すると、Ｐ２の方が逆バイアス領域でのリーク電流が５桁程度小さい。また、順バイアス領域では、整流特性はＰ２の方が良い。このように、酸化アルミニウム膜を成長させる前に、ＺｎＯ系基板やＺｎＯ系半導体の成長側表面をアッシング処理によって酸素終端させることにより、成長側表面のピットホールが減少し、酸化アルミニウム膜が安定して成長するので、膜質が良くなる。このため、リーク電流の少ない、かつ整流特性の良いショットキー型のＺｎＯ系半導体素子を作製することができる。

図１３は、本発明のＺｎＯ系半導体素子に用いられる半透明の金属電極４、１４の光の透過率と、サファイア基板の光の透過率を比較したものである。金属電極４、１４の光の透過率は、次のような素子を作製して測定した。サファイア基板上に膜厚１ｎｍのＡｌ_２Ｏ_３膜を積層し、このＡｌ_２Ｏ_３膜上にＰｄ層（膜厚４ｎｍ）、Ａｕ層（膜厚４ｎｍ）を順に積層して金属電極を作製し、サファイア基板／Ａｌ_２Ｏ_３膜／Ｐｄ／Ａｕという構造にした。この素子に上方から光を照射して測定した。

半透明の金属電極４、１４は、上記のように、膜厚４ｎｍのＰｄ層上に膜厚４ｎｍのＡｕ層が積層された電極である。図１３の横軸は光の波長（ｎｍ）を、縦軸は光の透過率（％）を示す。ＳＡはサファイア基板の透過率曲線を示しており、ＰＡの曲線は、半透明の金属電極４、１４の透過率曲線を表す。このように、ＳＡで示されるサファイア基板の透過率と同様、ＰＡの曲線も、紫外光から可視光の領域において、一定の透過率を示している。しかし、サファイア基板の透過率が７０％程度なのに対して、ＰＡで示される半透明電極の透過率は５０％程度であることが示されており、半透明であることがわかる。

一方、図１４は、図１のｎ型ＺｎＯ系半導体層２にｎ型Ｍｇ_ＹＺｎ_１−ＹＯ（０≦Ｙ＜１）を用いた場合、Ｍｇの含有率Ｙを変化させることにより、紫外光をさらに細かく分光可能であることを示す。この分光感度特性は、以下の構成により測定した。我々が提案して特許された特許第４３６２６３５号に記載のＺｎＯ系半導体素子を用いた。すなわち、ｎ型Ｍｇ_ＹＺｎ_１−ＹＯ半導体層上に、ＰＥＤＯＴ：ＰＳＳからなる有機物電極を形成し、ＰＥＤＯＴ：ＰＳＳ上にＡｕ層を形成した。一方、ｎ型Ｍｇ_ＹＺｎ_１−ＹＯ半導体層の裏面には、Ｔｉ層とＡｕ層の多層金属膜で構成された裏面電極を形成した。

Ｍｇ_ＹＺｎ_１−ＹＯのＭｇの含有率Ｙに対するバンドギャップ相当波長（ｎｍ）との関係は、Ｙの値が高くなるほどに、バンドギャップ相当波長は小さくなる。したがって、Ｙの値が大きくなるにつれて、吸収波長が紫外光の短波長領域にシフトする。Ｙの値を変化させて、分光感度特性を測定したのが図１４である。図１４の横軸は波長（ｎｍ）を、縦軸は受光感度（Ａ／Ｗ）を示す。

この図からわかるように、光吸収層となるＭｇ_ＹＺｎ_１−ＹＯのＭｇの含有率Ｙを変化させることにより、ショットキー型光電変換素子の受光感度領域を変化させることができる。したがって、図１のｎ型ＺｎＯ系半導体層２にＭｇ_ＹＺｎ_１−ＹＯを用いることで、紫外光領域の光を検出可能であり、さらに、紫外光Ａ、紫外光Ｂ、紫外光Ｃと検出波長領域を細かく設定することができる。

ここで、紫外領域は、４００ｎｍ以下の波長で２００ｎｍ程度までの波長をいうものとする。紫外領域は、さらに、紫外光Ａ（波長３２０ｎｍより大きく、４００ｎｍ以下）、紫外光Ｂ（波長２８０ｎｍより大きく、３２０ｎｍ以下）、紫外光Ｃ（波長２８０ｎｍ以下）に分類される。

本発明のＺｎＯ系半導体素子およびその製造方法の構成は、特に、紫外光検出用のフォトダイオードなどに適用することができる。

１基板
２ｎ型ＺｎＯ系半導体層
３酸化アルミニウム膜
４金属電極
４ａＰｄ（パラジウム）層
４ｂＡｕ（金）層
５パッド電極
１１ｎ型ＺｎＯ基板
１３酸化アルミニウム膜
１４ａＰｄ（パラジウム）層
１４ｂＡｕ（金）層
１５パッド電極

Claims

ｎ型ＺｎＯ系半導体層と、
前記ｎ型ＺｎＯ系半導体層上に形成された酸化アルミニウム膜と、
前記酸化アルミニウム膜上に形成されたパラジウム層とを備え、
前記ｎ型ＺｎＯ系半導体層とパラジウム層でショットキーバリア構造を構成していることを特徴とするＺｎＯ系半導体素子。
前記酸化アルミニウム膜が形成される側の前記ｎ型ＺｎＯ系半導体層の表面は、＋Ｃ面であることを特徴とする請求項１に記載のＺｎＯ系半導体素子。
前記酸化アルミニウム膜は、酸化アルミニウムの単分子層の１倍〜１０倍の範囲の膜厚を有することを特徴とする請求項１又は請求項２に記載のＺｎＯ系半導体素子。
前記パラジウム層を含む多層金層膜で構成された半透明電極が形成されていることを特徴とする請求項１〜請求項３のいずれか１項に記載のＺｎＯ系半導体素子。
前記ｎ型ＺｎＯ系半導体層は、Ｍｇ_ＹＺｎ_１−ＹＯ（０≦Ｙ＜１）で構成されていることを特徴とする請求項１〜請求項４のいずれか１項に記載のＺｎＯ系半導体素子。
前記ｎ型ＺｎＯ系半導体層は、紫外光を吸収する光吸収層として作用し、紫外光を検出することを特徴とする請求項５に記載のＺｎＯ系半導体素子。
ｎ型ＺｎＯ系半導体層の表面を酸化ラジカルに曝して表面処理を行う第１工程と、
前記第１工程の後に、前記ｎ型ＺｎＯ系半導体層上に酸化アルミニウム膜を形成する第２工程と、
前記第２工程の後に、酸化アルミニウム膜上にパラジウム層を形成する第３工程とを備え、前記ｎ型ＺｎＯ系半導体層とパラジウム層でショットキーバリア構造を構成していることを特徴とするＺｎＯ系半導体素子の製造方法。