CN111081765B - 一种基于铟铝锌氧化物的肖特基二极管及其制备方法 - Google Patents

一种基于铟铝锌氧化物的肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN111081765B
CN111081765B CN201911406326.3A CN201911406326A CN111081765B CN 111081765 B CN111081765 B CN 111081765B CN 201911406326 A CN201911406326 A CN 201911406326A CN 111081765 B CN111081765 B CN 111081765B
Authority
CN
China
Prior art keywords
metal electrode
iazo
schottky diode
zinc oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911406326.3A
Other languages
English (en)
Other versions
CN111081765A (zh
Inventor
冯先进
徐伟东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201911406326.3A priority Critical patent/CN111081765B/zh
Publication of CN111081765A publication Critical patent/CN111081765A/zh
Application granted granted Critical
Publication of CN111081765B publication Critical patent/CN111081765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/443Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明涉及一种基于铟铝锌氧化物的肖特基二极管及其制备方法,该二极管结构包括由下到上依次设置的SiO2/P+‑Si衬底、金属电极Ti、IAZO薄膜和双层金属电极Pd,双层金属电极Pd包括自下到上依次设置的第一层金属电极Pd和第二层金属电极Pd,IAZO薄膜与金属电极Ti之间为欧姆接触,IAZO薄膜与双层金属电极Pd之间为肖特基接触。本发明首次设计了一种顶部为肖特基接触的IAZO SBD,IAZO具有很宽的禁带宽度以及广阔的带隙调制范围,有利于确保IAZO SBD器件性能的光照稳定性;该SBD具有较好的电学性能,可以在低温下制备,适合工业生产。

Description

一种基于铟铝锌氧化物的肖特基二极管及其制备方法
技术领域
本发明涉及一种基于铟铝锌氧化物的肖特基二极管及其制备方法,属于半导体材料与器件技术领域。
背景技术
肖特基势垒二极管,简称肖特基二极管(SBD),是一种利用金属与半导体之间的接触势垒进行工作的器件。近年来,随着市场需求的改变,具有更高工作频率、更小尺寸和更低功耗的SBD的应用范围也在不断扩大。SBD最典型的应用包括整流电路、电源保护电路、电压箝位电路等。与其它结构的二极管相比,SBD有三个突出的优点:(1)由于SBD的势垒高度小于PN结的势垒高度,导致SBD的开启电压和导通压降均比PN结二极管小,因此SBD的应用可以明显降低电路中的功率损耗;(2)SBD的结电容较低,它的工作频率可高达100GHz;(3)SBD不存在少数载流子的注入,因此它的开关速度更快,自身反向恢复时间就是肖特基势垒电容的充、放电时间。另外,与普通的PN结二极管相比,SBD通过使用不同的金属电极以及不同的制备工艺可以得到最佳的肖特基势垒高度,从而有效调整正向压降和反向漏电流。这些优异的性能使得SBD在低压、大电流电路领域受到极大关注。
相比于传统的硅材料,非晶态的多元金属氧化物半导体具有高迁移率、高稳定性、工艺简单、低成本、可柔性、透明等优点,在集成电路特别是柔性透明电路领域有着广阔的应用前景。然而迄今为止,关于多元非晶金属氧化物半导体SBD的研究报道还不多见。虽然有少数团队已经制备出具有良好性能的铟镓锌氧化物(IGZO)SBD[J.W.Kim,T.J.Jung,andS.M.Yoon,Device characteristics of Schottky barrier diodes using In-Ga-Zn-Osemiconductor thin films with different atomic ratios,Journal of Alloys andCompounds,771,658-663,2019.],但是IGZO材料仍然存在诸多缺点,例如,由于Ga-O键的结合能较低(374kJ/mol),不利于对IGZO薄膜中的载流子浓度实现有效调控,进而容易影响IGZO SBD的反向漏电流以及整流性能。此外,由于IGZO的带隙(~3.2eV)以及带隙调制范围(~2.9-4.9eV)都比较小,使得IGZO SBD在光照特别是紫外光照射下的性能稳定性仍有待提高。同时,Ga元素的大量应用也会增加器件的制备成本。以上问题导致IGZO SBD很难实现大规模的应用。为了实现金属氧化物半导体在SBD中的应用,最简单的方法是寻找一种同时具有较高载流子浓度调控能力、宽带隙以及成本低的半导体材料。研究发现,铟铝锌氧化物(IAZO)是一种非常适合制备高性能SBD的半导体材料。IAZO是一种由In2O3、Al2O3和ZnO三种材料形成的合金,其带隙可以在~2.9-8.7eV之间进行大范围调制[W.Xu,M.Xu,J.Jiang,S.Xu,and X.Feng,Impact of sputtering power on amorphous In-Al-Zn-O films andthin film transistors prepared by RF magnetron sputtering,IEEE Trans.ElectronDevices,66,2219-2223,2019.],有利于提高SBD器件性能在光照下的稳定性。此外,相比于Ga,Al-O键的结合能更高(502kJ/mol),并且金属元素Al储量丰富、价格低。因此,IAZO SBD有着重要的应用前景。尽管目前人们已经对IAZO薄膜及其薄膜晶体管(TFT)进行了一定的研究,特别是通过射频磁控溅射工艺制备出了性能优良的IAZO TFT。但是,目前还没有任何关于IAZO SBD及其制备工艺的研究报道。
发明内容
针对现有技术的不足,本发明提供一种基于铟铝锌氧化物的肖特基二极管,该肖特基二极管为一种顶部为肖特基接触的IAZO SBD,该二极管结构制作成本低,且具有较高的电学性能,在集成电路特别是柔性透明集成电路中具备了广阔的应用前景。
本发明还提供一种基于铟铝锌氧化物的肖特基二极管的制备方法。
术语解释:
1、射频磁控溅射法,是指在磁控溅射的基础上,采用射频电源作电源的溅射方法。
本发明的技术方案为:
一种基于铟铝锌氧化物的肖特基二极管,包括由下到上依次设置的SiO2/P+-Si衬底、金属电极Ti、IAZO薄膜和双层金属电极Pd,所述双层金属电极Pd包括自下到上依次设置的第一层金属电极Pd和第二层金属电极Pd,所述IAZO薄膜与金属电极Ti之间为欧姆接触,所述IAZO薄膜与双层金属电极Pd之间为肖特基接触。
本发明中,IAZO材料的带隙很宽并且可以在很大范围内对其进行调制,有利于提高IAZO SBD器件性能在光照下的稳定性。金属电极Ti是整个IAZO SBD的阴极,Ti的功函数较低,能够与IAZO薄膜之间形成良好的欧姆接触,减小接触电阻,进而获得优异的整流特性;当IAZO SBD正向开启时,有利于载流子的正常导通,提高二极管的开态电流,进而获得较高的整流特性。双层金属电极Pd包括两层,第一层金属电极Pd在沉积过程中的气体氛围是氩氧混合气体,有利于形成Pd的氧化物,从而提高Pd的功函数,与IAZO薄膜之间形成更高的势垒。第二层金属电极Pd在沉积过程中的气体氛围是高纯度的氩气,有利于形成导电性良好的阳极,也有利于提高器件测试过程中的稳定性。双层金属电极Pd是整个IAZO SBD的阳极,Pd的功函数较高,能够与IAZO薄膜之间形成较高的势垒;当IAZO SBD反向关闭时,较高的势垒可以阻挡载流子的通过,从而实现整流作用。
根据本发明优选的,所述IAZO薄膜的厚度为50-150nm;优选的,所述IAZO薄膜的厚度为100nm。合适的IAZO薄膜厚度,有利于调控和优化薄膜的电学性能及其与电极之间的界面性质,进而形成较高的肖特基势垒和较小的理想因子,从而有利于提高器件整体的电学性能。
根据本发明优选的,所述第一层金属电极Pd的厚度为2-15nm;优选的,所述第一层金属电极Pd的厚度为5nm。第一层金属电极Pd与IAZO薄膜直接接触,它的生长质量决定着肖特基势垒的大小和器件的整体性能。合适的第一层金属电极Pd的厚度,有利于与IAZO薄膜之间形成缺陷较少的、高质量的界面,同时降低电极区域的功耗,从而有利于提高器件电学性能。
根据本发明优选的,所述第二层金属电极Pd的厚度为30-100nm;优选的,所述第二层金属电极Pd的厚度为45nm。第二层金属电极Pd与测试探针直接接触,合适的电极厚度,有利于减少测试探针对器件的损伤,并且减少电极区域的功耗。
根据本发明优选的,所述双层金属电极Pd的面积为8×10-4-10×10-4cm2,形状为圆形;优选的,所述金属电极Pd的面积为9.5×10-4cm2。合适的金属电极Pd的尺寸,有利于减小界面缺陷对器件性能的干扰,并且有利于减少电极功耗,获得较好的开态电流。
根据本发明优选的,所述金属电极Ti的厚度为30-100nm;优选的,所述金属电极Ti的厚度为50nm。合适的电极厚度,有利于与IAZO形成良好的接触界面,同时减少电极区域的功耗,获得良好的器件性能。
上述基于铟铝锌氧化物肖特基二极管的制备方法,步骤包括:
(1)在所述SiO2/P+-Si衬底的表面生长金属电极Ti,Ti做阴极;
(2)在所述金属电极Ti上生长所述IAZO薄膜;
(3)在所述IAZO薄膜上生长第一层金属电极Pd;
(4)在所述第一层金属电极Pd上生长第二层金属电极Pd,
(5)将步骤(4)生长完成后的器件放置在加热板(Hotplate)上进行退火,即得。
本发明中,通过采用不同溅射条件的IAZO薄膜,不同厚度比例的金属电极Pd,以及不同的退火温度和退火时间,在低温环境中成功地制备出高性能的IAZO SBD。
根据本发明优选的,步骤(3)中,使用射频磁控溅射法在IAZO薄膜的表面生长第一层金属电极Pd,包括步骤如下:
A、在射频磁控溅射腔中,靶材为Pd靶,往腔室内通入氧气浓度为2.5%-40%的Ar/O2混合气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为30-100W,通入氧气浓度为2.5%-40%的Ar/O2混合气体,调节气体流速至15-25SCCM,保持腔内工作气压为3.50-4.00mTorr,衬底温度为20-25℃;
C、溅射1-5分钟;
优选的,所述步骤B中,设置溅射功率为40W,通入氧气浓度为25%的Ar/O2混合气体,调节气体流速至20SCCM,保持腔内工作气压为3.65mTorr,衬底温度为22℃;
所述步骤C中,溅射1分30秒。
采用射频磁控溅射法的制备工艺,可以制备与靶材组分相近、致密、均一性良好的薄膜材料,有利于IAZO SBD的低温制备;第一层金属电极Pd在沉积过程中的气体氛围是氩氧混合气体,有利于形成Pd的氧化物,从而提高Pd的功函数,并与IAZO薄膜之间形成更高的势垒。合适的生长条件有利于获得功函数较高的金属电极Pd,并与IAZO薄膜之间形成比较理想的势垒高度。
根据本发明优选的,步骤(4)中,使用射频磁控溅射法在第一层金属电极Pd的表面生长第二层金属电极Pd,包括步骤如下:
A、在射频磁控溅射腔中,靶材为Pd靶,往腔室内通入纯Ar气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为30-100W,通入纯Ar气体,调节气体流速至15-25SCCM,保持腔内工作气压为3.50-4.00mTorr,衬底温度为20-25℃;
C、溅射5-20分钟;
优选的,所述步骤B中,设置溅射功率为40W,通入纯Ar气体,调节气体流速至20SCCM,保持腔内工作气压为3.65mTorr,衬底温度为22℃;
所述步骤C中,溅射10分钟。
采用射频磁控溅射法的制备工艺,可以制备与靶材组分相近、致密、均一性良好的薄膜材料,有利于IAZO SBD的低温制备;同时合适的生长条件有利于减少电极区域的功耗,获得良好的器件性能。第二层金属电极Pd在沉积过程中的气体氛围是高纯度的氩气,有利于形成导电性良好的阳极,也有利于提高器件测试过程中的稳定性。
根据本发明优选的,步骤(2)中,使用射频磁控溅射法在金属电极Ti的表面生长IAZO薄膜,包括步骤如下:
A、在射频磁控溅射腔中,靶材为IAZO陶瓷靶,往腔室内通入氧气浓度为0.75%-5%的Ar/O2混合气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为40-110W,通入氧气浓度为0.75%-5%的Ar/O2混合气体,调节气体流速至12-25SCCM,保持腔内工作气压为3.40-4.00mTorr,衬底温度为20-25℃;
C、溅射100-200分钟;
优选的,所述步骤B中,设置溅射功率为50W,通入氧气浓度为0.75%的Ar/O2混合气体,调节气体流速至20SCCM,保持腔内工作气压为3.70mTorr,衬底温度为22℃;
所述步骤C中,溅射145分钟。
采用射频磁控溅射法的制备工艺,可以制备与靶材组分相近、致密、均一性良好的半导体薄膜材料,有利于IAZO SBD的低温制备;合适的生长条件有利于获得表面平整、性能优良的IAZO薄膜。选择合适的IAZO薄膜生长条件,一方面可以有效调控IAZO薄膜中的载流子浓度,在保证较高开态电流的同时,极大地降低反向漏电流,从而实现较好的整流特性。另一方面可以减少界面缺陷,提高界面质量,从而形成较高的肖特基势垒和较小的理想因子。
根据本发明优选的,步骤(5)中,退火的温度为80-150℃,退火的时间为10-60分钟;
优选的,退火的温度为120℃,退火的时间为20分钟。
合适的退火温度和退火时间,可以在保证较高的开态电流的前提下,极大地降低反向漏电流,从而获得良好的整流特性。
根据本发明优选的,步骤(1)中,所述SiO2/P+-Si衬底表面使用前已抛光;抛光的SiO2/P+-Si衬底有利于保证生长的每一层薄膜都具有较高的平整度。
所述SiO2/P+-Si衬底抛光后,依次使用迪康(Decon)清洗剂、去离子水、丙酮或异丙醇、乙醇对所述衬底进行清洗,再使用氮气吹干。SiO2/P+-Si衬底抛光后的清洗能有效提高衬底表面的清洁度,有利于提高薄膜的平整度,减小界面缺陷,提升IAZO SBD的性能。
本发明的有益效果为:
1.本发明首次设计了一种顶部为肖特基接触的IAZO SBD,IAZO具有很宽的禁带宽度以及广阔的带隙调制范围,有利于确保IAZO SBD器件性能的光照稳定性。
2.IAZO薄膜材料中Al-O键具有很高的结合能(502kJ/mol),有利于对IAZO薄膜中的载流子浓度进行有效调控以及降低SBD的反向漏电流。并且由于金属元素Al的储量丰富且价格低,导致IAZO SBD器件在生产成本方面也具有一定的优势。
3.本发明提供的铟铝锌氧化物肖特基二极管的制备方法是在低温环境中完成的,数据翔实可靠,实验重复性强。
4.通过原子力显微镜(AFM)测试可知,本方法生长的IAZO薄膜表面平整,粗糙度低(0.80nm)。
5.本发明通过探索和优化IAZO薄膜的溅射条件,双层金属电极Pd中的第一层金属电极Pd和第二层金属电极Pd的厚度比例,以及退火温度和退火时间,在低温环境中成功地制备出高性能的IAZO SBD。
6.本发明制得的IAZO SBD表现出了极高的电学性能,同时具有低的理想因子(1.03)、高的整流比(5.87×107)、低的串联电阻(118.8mΩ·cm2)、高的J-V曲线势垒高度(0.89eV)、高的C-V曲线势垒高度(0.80eV)、低的背景掺杂浓度(9.16×1015cm-3)、低的界面态密度(3.94×1010eV-1cm-2)和高的击穿电压(-16.84V)。这些优秀的性能参数使得本方法制备的IAZO SBD在集成电路特别是柔性透明集成电路中具备了广阔的应用前景。
附图说明
图1为IAZOSBD结构示意图;
图2为IAZO薄膜的AFM图;
图3为IAZO SBD的J-V曲线;
图4为IAZO SBD的A2/C2-V曲线。
1、SiO2/P+-Si衬底,2、金属电极Ti,3、IAZO薄膜,4、第一层金属电极Pd,5、第二层金属电极Pd。
具体实施方式
下面结合实施例和说明书附图对本发明做进一步说明,但不限于此。
实施例1
一种基于铟铝锌氧化物的肖特基二极管,如图1所示,铟铝锌氧化物基肖特基二极管包括由下到上依次设置的SiO2/P+-Si衬底1、金属电极Ti2、IAZO薄膜3和双层金属电极Pd,双层金属电极Pd包括自下到上依次设置的第一层金属电极Pd4和第二层金属电极Pd5,IAZO薄膜3与金属电极Ti2之间为欧姆接触,IAZO薄膜3与双层金属电极Pd之间为肖特基接触。
本发明中,IAZO材料的带隙很宽并且可以在很大范围内对其进行调制,有利于提高IAZO SBD器件性能在光照下的稳定性。金属电极Ti2是整个IAZO SBD的阴极,Ti的功函数较低,能够与IAZO薄膜3之间形成良好的欧姆接触,减小接触电阻,进而获得优异的整流特性;当IAZO SBD正向开启时,有利于载流子的正常导通,提高二极管的开态电流,进而获得较高的整流特性。双层金属电极Pd包括两层,第一层金属电极Pd4在沉积过程中的气体氛围是氩氧混合气体,有利于形成Pd的氧化物,从而提高Pd的功函数,并与IAZO薄膜3之间形成更高的势垒。第二层金属电极Pd5在沉积过程中的气体氛围是高纯度的氩气,有利于形成导电性良好的阳极,也有利于提高器件测试过程中的稳定性。双层金属电极Pd是整个IAZOSBD的阳极,Pd的功函数较高,能够与IAZO薄膜3之间形成较高的势垒;当IAZO SBD反向关闭时,较高的势垒可以阻挡载流子的通过,从而实现整流作用。
IAZO薄膜3的厚度为100nm。合适的IAZO薄膜3厚度,有利于调控和优化薄膜的电学性能及其与电极之间的界面性质,进而形成较高的肖特基势垒和较小的理想因子,从而有利于提高器件整体的电学性能。
第一层金属电极Pd4的厚度为5nm。第一层金属电极Pd4与IAZO薄膜3直接接触,它的生长质量决定着肖特基势垒的大小和器件的整体性能。合适的第一层金属电极Pd4的厚度,有利于与IAZO薄膜3之间形成缺陷较少的、高质量的界面,同时降低电极区域的功耗,从而有利于提高器件电学性能。
第二层金属电极Pd5的厚度为45nm。第二层金属电极Pd5与测试探针直接接触,合适的电极厚度,有利于减少测试探针对器件的损伤,并且减少电极区域的功耗。
金属电极Pd的面积为9.5×10-4cm2,形状为圆形。合适的金属电极Pd的尺寸,有利于减小界面缺陷对器件性能的干扰。
金属电极Ti2的厚度为50nm。合适的电极厚度,有利于与IAZO形成良好的接触界面,同时减少电极区域的功耗,获得良好的器件性能。
实施例2
实施例1提供的一种基于铟铝锌氧化物的肖特基二极管的制备方法,步骤包括:
(1)在SiO2/P+-Si衬底1的表面生长金属电极Ti2,Ti做阴极;
步骤(1)中,SiO2/P+-Si衬底1表面使用前已抛光;抛光的SiO2/P+-Si衬底1有利于保证生长的每一层薄膜都具有较高的平整度。SiO2/P+-Si衬底1抛光后,依次使用迪康(Decon)清洗剂、去离子水、丙酮或异丙醇、乙醇对衬底进行清洗,再使用氮气吹干。SiO2/P+-Si衬底1抛光后的清洗能有效提高衬底表面的清洁度,有利于提高薄膜的平整度,减小界面缺陷,提升IAZO SBD的性能。
(2)在金属电极Ti2上生长IAZO薄膜3;
在步骤(2)中,使用射频磁控溅射法在金属电极Ti2的表面生长IAZO薄膜3,包括步骤如下:
A、在射频磁控溅射腔中,靶材为IAZO陶瓷靶,往腔室内通入氧气浓度为0.75%-5%的Ar/O2混合气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为50W,通入氧气浓度为0.75%的Ar/O2混合气体,调节气体流速至20SCCM,保持腔内工作气压为3.70mTorr,衬底温度为22℃;
C、溅射145分钟;
采用射频磁控溅射法的制备工艺,可以制备与靶材组分相近、致密、均一性良好的半导体薄膜材料,有利于IAZO SBD的低温制备;合适的生长条件有利于获得表面平整、性能优良的IAZO薄膜3。选择合适的IAZO薄膜3生长条件,一方面可以有效调控IAZO薄膜3中的载流子浓度,在保证较高开态电流的同时,极大地降低反向漏电流,从而实现较好的整流特性。另一方面可以减少界面缺陷,提高界面质量,从而形成较高的肖特基势垒和较小的理想因子。
(3)在IAZO薄膜3上生长第一层金属电极Pd4;在步骤(3)中,使用射频磁控溅射法在IAZO薄膜3的表面生长第一层金属电极Pd4,包括步骤如下:
A、在射频磁控溅射腔中,靶材为Pd靶,往腔室内通入氧气浓度为25%的Ar/O2混合气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为40W,通入氧气浓度为25%的Ar/O2混合气体,调节气体流速至20SCCM,保持腔内工作气压为3.65mTorr,衬底温度为22℃;
C、溅射1分30秒;
采用射频磁控溅射法的制备工艺,可以制备与靶材组分相近、致密、均一性良好的薄膜材料,有利于IAZO SBD的低温制备;第一层金属电极Pd4在沉积过程中的气体氛围是氩氧混合气体,有利于形成Pd的氧化物,从而提高Pd的功函数,并与IAZO薄膜3之间形成更高的势垒。合适的生长条件有利于获得功函数较高的金属电极Pd,并与IAZO薄膜3之间形成比较理想的势垒高度。
(4)在第一层金属电极Pd4上生长第二层金属电极Pd5:
在步骤(4)中,使用射频磁控溅射法在第一层金属电极Pd4的表面生长第二层金属电极Pd5,包括步骤如下:
A、在射频磁控溅射腔中,靶材为Pd靶,往腔室内通入纯Ar气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为40W,通入纯Ar气体,调节气体流速至20SCCM,保持腔内工作气压为3.65mTorr,衬底温度为22℃;
C、溅射10分钟;
采用射频磁控溅射法的制备工艺,可以制备与靶材组分相近、致密、均一性良好的薄膜材料,有利于IAZO SBD的低温制备;同时合适的生长条件有利于减少电极区域的功耗,获得良好的器件性能。第二层金属电极Pd5在沉积过程中的气体氛围是高纯度的氩气,有利于形成导电性良好的阳极,也有利于提高器件测试过程中的稳定性。
(5)将步骤(4)生长完成后的器件放置在Hotplate上进行退火,退火的温度为120℃,退火的时间为20分钟,即得。
合适的退火温度和退火时间,可以在保证较高的开态电流的前提下,极大地降低反向漏电流,从而获得良好的整流特性。
本发明中,通过采用不同溅射条件的IAZO薄膜3,不同厚度比例的金属电极Pd,以及不同的退火温度和退火时间,在低温环境中成功地制备出高性能的IAZO SBD。
对制备的基于铟铝锌氧化物的肖特基二极管进行性能测试:
使用AFM对IAZO薄膜3表面进行表征,如图2所示,IAZO薄膜3具有光滑平整的表面,表面粗糙度仅为0.80nm。
对IAZO SBD进行J-V曲线特性测试,如图3所示,其中,纵坐标为电流密度的绝对值(J),横坐标为电压,电压的变化范围是-1~1V。图3表明:所制备的IAZO SBD具有良好的整流特性,当电压为-1V和1V时的J分别为7.30×10-8Acm-2和4.28Acm-2
对IAZO SBD进行C-V曲线特性测试,如图4所示,其中,纵坐标为单位电容的倒数(A2/C2),横坐标为电压,电压的变化范围是-1~1V,频率(f)为1MHz。图4表明:IAZO SBD具有较大的A2/C2数值,表明器件具有较少的界面缺陷。
IAZO SBD的各项特性参数如表1所示:
表1
Figure BDA0002348728370000091
Figure BDA0002348728370000101
如表1所示,IAZO SBD表现出优异的的电学性能,具有低的理想因子(1.03)、高的整流比(5.87×107)、低的串联电阻(118.8mΩ·cm2)、高的J-V曲线势垒高度(0.89eV)、高的C-V曲线势垒高度(0.80eV)、低的背景掺杂浓度(9.16×1015cm-3)、低的界面态密度(3.94×1010eV-1cm-2)和高的击穿电压(-16.84V)。

Claims (15)

1.一种基于铟铝锌氧化物的肖特基二极管,其特征在于,包括由下到上依次设置的SiO2/P+-Si衬底、金属电极Ti、IAZO薄膜和双层金属电极Pd,所述双层金属电极Pd包括自下到上依次设置的第一层金属电极Pd和第二层金属电极Pd,所述IAZO薄膜与金属电极Ti之间为欧姆接触,所述IAZO薄膜与双层金属电极Pd之间为肖特基接触。
2.根据权利要求1所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述IAZO薄膜的厚度为50-150 nm。
3.根据权利要求1所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述第一层金属电极Pd的厚度为2-15 nm。
4.根据权利要求1所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述第二层金属电极Pd的厚度为30-100 nm。
5.根据权利要求1所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述金属电极Ti的厚度为30-100 nm。
6.根据权利要求2所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述IAZO薄膜的厚度为100 nm。
7.根据权利要求3所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述第一层金属电极Pd的厚度为5 nm。
8.根据权利要求4所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述第二层金属电极Pd的厚度为45 nm。
9.根据权利要求5所述的一种基于铟铝锌氧化物的肖特基二极管,其特征在于,所述金属电极Ti的厚度为50 nm。
10.如权利要求1-9任一项所述的一种基于铟铝锌氧化物的肖特基二极管的制备方法,其特征在于,步骤包括:
(1)在所述SiO2/P+-Si衬底的表面生长金属电极Ti,Ti做阴极;
(2)在所述金属电极Ti上生长所述IAZO薄膜;
(3)在所述IAZO薄膜上生长第一层金属电极Pd;
(4)在所述第一层金属电极Pd上生长第二层金属电极Pd,
(5)将步骤(4)生长完成后的器件放置在加热板上进行退火,即得。
11.根据权利要求10所述的一种基于铟铝锌氧化物的肖特基二极管的制备方法,其特征在于,步骤(3)中,使用射频磁控溅射法在IAZO薄膜的表面生长第一层金属电极Pd,包括步骤如下:
A、在射频磁控溅射腔中,靶材为Pd靶,往腔室内通入氧气浓度为2.5%-40%的Ar/O2混合气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为30-100W,通入氧气浓度为2.5%-40%的Ar/O2混合气体,调节气体流速至15-25SCCM,保持腔内工作气压为3.50-4.00 mTorr,衬底温度为20-25℃;
C、溅射1-5分钟。
12.根据权利要求10所述的一种基于铟铝锌氧化物的肖特基二极管的制备方法,其特征在于,步骤(4)中,使用射频磁控溅射法在第一层金属电极Pd的表面生长第二层金属电极Pd,包括步骤如下:
A、在射频磁控溅射腔中,靶材为Pd靶,往腔室内通入纯Ar气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为30-100W,通入纯Ar气体,调节气体流速至15-25SCCM,保持腔内工作气压为3.50-4.00 mTorr,衬底温度为20-25℃;
C、溅射5-20分钟。
13.根据权利要求10所述的一种基于铟铝锌氧化物的肖特基二极管的制备方法,其特征在于,步骤(2)中,使用射频磁控溅射法在金属电极Ti的表面生长IAZO薄膜,包括步骤如下:
A、在射频磁控溅射腔中,靶材为IAZO陶瓷靶,往腔室内通入氧气浓度为0.75%-5%的Ar/O2混合气体,1-2分钟后停止充气,此操作重复2-4次;
B、设置溅射功率为40-110W,通入氧气浓度为0.75%-5%的Ar/O2混合气体,调节气体流速至12-25SCCM,保持腔内工作气压为3.40-4.00 mTorr,衬底温度为20-25℃;
C、溅射100-200分钟。
14.根据权利要求10所述的一种基于铟铝锌氧化物的肖特基二极管的制备方法,其特征在于,步骤(5)中,退火的温度为80-150℃,退火的时间为10-60分钟。
15.根据权利要求14所述的一种基于铟铝锌氧化物的肖特基二极管的制备方法,其特征在于,退火的温度为120℃,退火的时间为20分钟。
CN201911406326.3A 2019-12-31 2019-12-31 一种基于铟铝锌氧化物的肖特基二极管及其制备方法 Active CN111081765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911406326.3A CN111081765B (zh) 2019-12-31 2019-12-31 一种基于铟铝锌氧化物的肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911406326.3A CN111081765B (zh) 2019-12-31 2019-12-31 一种基于铟铝锌氧化物的肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN111081765A CN111081765A (zh) 2020-04-28
CN111081765B true CN111081765B (zh) 2021-06-29

Family

ID=70320373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911406326.3A Active CN111081765B (zh) 2019-12-31 2019-12-31 一种基于铟铝锌氧化物的肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN111081765B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5800291B2 (ja) * 2011-04-13 2015-10-28 ローム株式会社 ZnO系半導体素子およびその製造方法
TWI795349B (zh) * 2015-12-25 2023-03-11 日商出光興產股份有限公司 積層體
CN110310894B (zh) * 2019-07-05 2022-11-25 山东大学 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法

Also Published As

Publication number Publication date
CN111081765A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
CN105474397B (zh) 氧化物半导体基板及肖特基势垒二极管
JP7084465B2 (ja) 酸化物半導体基板及びショットキーバリアダイオード
Yu et al. Solution-processed p-type copper oxide thin-film transistors fabricated by using a one-step vacuum annealing technique
KR101824124B1 (ko) 반도체 장치 및 그 제작 방법
CN110164962A (zh) 高击穿电压的肖特基二极管及其制作方法
CN103077963A (zh) 一种欧姆接触电极、其制备方法及包含该欧姆接触电极的半导体元件
CN104201211A (zh) 在4H型单晶碳化硅外延层上制备的基区渐变P+-N-N+型SiC超快恢复二极管及工艺
CN104701385B (zh) 纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管
CN111081765B (zh) 一种基于铟铝锌氧化物的肖特基二极管及其制备方法
CN113981370A (zh) 一种深紫外透明的高导电性Si掺杂Ga2O3薄膜及其制备方法
CN110310894B (zh) 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法
CN113725006A (zh) 一种高耐压低漏电的硅基AlN电容器及其制备方法
CN109273352B (zh) 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法
CN111081788B (zh) 一种底部为肖特基接触的铟铝锌氧化物二极管及其制备方法
CN110890280B (zh) 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法
CN115377224A (zh) 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法
CN203026510U (zh) 一种欧姆接触电极及包含该欧姆接触电极的半导体元件
CN109004018A (zh) 肖特基二极管及制备方法
WO2020215445A1 (zh) 一种氧化镓半导体叠层结构及其制备方法
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
Li et al. Low-Temperature Fabrication of Indium Oxynitride Thin-Film Transistors via Plasma-Assisted Solution Process
CN112420520A (zh) 一种利用金属诱导半导体氧化物结晶的方法
CN117497610A (zh) 一种P型-SiC和N型-Ga2O3异质结功率器件及其制备方法和应用
CN105789387B (zh) 一种设有电极的CuS/GaN异质结的制备方法
CN113594229A (zh) 具有高k场板的氮化镓肖特基势垒二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant