CN109273352B - 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法 - Google Patents

一种高性能多元非晶金属氧化物薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN109273352B
CN109273352B CN201811250452.XA CN201811250452A CN109273352B CN 109273352 B CN109273352 B CN 109273352B CN 201811250452 A CN201811250452 A CN 201811250452A CN 109273352 B CN109273352 B CN 109273352B
Authority
CN
China
Prior art keywords
iazo
substrate
active layer
metal oxide
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811250452.XA
Other languages
English (en)
Other versions
CN109273352A (zh
Inventor
冯先进
徐伟东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN201811250452.XA priority Critical patent/CN109273352B/zh
Publication of CN109273352A publication Critical patent/CN109273352A/zh
Application granted granted Critical
Publication of CN109273352B publication Critical patent/CN109273352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，多元非晶金属氧化物薄膜晶体管由下至上依次包括衬底、IAZO有源层、源电极和漏电极，源电极和漏电极生长在IAZO有源层上，包括：（1）清洗衬底；（2）使用射频磁控溅射法在衬底上生长所述IAZO有源层；（3）使用电子束蒸发，在IAZO有源层表面生长源电极和漏电极，即得。采用射频磁控溅射法的制备工艺，可以制备与靶材组分相近、致密、均一性良好的半导体薄膜材料，与现有的平板显示工艺相兼容，有利于IAZO TFT的低温制备。

Description

一种高性能多元非晶金属氧化物薄膜晶体管的制备方法
技术领域
本发明涉及一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，属于半导体材料与器件技术领域。
背景技术
近年来，薄膜晶体管（TFT）作为下一代显示器的开关和驱动元件，已经成为人们的研究热点并得到广泛应用。目前，硅基TFT依然是市场的主角，然而，传统的非晶硅TFT迁移率低、稳定性差，多晶硅薄TFT成本高、均一性差、难以大面积生产，同时它们在可见光波段不透明，已经无法满足未来显示器件高像素、高响应、低功耗、柔性化和透明化的要求。金属氧化物薄膜晶体管因迁移率高、制备温度低、工艺简单、可柔性、透明等优点开始进入人们的视野。尤其是在2004年，Hosono研究小组首次在Nature上报道了室温下制备的以非晶IGZO为有源层的透明柔性TFT，器件的场效应迁移率达到了6-9 cm2/Vs，并且首次解释了非晶材料独特的导电机制[Nomura K., Ohta H., Takagi A., Kamiya T., Hirano M. andHosono H. Room-temperature fabrication of transparent flexible thin-filmtransistors using amorphous oxide semiconductors. Nature, 432(7016), 488,2004.]。非晶态的金属氧化物TFT在性能均匀性、重复性、稳定性上都优于结晶材料，因而成为近年来TFT 领域的研究热点。这些年来非晶的IGZO TFT已经被广泛研究，然而其有源层IGZO的带隙相对较窄（～3.0-3.5 eV），对紫外光照射敏感，其原材料中的In、Ga元素稀有且价格昂贵。此外，虽然近年来IGZO TFT的器件性能得到了很大的提高，但是其在偏压、光照和外界环境等作用下的稳定性仍有待提高。以上这些缺点极大地制约了该器件的广泛应用。因此，我们需要找到一种新型的非晶金属氧化物材料，来克服IGZO的上述弊端。
铟铝锌氧化物（IAZO）可以认为是In2O3、Al2O3和ZnO三种材料的合金。根据R.Hill关于半导体合金的带隙变化的研究，IAZO材料的带隙应该在In2O3和Al2O3的带隙之间随材料的组分变化，即带隙应该在～2.9-8.7 eV之间变化，远大于IGZO～2.9-4.9 eV的调制范围（Ga2O3带隙～4.9 eV）。因此，通过Al元素代替Ga元素，一方面可以提高材料带隙的宽度和调制范围，进而提高薄膜在紫外光照射下的性能稳定性。另一方面，还能够避免稀有金属元素Ga的使用，有利于降低器件的生产成本。而相对于Ga-O键，Al-O键更高的结合能也更有利于实现对载流子浓度的有效调控。因此，IAZO应该是一种很有希望和应用前景的薄膜晶体管材料。
目前，关于IAZO TFT制备和性能的描述，仅在[Ye Z., Yue S., Zhang J., LiX., Chen L. and Lu J. Annealing Treatment on Amorphous InAlZnO Films forThin-Film Transistors. IEEE Transactions on Electron Devices, 63, 3547-3551,2016.]和[Cheng T. H., Chang S. P. and Chang, S. J. Electrical Properties ofIndium Aluminum Zinc Oxide Thin Film Transistors. Journal of ElectronicMaterials, 47, 6923-6928, 2018.]等少量文章中报道过。但是绝大多数文章都是使用PLD的方法来生长IAZO有源层，由此制备的TFT器件性能差、迁移率较低，比如上述第一篇文章报道的TFT的迁移率最大值仅为2.2 cm2/Vs。迄今为止，上述第二篇文章是目前使用射频磁控溅射法制备IAZO有源层及其TFT的唯一报道。然而，虽然该文章将TFT的迁移率提高到了11.89 cm2/Vs，但其开关电流比最高只有1.7×105。此外，该文章仅仅研究了溅射过程中的不同氧气/氩气流量比对器件性能的影响。
射频磁控溅射法作为一种优良的制膜工艺，存在诸多突出的优点，例如溅射可用于制备与靶材组分相近的薄膜、溅射薄膜与衬底之间的附着性好、溅射薄膜致密针孔少、薄膜厚度可控以及重复性高等。此外，射频磁控溅射法不仅有利于与现有的平板显示工艺相兼容，而且有利于实现IAZO TFT的低温制备及其未来在柔性显示领域的应用。因此射频磁控溅射法非常适合用来制备高性能的非晶IAZO TFT。然而，目前关于射频磁控溅射法制备IAZO TFT的报道还极为罕见，器件性能也亟待提高。因此，通过探索和研究基于射频磁控溅射法的IAZO TFT的新型制备工艺，在低温下实现性能优良的非晶IAZO TFT，将为其在柔性器件和集成电路中的实际应用提供重要的实验基础和理论指导。
发明内容
针对现有技术的不足，本发明提供了一种高性能多元非晶金属氧化物薄膜晶体管的制备方法；
本发明的技术方案为：
一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，所述多元非晶金属氧化物薄膜晶体管由下至上依次包括衬底、IAZO有源层、源电极和漏电极，所述源电极和漏电极生长在所述IAZO有源层上，包括：
（1）清洗所述衬底；
（2）使用射频磁控溅射法在所述衬底上生长所述IAZO有源层；
（3）使用电子束蒸发，在所述IAZO有源层表面生长源电极和漏电极，即得。
采用射频磁控溅射法的制备工艺，可以制备与靶材组分相近、致密、均一性良好的半导体薄膜材料，与现有的平板显示工艺相兼容，有利于IAZO TFT的低温制备。
根据本发明优选的，所述步骤（2）中，使用射频磁控溅射法在所述衬底上生长IAZO有源层，包括：
A、打开射频磁控溅射腔室门，放入所述衬底、IAZO 陶瓷靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于8×10-6 Torr；
C、往腔室内通入高纯Ar，0.5-1.5分钟后停止充气，此操作重复2 - 4次；
D、设置溅射功率为88-92 W，通入高纯Ar，调节气体流速至19-21 SCCM，保持室内工作气压为3.65-3.70 mTorr；
E、溅射13 - 14分钟，关闭溅射电源；
F、等待20 - 40分钟后，取出样品，关闭仪器，溅射过程结束。
上述合适的生长条件有效获得了表面平整、光电性能优良的非晶IAZO薄膜，即IAZO有源层。
进一步优选的，
所述步骤C中，往腔室内通入高纯Ar，1分钟后停止充气，此操作重复3次；
所述步骤D中，设置溅射功率为90W，通入高纯Ar，调节气体流速至20 SCCM，保持室内工作气压为3.68 mTorr；
所述步骤E中，溅射13分钟20秒，关闭溅射电源；
所述步骤F中，等待30分钟后，取出样品，关闭仪器，溅射过程结束。
根据本发明优选的，所述步骤（2）之后执行以下操作：
在200-250℃的温度条件下，将步骤（2）生成的多元非晶金属氧化物半导体薄膜退火0.5-1.5小时；
进一步优选的，在225℃的温度条件下，将步骤（2）生成的多元非晶金属氧化物半导体薄膜退火1h；
合适的热退火条件，减少了IAZO薄膜内部缺陷，进一步改善和提高了薄膜的光电性质。
根据本发明优选的，所述步骤（1）中，清洗衬底，包括：依次使用迪康清洗剂（Decon）、去离子水、丙酮、乙醇对所述衬底进行清洗，并吹干之后备用。
根据本发明优选的，所述源电极和漏电极的材质均为Au；
根据本发明优选的，所述源电极和漏电极的厚度均为30 - 50 nm；
进一步优选的，所述源电极和漏电极的厚度均为50 nm；
合适的电极厚度，有利于获得稳定的器件性能，减少测试探针对器件的损耗。
根据本发明优选的，所述源电极和漏电极之间的沟道尺寸为：宽为2000 μm，长为50-80 μm；
进一步优选的，所述源电极和漏电极之间的沟道尺寸为：宽为2000 μm，长为60 μm；
合适的沟道尺寸，有利于减少沟道内的自热效应，提高电子的漂移运动。
根据本发明优选的，所述衬底为抛光处理后的SiO2/P+-Si，衬底表面已抛光，有利于生长平整度较高的IAZO有源层，并且P+-Si可直接被用作底栅。
根据本发明优选的，所述衬底的温度为22-26℃；
进一步优选的，所述衬底的温度为25℃。
根据本发明优选的，所述衬底中SiO2的厚度为90-110 nm；
进一步优选的，所述衬底中SiO2的厚度为100 nm。
合适的衬底温度，有利于减少氧空位等缺陷的产生，减少电子散射；合适的衬底厚度，有利于获得较小的阈值电压。
本发明的有益效果为：
1、本发明通过探索和优化基于射频磁控溅射法的IAZO TFT的工艺参数，制备出了高性能的非晶IAZO TFT。
2、本发明制备方法工艺先进，数据翔实，重复性和可操作性强。
3、本发明通过X射线衍射检测，有源层为非晶薄膜。通过AFM测试可知，有源层的表面非常平整，粗糙度很低（0.43 nm）。本发明制得的n型底栅IAZO TFT具有优异的电学性能，同时拥有高饱和迁移率（20.65 cm2/Vs）、高开关电流比（4.02×107）、低阈值电压（6.34 V）和低亚阈值摆幅（0.55 V/dec）。这些优秀的性能参数使得本方法制备的IAZO TFT在未来柔性显示和集成电路中具备了广阔的应用前景。
附图说明
图1为本发明IAZO薄膜的XRD图谱示意图；
图2为本发明IAZO薄膜的AFM图；
图3为本发明IAZO TFT的结构示意图；
图4为本发明IAZO TFT的输出曲线示意图；
图5为本发明IAZO TFT的转移曲线示意图；
具体实施方式
下面结合说明书附图和实施例对本发明作进一步限定，但不限于此。
实施例1
一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，多元非晶金属氧化物薄膜晶体管由下至上依次包括衬底、IAZO有源层、源电极和漏电极，源电极和漏电极生长在IAZO有源层上，包括：
（1）清洗衬底；依次使用迪康清洗剂（Decon）、去离子水、丙酮、乙醇对衬底进行清洗，并吹干之后备用；
（2）使用射频磁控溅射法在衬底上生长IAZO有源层；
（3）使用电子束蒸发，在IAZO有源层表面生长源电极和漏电极，即得。
采用射频磁控溅射法的制备工艺，可以制备与靶材组分相近、致密、均一性良好的半导体薄膜材料，与现有的平板显示工艺相兼容，有利于IAZO TFT的低温制备。
实施例2
根据实施例1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其区别在于，所述步骤（2）中，使用射频磁控溅射法在衬底上生长IAZO有源层，包括：
A、打开射频磁控溅射腔室门，放入衬底、IAZO 陶瓷靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于8×10-6 Torr；
C、往腔室内通入高纯Ar，0.5-1.5分钟后停止充气，此操作重复2 - 4次；
D、设置溅射功率为88 - 92 W，通入高纯Ar，调节气体流速至19 - 21 SCCM，保持室内工作气压为3.65 - 3.70 mTorr；
E、溅射13 - 14分钟，关闭溅射电源；
F、等待20 – 40分钟后，取出样品，关闭仪器，溅射过程结束。
上述合适的生长条件有效获得了表面平整、光电性能优良的非晶IAZO薄膜，即IAZO有源层。
所述步骤（2）之后执行以下操作：
在200-250℃的温度条件下，将步骤（2）生成的多元非晶金属氧化物半导体薄膜退火0.5 - 1.5小时；
源电极和漏电极的材质均为Au；
源电极和漏电极的厚度均为30 - 50 nm；
源电极和漏电极之间的沟道尺寸为：宽为2000 μm，长为50-80 μm；
衬底为抛光处理后的SiO2/P+-Si，衬底表面已抛光，有利于生长平整度较高的IAZO有源层，并且P+-Si可直接被用作底栅。
衬底的温度为22-26℃。
衬底中SiO2的厚度为90-110 nm。
实施例3
根据实施例1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其区别在于，所述步骤（2）中，使用射频磁控溅射法在所述衬底上生长IAZO有源层，包括：
A、打开射频磁控溅射腔室门，放入衬底、IAZO 陶瓷靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于8×10-6 Torr；
C、往腔室内通入高纯Ar，Ar的纯度为99.99%，生产单位是德洋特种气体有限公司。1分钟后停止充气，此操作重复3次；
D、设置溅射功率为90W，通入高纯Ar，调节气体流速至20 SCCM，保持室内工作气压为3.68 mTorr；
E、溅射13分钟20秒，关闭溅射电源；
F、等待30分钟后，取出样品，关闭仪器，溅射过程结束。
上述合适的生长条件有效获得了表面平整、光电性能优良的非晶IAZO薄膜，即IAZO有源层。
步骤（2）之后执行以下操作：
在225℃的温度条件下，将步骤（2）生成的多元非晶金属氧化物半导体薄膜退火1小时。
上述退火条件将有源层中氧空位的数量和载流子浓度限制在比较合理的范围内，减少了载流子的散射作用，减少了IAZO薄膜内部缺陷，进一步改善和提高了薄膜的光电性质。
本发明方法制备的IAZO有源层内部和界面的缺陷最少，有利于增加电子的漂移运动，进而增大迁移率；
源电极和漏电极的材质均为Au。合适的源电极和漏电极材料，有利于减小接触电阻；得到了性能优异的TFT性能；
源电极和漏电极的厚度均为50 nm。合适的电极厚度，有利于获得稳定的器件性能，减少测试探针对器件的损耗；
源电极和漏电极之间的沟道尺寸为：宽为2000 μm，长为60 μm；
合适的沟道尺寸，有利于减少沟道内的自热效应，提高电子的漂移运动；
衬底为抛光处理后的SiO2/P+-Si，SiO2的厚度为100 nm，将阈值电压调控在合适的范围内；衬底表面已抛光，有利于生长平整度较高的IAZO有源层，并且P+-Si可直接被用作底栅。
衬底的温度为25℃。
衬底中SiO2的厚度为100 nm。合适的衬底温度，有利于减少氧空位等缺陷的产生，减少电子散射；合适的SiO2厚度，有利于获得较小的阈值电压。
制备的各项特性参数如表1所示：
表1
Figure DEST_PATH_IMAGE002
表1详细地描述了产出的IAZO TFT所具备的电学特性参数，具有超高的电学性能，IAZO有源层厚度为30 nm，可以减少缺陷的产生。
对制备的IAZO薄膜的晶体结构、表面形貌以及IAZO TFT的电学性能进行检测、分析和表征；
用X射线衍射仪（XRD）对IAZO薄膜进行晶体结构分析；IAZO薄膜的XRD图谱如图1所示，图1表明产出的IAZO有源层为非晶态。
用原子力显微镜（AFM）对IAZO薄膜进行薄膜表面形貌和粗糙度测试；IAZO薄膜的AFM图如图2所示，图2表明产出IAZO有源层的表面粗糙度仅为0.43 nm，具有良好的平整度。
制备的IAZO TFT的结构如图3所示，图3体现了IAZO TFT主要的结构分布，说明制备工艺简单；
用Agilent B2900半导体分析仪对非晶IAZO TFT进行电学性能测试。IAZO TFT的输出曲线示意如图4所示，VD为漏电极电压； IDS为漏电极电流，VG为栅电极电压，图4中曲线a、b、c、d、e、f分别表示栅电极电压为-10V、0V、10V、20V、30V、40V时的输出曲线，a与b两条线基本重合；图4表明IAZO TFT具有良好的输出特性，在40 V栅压下的最大输出电流超过6mA；IAZO TFT的转移曲线如图5所示，说明IAZO TFT具有良好的转移特性。
本发明将在项目名称为新型氧化物薄膜晶体管的研发、项目编号为2017GGX201007的项目中得到进一步研究。

Claims (10)

1.一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述多元非晶金属氧化物薄膜晶体管由下至上依次包括衬底、IAZO有源层、源电极和漏电极，所述源电极和漏电极生长在所述IAZO有源层上，包括：
（1）清洗所述衬底；
（2）使用射频磁控溅射法在所述衬底上生长所述IAZO有源层；包括：
A、打开射频磁控溅射腔室门，放入所述衬底、IAZO 陶瓷靶，关闭腔室门；
B、抽真空，直到腔室内真空度低于8×10-6 Torr；
C、往腔室内通入Ar，0.5 - 1.5分钟后停止充气，此操作重复2 - 4次；
D、设置溅射功率为88 - 92 W，通入Ar，调节气体流速至19 - 21 SCCM，保持室内工作气压为3.65 - 3.70 mTorr；
E、溅射13 – 14分钟，关闭溅射电源；
F、等待20 – 40分钟后，取出样品，关闭仪器，溅射过程结束；
（3）使用电子束蒸发，在所述IAZO有源层表面生长源电极和漏电极，即得；
所述步骤（2）之后执行以下操作：在200-250℃的温度条件下，将步骤（2）生成的多元非晶金属氧化物半导体薄膜退火0.5 - 1.5小时；
所述衬底为抛光处理后的SiO2/P+-Si，所述源电极和漏电极的材质均为Au。
2.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述步骤C中，往腔室内通入高纯Ar，1分钟后停止充气，此操作重复3次；
所述步骤D中，设置溅射功率为90W，通入Ar，调节气体流速至20 SCCM，保持室内工作气压为3.68 mTorr；
所述步骤E中，溅射13分钟20秒，关闭溅射电源；
所述步骤F中，等待30分钟后，取出样品，关闭仪器，溅射过程结束。
3.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，在225℃的温度条件下，将步骤（2）生成的多元非晶金属氧化物半导体薄膜退火1小时。
4.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述步骤（1）中，清洗衬底，包括：依次使用迪康清洗剂、去离子水、丙酮、乙醇对所述衬底进行清洗，并吹干之后备用。
5.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述源电极和漏电极的厚度均为30-50nm。
6.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述源电极和漏电极的厚度均为50nm。
7.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述源电极和漏电极之间的沟道尺寸为：宽为2000 μm，长为50-80 μm。
8.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述源电极和漏电极之间的沟道尺寸为：宽为2000 μm，长为60 μm。
9.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述衬底的温度为22-26℃；所述衬底中SiO2的厚度为90 - 110 nm。
10.根据权利要求1所述的一种高性能多元非晶金属氧化物薄膜晶体管的制备方法，其特征在于，所述衬底的温度为25℃；所述衬底中SiO2的厚度为100 nm。
CN201811250452.XA 2018-10-25 2018-10-25 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法 Active CN109273352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811250452.XA CN109273352B (zh) 2018-10-25 2018-10-25 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811250452.XA CN109273352B (zh) 2018-10-25 2018-10-25 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN109273352A CN109273352A (zh) 2019-01-25
CN109273352B true CN109273352B (zh) 2021-03-30

Family

ID=65194180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811250452.XA Active CN109273352B (zh) 2018-10-25 2018-10-25 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN109273352B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
CN112687734A (zh) * 2020-12-25 2021-04-20 山东大学 一种非晶铟铝锡氧化物薄膜晶体管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779758B (zh) * 2012-07-24 2015-07-29 复旦大学 一种以铟锌铝氧化物为沟道层的薄膜晶体管的制备方法
CN106384735B (zh) * 2015-10-29 2020-04-21 陆磊 一种显示器面板及制造方法
CN107403842B (zh) * 2017-08-01 2021-06-22 电子科技大学 基于复合绝缘层的氧化物薄膜晶体管器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electrical Properties of Indium Aluminum Zinc Oxide Thin Film Transistors;Cheng, TH,et al.;《JOURNAL OF ELECTRONIC MATERIALS》;20180831;第47卷(第11期);第6923-6928页 *

Also Published As

Publication number Publication date
CN109273352A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
Yu et al. Solution-processed p-type copper oxide thin-film transistors fabricated by using a one-step vacuum annealing technique
Zheng et al. All-sputtered, flexible, bottom-gate IGZO/Al 2 O 3 bi-layer thin film transistors on PEN fabricated by a fully room temperature process
Pattanasattayavong et al. p-channel thin-film transistors based on spray-coated Cu2O films
Furuta et al. Analysis of hump characteristics in thin-film transistors with ZnO channels deposited by sputtering at various oxygen partial pressures
Hwang et al. Fabrication and characterization of sol-gel-derived zinc oxide thin-film transistor
Yao et al. High-performance flexible oxide TFTs: Optimization of a-IGZO film by modulating the voltage waveform of pulse DC magnetron sputtering without post treatment
CN109273352B (zh) 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法
Li et al. Enhanced electrical properties of dual-layer channel ZnO thin film transistors prepared by atomic layer deposition
Cheng et al. Electrical properties of indium aluminum zinc oxide thin film transistors
CN110310894B (zh) 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法
CN109585567A (zh) 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法
CN104992981B (zh) 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
Zhu et al. Water-derived all-oxide thin-film transistors with ZrAlO x gate dielectrics and exploration in digital circuits
CN109449077A (zh) 一种光电性能优异的多元非晶金属氧化物半导体薄膜的制备方法
Tsay et al. Performance of sol–gel deposited Zn1− xMgxO films used as active channel layer for thin-film transistors
CN112103177B (zh) 一种非晶铟铝锡氧化物半导体薄膜的制备方法
Tsay et al. Optimization of Zr-doped ZnO thin films prepared by sol-gel method
CN110299415A (zh) 一种基于高介电常数栅介电层的铟铝锌氧化物薄膜晶体管及其全室温制备方法
CN112002762B (zh) 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法
Liu et al. Enhancing transparent thin-film transistor device performances by using a Ti-doped GaZnO channel layer
CN105355663B (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
CN103474356A (zh) 一种氮氧锌薄膜的制备方法
CN110890280B (zh) 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法
Kuo et al. Investigation of zinc-tin-oxide thin-film transistors with varying SnO 2 contents
Tsay et al. Characterization of Zn 1− x Mg x O Films Prepared by the Sol–Gel Process and Their Application for Thin-Film Transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant