CN109585567A - 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法 - Google Patents

高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN109585567A
CN109585567A CN201811395202.5A CN201811395202A CN109585567A CN 109585567 A CN109585567 A CN 109585567A CN 201811395202 A CN201811395202 A CN 201811395202A CN 109585567 A CN109585567 A CN 109585567A
Authority
CN
China
Prior art keywords
gallium zinc
indium gallium
tft
thin film
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811395202.5A
Other languages
English (en)
Inventor
廖蕾
何佳威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN201811395202.5A priority Critical patent/CN109585567A/zh
Publication of CN109585567A publication Critical patent/CN109585567A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法，能够有效减少双层薄膜中的缺陷，并显著提高迁移率和开关电流比。本发明所涉及的薄膜晶体管，从下往上依次包括：P型重掺杂硅片、二氧化硅绝缘层、铟镓锌氧薄膜层、氧化铟薄膜层以及源漏电极。方法包括：以生长有二氧化硅绝缘层的重掺杂P型硅片为基底，对铟镓锌氧复合靶材进行射频磁控溅射，同时通过掩膜工艺在基底上沉积形成铟镓锌氧薄膜；在铟镓锌氧薄膜层上对氧化铟靶材进行射频磁控溅射，通过掩膜工艺沉积形成氧化铟薄膜层，进而形成铟镓锌氧/氧化铟双沟道层；在铟镓锌氧/氧化铟双沟道层上采用热蒸发工艺，同时通过掩膜工艺制备源漏电极，即得铟镓锌氧基双层结构薄膜晶体管。

Description

高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法
技术领域
本发明属于半导体光电子领域，具体涉及一种高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法。
技术背景
21世纪是电子信息的时代，显示技术作为电子信息时代的关键技术得到了飞速发展。未来显示电子器件将朝着高分辨率、高速、柔性可折叠的方向发展。作为显示电子器件的开关和驱动元件，薄膜晶体管是不可或缺的一部分，其性能的好坏将直接影响到显示电子器件的质量。
传统的薄膜晶体管一般采用氢化非晶硅或者多晶硅材料作为沟道层。但随着有源矩阵有机发光二极管的不断发展和柔性显示技术的出现，薄膜晶体管采用的沟道层材料需要较高的迁移率，并能在较低温度下制备。传统氢化非晶硅可以在低温下制备，但是受限于较低的迁移率(＜1cm2/Vs)而很难以应用于新型显示技术。
选取多晶硅作为沟道层材料能得到很高的迁移率，但是由于多晶硅的制备温度较高，无法沉积在不耐高温的衬底材料上，这极大的限制了柔性显示技术的发展。自从2004年第一个非晶铟镓锌氧薄膜晶体管被Hosono等人制备出来，由于其合适的电子迁移率、优良的光学透明度、极好的机械柔韧性以及简单低廉的制备工艺，非晶氧化物半导体很快的被应用于薄膜晶体管的沟道层。然而，非晶氧化物薄膜晶体管的性能仍然存在不足的问题，需要得到改善。
近些年来，为了提高非晶氧化物半导体薄膜晶体管的性能，研究人员提出了一种新型的薄膜层叠结构，即采用双层非晶氧化物半导体薄膜作为晶体管的有源沟道，同时结合两层不同材料的特性，从而获得高性能的薄膜晶体管。然而，双层薄膜器件中不可避免存在的本征缺陷或多或少的会影响晶体管的性能，导致迁移率的降低，从而限制了其在新一代高分辨率及高速显示器件中的应用。
发明内容
本发明是为了解决上述问题而进行的，目的在于出一种高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法，能够有效减少双层薄膜中的缺陷，并显著提高薄膜晶体管的迁移率和器件的开关电流比。本发明为了实现上述目的，采用了以下方案：
<薄膜晶体管>
本发明提供一种高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于，从下往上依次包括：P型重掺杂硅片、二氧化硅绝缘层、铟镓锌氧薄膜层、氧化铟薄膜层、以及源漏电极，其中，铟镓锌氧薄膜层和氧化铟薄膜层形成铟镓锌氧/氧化铟双沟道层。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：铟镓锌氧薄膜层的厚度为3～6纳米，氧化铟薄膜层的厚度为18～22纳米。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：铟镓锌氧薄膜层的厚度为5纳米，氧化铟薄膜层的厚度为20纳米。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：二氧化硅绝缘层的厚度为90～110nm。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：源漏电极为金属Cr/Au电极。
<制备方法>
本发明还提供了一种制备高性能铟镓锌氧基双层结构薄膜晶体管的方法，其特征在于，包括如下步骤：步骤1.以生长有二氧化硅绝缘层的重掺杂P型硅片为基底，对铟镓锌氧复合靶材进行射频磁控溅射，同时通过掩膜工艺在基底上沉积形成铟镓锌氧薄膜；步骤2.在铟镓锌氧薄膜层上对氧化铟靶材进行射频磁控溅射，通过掩膜工艺沉积形成氧化铟薄膜层，进而形成铟镓锌氧/氧化铟双沟道层；步骤3.在铟镓锌氧/氧化铟双沟道层上采用热蒸发工艺，同时通过掩膜工艺制备源漏电极，即得铟镓锌氧基双层结构薄膜晶体管。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：在步骤1中，射频磁控溅射的条件为：溅射载气为氩气，溅射工作压强为0.65～0.75帕，射频溅射功率为50瓦，基底温度为室温。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：在步骤2中，射频磁控溅射的条件为：溅射载气为氩气，溅射工作压强为0.8～0.9帕，射频溅射功率为50瓦，基底温度为室温。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：二氧化硅绝缘层的厚度为90～110nm，铟镓锌氧薄膜层的厚度为3～6纳米，氧化铟薄膜层的厚度为18～22纳米。
进一步地，本发明提供的高性能铟镓锌氧基双层结构薄膜晶体管还可以具有以下特征：源漏电极为金属Cr/Au电极，并且Cr、Au电极的厚度分别为15和50纳米。
发明的作用与效果
(1)本发明中的铟镓锌氧/氧化铟双沟道层能够利用缺陷自补偿效应，形成稳定的铟-氧化学键，有效减少了有源沟道薄膜的缺陷，从而显著的提高了晶体管的迁移率和电流开关比，同时减小了晶体管的回滞电压偏移；
(2)本发明中的铟镓锌氧/氧化铟双沟道层制备方法为射频磁控溅射，工作简单，成本低，并且全部溅射过程均在室温下进行，可以应用于柔性显示领域。
附图说明
图1为本发明实施例中制备的高性能铟镓锌氧基双层结构薄膜晶体管的结构示意图；
图2为本发明实施例中制备的高性能铟镓锌氧基双层结构薄膜晶体管的转移特性曲线图；
图3为本发明实施例中制备的高性能铟镓锌氧基双层结构薄膜晶体管的输出特性曲线图；
图4为本发明比较例一中制备的铟镓锌氧单层薄膜晶体管的转移特性曲线图；
图5为本发明比较例一中制备的铟镓锌氧单层薄膜晶体管的输出特性曲线图；
图6为本发明比较例一至三中制备的铟镓锌氧单层薄膜晶体管的转移特性曲线对比图；
图7为本发明比较例四中制备的氧化铟单层薄膜晶体管的转移特性曲线图；
图8为本发明比较例一中制备的氧化铟单层薄膜晶体管的输出特性曲线图；
图9为本发明比较例四至六中制备的氧化铟单层薄膜晶体管的转移特性曲线对比图；
图10为本发明实施例、比较例一、比较例四中制备的三种薄膜晶体管的转移特性曲线对比图。
具体实施方式
以下结合附图对本发明涉及的高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法的具体实施方案进行详细地说明。
<实施例>
如图1所示，本实施例提供的制备高性能铟镓锌氧基(IGZO/In2O3)双层结构薄膜晶体管10的方法，包括以下步骤：
步骤1.将生长有100纳米厚的二氧化硅12的硅片11经过丙酮、异丙醇、去离子水等超声清洗氮气吹干后作为基底，在基底的温度为室温，溅射气压为0.7Pa，溅射载气为氩气的条件下，以50瓦的低功率射频磁控溅射高纯铟镓锌氧陶瓷靶(99.99％)，利用掩膜版工艺沉积分割成面积大小为600微米×600微米的小块，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制铟镓锌氧薄膜13的厚度为5纳米。
步骤2.继续在该铟镓锌氧薄膜13上，在基底的温度为室温，溅射气压为0.85Pa，溅射载气为氩气的条件下，以50瓦的低功率射频磁控溅射高纯氧化铟陶瓷靶(99.99％)，通过控制溅射时间生长厚度为20纳米的氧化铟薄膜14。
步骤3.经过二次掩膜板以热蒸发方式沉积15纳米/50纳米的金属Cr/Au源漏电极15，大小为150*150微米，电极的间距为120微米，即可获得室温下生长的高性能双层沟道铟镓锌氧基薄膜晶体管10。
如图1所示，在本实施例所制备的高性能铟镓锌氧基双层结构薄膜晶体管10中，P型重掺杂硅片11作为晶体管10的衬底，又为晶体管10的栅极，热氧化形成的二氧化硅12作为绝缘层，铟镓锌氧薄膜层13和氧化铟薄膜层14作为沟道层，金属Cr/Au电极15作为源漏电极。
如图2所示，本实施例所制备的双层沟道铟镓锌氧薄膜晶体管，迁移率高达64.4cm2/Vs、开关电流比高达107、亚阈值摆幅低至204mV/dec。进一步，由图2可知，该双层沟道铟镓锌氧薄膜晶体管的最大回滞电压差值为1.8V。图3显示的是该双层沟道铟镓锌氧基薄膜晶体管源漏电压在0V到20V的范围内的输出特性曲线，测试中栅极电压从-2V到14V变化，变化台阶为2V/dec。
为了证实上述实施例方案的铟镓锌氧基(IGZO/In2O3)双层结构所带来的突出有益效果，以下提供六个比较例。在比较例一至三中，是在不同温度(RT、100℃、150℃)基底条件下制备的铟镓锌氧(IGZO)薄膜晶体管。在比较例四至六中，是在不同温度(RT、100℃、150℃)基底条件下制备的氧化铟(In2O3)薄膜晶体管。
<比较例一>
在本比较例一中，采用以下方法制备铟镓锌氧(IGZO)薄膜晶体管：
(1)将生长有100纳米厚的二氧化硅的硅片经过丙酮、异丙醇、去离子水等超声清洗氮气吹干后作为基底，在基底的温度为室温(RT)，溅射气压为0.7Pa，溅射载气为氩气的条件下，以50瓦的低功率射频磁控溅射高纯铟镓锌氧陶瓷靶(99.99％)，利用掩膜版工艺沉积分割成面积大小为600微米×600微米的小块，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制薄膜的厚度为25纳米。
(2)经过二次掩膜板以热蒸发方式沉积厚度为15纳米/50纳米的金属Cr/Au源漏电极，电极大小为150*150微米，电极的间距为120微米，即可获得室温下生长的单层铟镓锌氧薄膜晶体管，其迁移率为5.3cm2/Vs。
如图4所示，为本比较例一中铟镓锌薄膜晶体管栅极电压在-40V到40V和40V到-40V的范围内的转移特性曲线图，测试中源漏电极间电压为1V，制得的铟镓锌薄膜晶体管的最大回滞电压差值为15.1V。如图5所示，为该铟镓锌薄膜晶体管源漏电压在0V到20V的范围内的输出特性曲线，测试中栅极电压从-2V到14V变化，变化台阶为2V/dec。
<比较例二>
在本比较例二中，制备铟镓锌氧(IGZO)薄膜晶体管的方法，与比较例一相比，仅在步骤(1)中基底温度存在不同，本比较例二中基底温度为100℃，其它过程都与比较例一相同，这里不再赘述。
<比较例三>
本比较例三中，制备铟镓锌氧(IGZO)薄膜晶体管的方法，与比较例一相比，仅在步骤(1)中基底温度存在不同，本比较例三中基底温度为150℃，其它过程都与比较例一相同，这里不再赘述。
如图6所示，为比较例一至三中不同温度基底制备的铟镓锌氧薄膜晶体管的电学转移特性曲线对比图，由该图5可知，随着基底温度的升高，铟镓锌氧薄膜晶体管的性能越来越好，回滞电压差值不断减小。
<比较例四>
在本比较例四中，采用以下方法制备氧化铟(In2O3)薄膜晶体管：
(1)将生长有100纳米厚的二氧化硅的硅片经过丙酮、异丙醇、去离子水等超声清洗氮气吹干后作为基底，在基底的温度为室温，溅射气压为0.85Pa，溅射载气为氩气的条件下，以50瓦的低功率射频磁控溅射高纯氧化铟陶瓷靶(99.99％)，利用掩膜版工艺沉积分割成面积大小为600微米×600微米的小块，以减小晶体管制备工艺过程中引入的寄生电容和漏电流，通过溅射时间来控制薄膜的厚度为25纳米。
(2)经过二次掩膜板以热蒸发方式沉积15纳米/50纳米的金属Cr/Au源漏电极，大小为150*150微米，电极的间距为120微米，即可获得室温下生长的单层氧化铟薄膜晶体管，其迁移率为29.8cm2/Vs。
如图7所示，为本比较例四中制得的氧化铟薄膜晶体管栅极电压在-40V到40V和40V到-40V的范围内的转移特性曲线图，测试中源漏电极间电压为1V，由图6可知，最大回滞电压差值为7.9V。图8显示的是该氧化铟薄膜晶体管源漏电压在0V到20V的范围内的输出特性曲线，测试中栅极电压从-2V到14V变化，变化台阶为2V/dec。
<比较例五>
本比较例五中，制备氧化铟(In2O3)薄膜晶体管的方法，与比较例四相比，仅在步骤(1)中基底温度存在不同，本比较例五中基底温度为100℃，其它过程都与比较例四相同，这里不再赘述。
<比较例六>
本比较例六中，制备氧化铟(In2O3)薄膜晶体管的方法，与比较例一相比，仅在步骤(1)中基底温度存在不同，本比较例六中基底温度为150℃，其它过程都与比较例四相同，这里不再赘述。
如图9所示，为比较例四至六中不同温度基底制备的氧化铟薄膜晶体管的电学转移特性曲线对比图，由该图9可知，随着基底温度的升高，氧化铟薄膜晶体管的转移特性曲线的阈值电压不断负向偏移，并呈现无法关断的趋势，器件的性能不断下降。
如图10所示，为实施例、比较例一、和比较例四在室温制备的三种薄膜晶体管的电学转移特性曲线对比图，由图10可知，对比与单层铟镓锌氧和氧化铟薄膜晶体管，双层沟道铟镓锌氧基薄膜晶体管的性能显著提升，回滞电压差值显著减小。
以上实施例仅仅是对本发明技术方案所做的举例说明。本发明所涉及的高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法并不仅仅限定于在上述实施例中所描述的内容，而是以权利要求所限定的范围为准。本发明所属领域技术人员在该实施例的基础上所做的任何修改或补充或等效替换，都在本发明的权利要求所要求保护的范围内。

Claims (10)

1.一种高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于，从下往上依次包括：
P型重掺杂硅片、二氧化硅绝缘层、铟镓锌氧薄膜层、氧化铟薄膜层、以及源漏电极，
其中，所述铟镓锌氧薄膜层和所述氧化铟薄膜层形成铟镓锌氧/氧化铟双沟道层。
2.根据权利要求1所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，所述铟镓锌氧薄膜层的厚度为3～6纳米，
所述氧化铟薄膜层的厚度为18～22纳米。
3.根据权利要求1所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，所述铟镓锌氧薄膜层的厚度为5纳米，
所述氧化铟薄膜层的厚度为20纳米。
4.根据权利要求1所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，所述二氧化硅绝缘层的厚度为90～110nm。
5.根据权利要求1所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，所述源漏电极为金属Cr/Au电极。
6.一种制备高性能铟镓锌氧基双层结构薄膜晶体管的方法，其特征在于，包括如下步骤：
步骤1.以生长有二氧化硅绝缘层的重掺杂P型硅片为基底，对铟镓锌氧复合靶材进行射频磁控溅射，同时通过掩膜工艺在基底上沉积形成铟镓锌氧薄膜；
步骤2.在所述铟镓锌氧薄膜层上对氧化铟靶材进行射频磁控溅射，通过掩膜工艺沉积形成氧化铟薄膜层，进而形成铟镓锌氧/氧化铟双沟道层；
步骤3.在所述铟镓锌氧/氧化铟双沟道层上采用热蒸发工艺，同时通过掩膜工艺制备源漏电极，即得铟镓锌氧基双层结构薄膜晶体管。
7.根据权利要求6所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，在所述步骤1中，射频磁控溅射的条件为：溅射载气为氩气，溅射工作压强为0.65～0.75帕，射频溅射功率为50瓦，基底温度为室温。
8.根据权利要求6所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，在所述步骤2中，射频磁控溅射的条件为：溅射载气为氩气，溅射工作压强为0.8～0.9帕，射频溅射功率为50瓦，基底温度为室温。
9.根据权利要求6所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，所述二氧化硅绝缘层的厚度为90～110nm，所述铟镓锌氧薄膜层的厚度为3～6纳米，所述氧化铟薄膜层的厚度为18～22纳米。
10.根据权利要求6所述的高性能铟镓锌氧基双层结构薄膜晶体管，其特征在于：
其中，所述源漏电极为金属Cr/Au电极，并且Cr、Au电极的厚度分别为15和50纳米。
CN201811395202.5A 2018-11-22 2018-11-22 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法 Pending CN109585567A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811395202.5A CN109585567A (zh) 2018-11-22 2018-11-22 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811395202.5A CN109585567A (zh) 2018-11-22 2018-11-22 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN109585567A true CN109585567A (zh) 2019-04-05

Family

ID=65923276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811395202.5A Pending CN109585567A (zh) 2018-11-22 2018-11-22 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109585567A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398528A (zh) * 2019-06-10 2019-11-01 深圳大学 一种基于液柵型igzo薄膜晶体管的抗结核类药物筛选装置及方法
CN112164723A (zh) * 2020-09-24 2021-01-01 山东华芯半导体有限公司 随机存取存储器的底栅薄膜晶体管及其制造方法
CN112599420A (zh) * 2020-12-28 2021-04-02 绵阳惠科光电科技有限公司 一种铟镓锌氧基多层结构薄膜晶体管的制备方法
CN112652575A (zh) * 2020-12-28 2021-04-13 绵阳惠科光电科技有限公司 一种薄膜晶体管阵列基板的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
CN105280717A (zh) * 2015-09-23 2016-01-27 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378162A (zh) * 2012-04-11 2013-10-30 东莞万士达液晶显示器有限公司 薄膜晶体管及其制作方法
CN105280717A (zh) * 2015-09-23 2016-01-27 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398528A (zh) * 2019-06-10 2019-11-01 深圳大学 一种基于液柵型igzo薄膜晶体管的抗结核类药物筛选装置及方法
CN110398528B (zh) * 2019-06-10 2022-04-12 深圳大学 一种基于液栅型igzo薄膜晶体管的抗结核类药物筛选装置及方法
CN112164723A (zh) * 2020-09-24 2021-01-01 山东华芯半导体有限公司 随机存取存储器的底栅薄膜晶体管及其制造方法
CN112599420A (zh) * 2020-12-28 2021-04-02 绵阳惠科光电科技有限公司 一种铟镓锌氧基多层结构薄膜晶体管的制备方法
CN112652575A (zh) * 2020-12-28 2021-04-13 绵阳惠科光电科技有限公司 一种薄膜晶体管阵列基板的制造方法
CN112599420B (zh) * 2020-12-28 2022-08-26 绵阳惠科光电科技有限公司 一种铟镓锌氧基多层结构薄膜晶体管的制备方法

Similar Documents

Publication Publication Date Title
CN109585567A (zh) 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法
Chiu et al. High-Performance a-IGZO Thin-Film Transistor Using $\hbox {Ta} _ {2}\hbox {O} _ {5} $ Gate Dielectric
Cho et al. Evaluation of Y2O3 gate insulators for a-IGZO thin film transistors
CN108831928B (zh) 一种二维半导体材料负电容场效应晶体管及制备方法
CN109148594B (zh) 一种高性能薄膜晶体管的近室温制备工艺及应用
CN111554737A (zh) 超低功耗的薄膜晶体管及其制备方法
CN104992981B (zh) 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
JP5168599B2 (ja) 薄膜トランジスタの製造方法
KR101038238B1 (ko) 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과트랜지스터와, 이들 각각의 제조 방법
CN105800566A (zh) 交替注入反应物生长单层和多层过渡金属硫化物的方法
CN109273352B (zh) 一种高性能多元非晶金属氧化物薄膜晶体管的制备方法
Song et al. Low-temperature solution-deposited oxide thin-film transistors based on solution-processed organic–inorganic hybrid dielectrics
CN110310894A (zh) 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法
CN105355663B (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
CN103956325A (zh) 一种多层复合氧化物高k介质薄膜晶体管的制备方法
CN109887991A (zh) 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
CN110890280B (zh) 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法
CN107768255A (zh) 低温薄膜晶体管的制备方法
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN111987153B (zh) 一种具有超低功耗的场效应晶体管及其制备方法
CN104022160B (zh) 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
KR101273707B1 (ko) 투명 박막 트랜지스터 및 그 제조방법
Deng et al. P‐20: Towards High‐Performance and Cost‐Effective Top‐Gated Oxide TFTs with Hybrid‐Phase Microstructural Channels
CN113707724B (zh) 一种氧化物薄膜晶体管及其制备方法与应用
Zhang et al. Performance Analysis of Solution Treatment Amorphous Oxide Semiconductor Switching Devices for Display Backplanes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405