CN107768255A - 低温薄膜晶体管的制备方法 - Google Patents
低温薄膜晶体管的制备方法 Download PDFInfo
- Publication number
- CN107768255A CN107768255A CN201710985781.8A CN201710985781A CN107768255A CN 107768255 A CN107768255 A CN 107768255A CN 201710985781 A CN201710985781 A CN 201710985781A CN 107768255 A CN107768255 A CN 107768255A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- low temperature
- preparation
- temperature thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title claims abstract description 33
- 239000010408 film Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009413 insulation Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 238000011065 in-situ storage Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 10
- 229910052593 corundum Inorganic materials 0.000 claims description 10
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 5
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 229910001868 water Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000011056 performance test Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910007271 Si2O3 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 230000007096 poisonous effect Effects 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 231100000701 toxic element Toxicity 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
- H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
Abstract
本发明提供了一种低温薄膜晶体管的制备方法，无需退火就能够制备出面积大而均匀、并且性能优良的薄膜晶体管，其特征在于，包括以下步骤：步骤1.将沉积有导电薄膜的衬底放入ALD反应室中，然后进行抽真空及升温处理；步骤2.于室温～120℃下，生长k值为7～170的高k材料作为栅绝缘层，栅绝缘层的厚度为15～150nm；步骤3.于室温～120℃下，直接原位生长ZnO沟道层，沟道层的厚度为10～50nm；步骤4.将步骤3所得的器件，进行紫外曝光，刻蚀沟道后进行二次光刻，蒸镀源漏电极，无需退火处理，制得底栅型低温薄膜晶体管。
Description
技术领域
本发明涉及一种低温薄膜晶体管的制备方法。
技术背景
近年来，透明显示技术快速发展，从液晶显示(Liquid Crystal Display，LCD)到有机发光二极管(Organic Light Emitting Diode，OLED)，量子点发光二极管(QuantumDot Light Emitting Diodes，QLED)再到现在处于刚起步的Micro LED。无论哪种显示技术，都离不开薄膜晶体管(Thin Film Transistor，TFT)作为驱动。另外，OLED和Micro LED都属于电流驱动型器件，这就要求TFT能提供比较大的驱动电流；而且，该驱动电流直接决定了显示屏的亮度，从而要求TFT背板具有优异的均匀性和稳定性。
但是，传统的非晶硅(Amorphous Silicon，a-Si)TFT器件的迁移率低，沟道需要制作遮光层，稳定性差，无法满足驱动OLED和Micro LED的要求。而低温多晶硅(LowTemperature Poly-Silicon,LTPS)TFT虽然具有较高的迁移率和较好的稳定性，但无法制备大面积LTPS,且器件的均匀性较差，制备工艺复杂、成本高，仅用于小面积器件。最近以铟镓锌氧(IGZO)为代表的透明氧化物半导体材料受到了广泛的关注。但是大多数氧化物晶体管都需要高温退火才表现出优异的性能，这与未来柔性显示器件相违背。同时，IGZO多为磁控溅射生长，其大面积均匀性的问题仍未解决，实际应用中只好牺牲电子迁移率，采用非晶IGZO TFT。并且，铟的储存量极少而镓又有毒，所以寻找一种能够替代IGZO，无需退火的沟道层材料以及大面积均匀成膜的生长方法仍然是个难题。
发明内容
本发明是为了解决上述问题而进行的，目的在于提供一种低温薄膜晶体管的制备方法，无需退火就能够制备出面积大而均匀、并且性能优良的薄膜晶体管。
本发明为了实现上述目的，采用了以下方案：
本发明提供一种低温薄膜晶体管的制备方法，其特征在于，包括以下步骤：步骤1.将沉积有导电薄膜的衬底放入ALD反应室中，然后进行抽真空及升温处理；步骤2.于室温～120℃下，生长k值为7～170的高k材料作为栅绝缘层，栅绝缘层的厚度为15～150nm；步骤3.于室温～120℃下，直接原位生长ZnO沟道层，沟道层的厚度为10～50nm；步骤4.将步骤3所得的器件，进行紫外曝光，刻蚀沟道后进行二次光刻，蒸镀源漏电极，无需退火处理，制得底栅型低温薄膜晶体管。步骤1中，可以在Si，SiO2，Al2O3、蓝宝石，塑料，玻璃等衬底上沉积导电薄膜，也可以将例如重掺杂的Si、AZO/玻璃、ITO/玻璃、AZO/塑料、ITO/塑料等直接导电衬底拿来直接放入反应室中。另外，因为在步骤4中无需退火即可得到高性能的薄膜晶体管，因而可直接在塑料及其他不耐高温的衬底上进行制备。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤1中，导电薄膜可以为AZO、ITO中的任意一种，还可以为ATO、FTO等金属掺杂氧化物所得的导电薄膜，或者直接Au，Al等金属电极。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤2中，高k材料为Al2O3、Y2O3、ZrO2、TiO2、Ta2O5、La2O3、HfO2、TiO2中的任意一种或至少两种的混合物。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤2中，生长温度优选为100℃～120℃，在步骤2和3中，最佳生长温度均为100℃。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤2和3中，生长所使用的氧化剂为H2O、H2O2、O3、氧等离子体中的任意一种。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤3中，生长的沟道层的最佳厚度为20nm。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤3中，生长的ZnO沟道层可以是非晶、多晶和取向性及结构单一的“准单晶”，优选为生长的沟道层是ZnO单晶，这样迁移率最高。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤4中，蒸镀的源漏电极为Cr/Au、Ti/Al、AZO、ITO中的任意一种。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤4中，最佳紫外曝光时间为14s。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：在步骤4中，最优试验条件为，光刻沟道：正胶，烘烤115℃，1分钟，曝光14s，然后用正胶显影液显影20s；刻蚀沟道所用条件：磷酸腐蚀25s，光刻源漏电极所用条件：负胶，90℃前烘1分钟，曝光20s，90℃后烘1分30秒；显影条件：正胶显影液与负胶显影液1:1配比，显影1分钟。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：绝缘层和沟道层界面全部通过ALD原位生长法实现，源漏电极也是通过ALD原位生长法实现。
进一步地，本发明提供的低温薄膜晶体管的制备方法还可以具有以下特征：制得的底栅型低温薄膜晶体管的迁移率为：25～54cm2V-1s-1，开关比为：107～109，开启电压为：0.88～4.04V，亚阈值摆幅为：0.15～0.7V/dec，饱和迁移率为：15-25cm2V-1s-1。
发明的作用与效果
本发明使用ALD(原子层沉积)方法，直接在衬底上(室温～120℃)生长栅绝缘层,其厚度为15～150nm以及低温条件(室温～120℃)生长沟道层10-50nm，其中ALD具有大面积均匀成膜的特点，大大提高了薄膜晶体管的均匀性；同时原位生长法极大提高了绝缘层和沟道层的界面质量，降低了亚阈值摆幅；沟道层材料仅为ZnO，不含任何有毒元素及稀有元素，符合未来的发展趋势；低温生长沟道层以及适宜的沟道层厚度使载流子浓度保持在一个合适的范围，无需任何退火处理，即可表现出优异的电学性能，使得本发明可直接用于透明柔性薄膜晶体管的制造。
经测试，采用本方法制备的薄膜晶体管的性能参数可在如下范围之内：迁移率：25～54cm2V-1s-1，开关比：107～109，开启电压：0.88～4.04V，亚阈值摆幅：0.15～0.7V/dec，饱和迁移率：15～25cm2V-1s-1。
附图说明
图1为用本发明方法制备的底栅底接触型的薄膜晶体管的示意图；
图2为本发明方法制备的底栅型薄膜晶体管的光学显微镜图；
图3(a)和(b)分别是用本发明方法在ITO/PET上低温生长的Al2O3和ITO/PET表面的原子力显微镜(AFM)图；
图4是用本发明方法在Si上低温生长的Al2O3绝缘层的AFM图；
图5是用本发明方法在Al2O3/Si上生长的ZnO的AFM图；
图6是本发明方法生长低温薄膜晶体管在Vds＝0.1V的ID-VG图；
图7是本发明方法生长低温薄膜晶体管在Vds＝10V的ID-VG图；
图8是本发明方法生长低温薄膜晶体管的ID-VD图；
图9是本发明方法生长的低温薄膜晶体管的均匀性图。
具体实施方式
以下结合附图对本发明涉及的低温薄膜晶体管的制备方法的具体实施方案进行详细地说明。
<实施例一>
制备方法：
如图1和2所示，将重掺杂的P型Si衬底放入ALD反应腔内，在80℃下，沉积Al2O3栅绝缘层36nm；使用原位生长法，在80℃下，直接在Al2O3上沉积ZnO 15nm。将所得的器件在超净间中进行加工，首先进行第一次光刻，加工条件：使用正胶，使用匀胶机，先使用600r/s，转9s，再使用4000r/s，转1min。115℃烘烤1min后，利用曝光机，曝光14s。之后使用正胶显影液，显影20s。接下来刻蚀沟道，在磷酸中腐蚀25s后，放入去离子水中洗净残余磷酸。之后使用丙酮去胶。然后进行二次光刻，负胶，使用匀胶机，先使用600r/s，转9s，再使用4000r/s，转1min。90℃前烘1min后，利用曝光机，曝光14s。再90℃后烘1.5min，然后利用正胶显影液和水1；1配比，进行显影。接下来使用热蒸发蒸镀Cr(10nm)/Au(50nm)源漏电极，得到底栅底接触型的薄膜晶体管。
性能测试：
所得薄膜晶体管的迁移率为：28.7cm2V-1s-1，开关比为：107，开启电压为：1.66V，亚阈值摆幅：0.22V/dec，饱和迁移率：20.5cm2V-1s-1。
<实施例二>
制备方法：
将ITO/PET衬底放入ALD反应腔内,在80℃下，沉积Al2O3栅绝缘层36nm；使用原位生长法，在100℃下，直接在Al2O3上沉积ZnO20nm。将所得的器件在超净间中进行加工，首先进行第一次光刻，加工条件：使用正胶，使用匀胶机，先使用600r/s，转9s，再使用4000r/s，转1min。115℃烘烤1min后，利用曝光机，曝光14s。之后使用正胶显影液，显影20s。接下来刻蚀沟道，在磷酸中腐蚀25s后，放入去离子水中洗净残余磷酸。之后使用丙酮去胶。然后进行二次光刻，负胶，使用匀胶机，先使用600r/s，转9s，再使用4000r/s，转1min。90℃前烘1min后，利用曝光机，曝光14s。再90℃后烘1.5min，然后利用正胶显影液和水1；1配比，进行显影。接下来使用热蒸发蒸镀Cr(10nm)/Au(50nm)源漏电极，得到底栅底接触型的薄膜晶体管。
性能测试：
所得薄膜晶体管的迁移率为：44.1cm2V-1s-1，开关比为：107，开启电压为：1.37V，亚阈值摆幅为：0.35V/dec。
<实施例三>
制备方法：
将重掺杂的P型Si衬底放入ALD反应腔内,在100℃下，沉积Al2O3栅绝缘层36nm；使用原位生长法，在100℃下，直接在Al2O3上沉积ZnO 15nm。将所得的器件在超净间中进行加工，首先进行第一次光刻，加工条件：使用正胶，使用匀胶机，先使用600r/s，转9s，再使用4000r/s，转1min。115℃烘烤1min后，利用曝光机，曝光14s。之后使用正胶显影液，显影20s。接下来刻蚀沟道，在磷酸中腐蚀25s后，放入去离子水中洗净残余磷酸。之后使用丙酮去胶。然后进行二次光刻，负胶，使用匀胶机，先使用600r/s，转9s，再使用4000r/s，转1min。90℃前烘1min后，利用曝光机，曝光14s。再90℃后烘1.5min，然后利用正胶显影液和水1；1配比，进行显影。接下来使用热蒸发蒸镀Cr(10nm)/Au(50nm)源漏电极，得到底栅底接触型的薄膜晶体管。
性能测试：
所得薄膜晶体管的迁移率为：36.3cm2V-1s-1，开关比为：107，开启电压为：0.79V，亚阈值摆幅为：0.21V/dec。
进一步，从图3中可以看出，ITO晶粒外面非常致密的包裹一层Al2O3，表明ALD生长具有很强的包裹性；从图4中可以看出低温下生长的Al2O3表面有很多凸起，薄膜质量有待提高；从图5可以看出来，100℃ZnO表面很均匀，没有凸起，具有很好的性质，表明100℃作为临界点，100℃及以上所生长的薄膜具有很好的质量；从图6至8可以看出来制备的薄膜晶体管具有很好的性能。从图9可以看出同一腔室的不同位置所制作的薄膜晶体管具有相同的性能，说明薄膜均匀性良好。并且，本方法可以在整个衬底上均匀成膜，例如8英寸的衬底上，而且性能优异。
以上实施例仅仅是对本发明技术方案所做的举例说明。本发明所涉及的低温薄膜晶体管的制备方法并不仅仅限定于在以上实施例中所描述的内容，而是以权利要求所限定的范围为准。本发明所属领域技术人员在该实施例的基础上所做的任何修改或补充或等效替换，都在本发明的权利要求所要求保护的范围内。
Claims (10)
1.一种低温薄膜晶体管的制备方法，其特征在于，包括以下步骤：
步骤1.将沉积有导电薄膜的衬底放入ALD反应室中，然后进行抽真空及升温处理；
步骤2.于室温～120℃下，生长k值为7～170的高k材料作为栅绝缘层，栅绝缘层的厚度为15～150nm；
步骤3.于室温～120℃下，直接原位生长ZnO沟道层，沟道层的厚度为10～50nm；
步骤4.对步骤3所得的器件，进行紫外曝光，刻蚀沟道后进行二次光刻，蒸镀源漏电极，无需退火处理，制得底栅型低温薄膜晶体管。
2.根据权利要求1所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤1中，导电薄膜是AZO、ITO中的任意一种。
3.根据权利要求1所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤2中，高k材料为Al2O3、Y2O3、ZrO2、TiO2、Ta2O5、La2O3、HfO2、TiO2中的任意一种或至少两种的混合物。
4.根据权利要求1所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤2和3中，生长温度均为100℃。
5.根据权利要求1所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤2和3中，生长所使用的氧化剂为H2O、H2O2、O3、氧等离子体中的任意一种。
6.根据权利要求1所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤3中，生长的沟道层的厚度为20nm。
7.根据权利要求1所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤3中，生长的沟道层是ZnO单晶。
8.根据权利要求7所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤4中，蒸镀的源漏电极为Cr/Au、Ti/Al、AZO、ITO中的任意一种。
9.根据权利要求7所述的低温薄膜晶体管的制备方法，其特征在于：
其中，在步骤4中，紫外曝光时间为14s。
10.根据权利要求1所述的低温薄膜晶体管的制备方法，其特征在于：
其中，制得的底栅型低温薄膜晶体管的迁移率为：25～54cm2V-1s-1，开关比为：107～109，开启电压为：0.88～4.04V，亚阈值摆幅为：0.15～0.7V/dec，饱和迁移率为：15～25cm2V-1s-1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710985781.8A CN107768255A (zh) | 2017-10-20 | 2017-10-20 | 低温薄膜晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710985781.8A CN107768255A (zh) | 2017-10-20 | 2017-10-20 | 低温薄膜晶体管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107768255A true CN107768255A (zh) | 2018-03-06 |
Family
ID=61268935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710985781.8A Pending CN107768255A (zh) | 2017-10-20 | 2017-10-20 | 低温薄膜晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107768255A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148594A (zh) * | 2018-07-16 | 2019-01-04 | 复旦大学 | 一种高性能薄膜晶体管的近室温制备工艺及应用 |
| CN112447855A (zh) * | 2019-09-03 | 2021-03-05 | 北京大学 | 一种薄膜晶体管的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100055655A (ko) * | 2008-11-18 | 2010-05-27 | 국민대학교산학협력단 | ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터 |
| CN102891077A (zh) * | 2012-09-26 | 2013-01-23 | 复旦大学 | 采用水基原子层沉积技术在石墨烯表面制备高k栅介质的方法 |
| US20130078761A1 (en) * | 2011-09-23 | 2013-03-28 | Qingqing Sun | Method for manufacturing a flexible transparent 1t1r storage unit based on a completely low-temperature process |
| CN104851791A (zh) * | 2015-04-29 | 2015-08-19 | 西交利物浦大学 | 石墨烯表面原子层沉积高k栅介质的方法 |
| CN106128944A (zh) * | 2016-07-13 | 2016-11-16 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管阵列基板的制作方法 |
| CN107275343A (zh) * | 2017-06-15 | 2017-10-20 | 深圳市华星光电技术有限公司 | 底栅型tft基板的制作方法 |
-
2017
- 2017-10-20 CN CN201710985781.8A patent/CN107768255A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100055655A (ko) * | 2008-11-18 | 2010-05-27 | 국민대학교산학협력단 | ｎ-타입 ＺｎＯ 반도체 박막의 제조 방법 및 박막 트랜지스터 |
| US20130078761A1 (en) * | 2011-09-23 | 2013-03-28 | Qingqing Sun | Method for manufacturing a flexible transparent 1t1r storage unit based on a completely low-temperature process |
| CN102891077A (zh) * | 2012-09-26 | 2013-01-23 | 复旦大学 | 采用水基原子层沉积技术在石墨烯表面制备高k栅介质的方法 |
| CN104851791A (zh) * | 2015-04-29 | 2015-08-19 | 西交利物浦大学 | 石墨烯表面原子层沉积高k栅介质的方法 |
| CN106128944A (zh) * | 2016-07-13 | 2016-11-16 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管阵列基板的制作方法 |
| CN107275343A (zh) * | 2017-06-15 | 2017-10-20 | 深圳市华星光电技术有限公司 | 底栅型tft基板的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| N. HUBY ET AL: "Electrical behavior of zinc oxide layers grown by low temperature atomic layer deposition", 《APPLIED PHYSICS LETTERS》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148594A (zh) * | 2018-07-16 | 2019-01-04 | 复旦大学 | 一种高性能薄膜晶体管的近室温制备工艺及应用 |
| CN109148594B (zh) * | 2018-07-16 | 2021-03-30 | 复旦大学 | 一种高性能薄膜晶体管的近室温制备工艺及应用 |
| CN112447855A (zh) * | 2019-09-03 | 2021-03-05 | 北京大学 | 一种薄膜晶体管的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Park et al. | 42.3: Transparent ZnO thin film transistor for the application of high aperture ratio bottom emission AM‐OLED display | |
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN102969361A (zh) | 光照稳定性非晶态金属氧化物tft器件以及显示器件 | |
| CN102969362A (zh) | 高稳定性非晶态金属氧化物tft器件 | |
| CN103325817A (zh) | 薄膜晶体管、薄膜晶体管制造方法及电子设备 | |
| WO2015119385A1 (ko) | 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치 | |
| CN102623459A (zh) | 一种薄膜晶体管存储器及其制备方法 | |
| CN104218096A (zh) | 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管 | |
| US20070093004A1 (en) | Method of manufacturing thin film transistor including ZnO thin layer | |
| CN111009582A (zh) | 基于薄膜晶体管结构的光电编程多态存储器及其制备方法 | |
| CN103065972B (zh) | 一种金属氧化物半导体薄膜及其制备方法与应用 | |
| Lee et al. | 68.2: 3.5 inch QCIF+ AM‐OLED panel based on oxide TFT backplane | |
| CN107768255A (zh) | 低温薄膜晶体管的制备方法 | |
| CN107104151A (zh) | 一种双栅电极金属氧化物薄膜晶体管及其制备方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN109887991B (zh) | 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法 | |
| CN101984506B (zh) | 二次光刻制备薄膜晶体管的方法 | |
| CN102522337B (zh) | 一种顶栅氧化锌薄膜晶体管的制备方法 | |
| Kim et al. | Defect control in zinc oxynitride semiconductor for high-performance and high-stability thin-film transistors | |
| CN112349777B (zh) | 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法 | |
| CN109801973B (zh) | 薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| CN104022160B (zh) | 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管 | |
| CN102969364A (zh) | 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180306 |
|
| RJ01 | Rejection of invention patent application after publication |